專利名稱：Sonos快閃存儲(chǔ)器單元及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種快閃存儲(chǔ)器，尤其涉及一種電荷陷阱單元(SONOS)快閃存儲(chǔ)器及 其形成方法。
背景技術(shù)：
通常，用于存儲(chǔ)數(shù)據(jù)的半導(dǎo)體存儲(chǔ)器分為易失性存儲(chǔ)器和非易失性存儲(chǔ)器，易失 性存儲(chǔ)器易于在電源中斷時(shí)丟失其數(shù)據(jù)，而非易失性存儲(chǔ)器即使在供電電源關(guān)閉后仍能保 持片內(nèi)信息。與其它的非易失性存儲(chǔ)技術(shù)(例如，磁盤驅(qū)動(dòng)器)相比，非易失性半導(dǎo)體存儲(chǔ) 器具有成本低、密度大的特點(diǎn)。因此，非易失性存儲(chǔ)器已廣泛地應(yīng)用于各個(gè)領(lǐng)域，包括嵌入 式系統(tǒng)，如PC及外設(shè)、電信交換機(jī)、蜂窩電話、網(wǎng)絡(luò)互聯(lián)設(shè)備、儀器儀表和汽車器件，同時(shí)還 包括新興的語(yǔ)音、圖像、數(shù)據(jù)存儲(chǔ)類產(chǎn)品，如數(shù)字相機(jī)、數(shù)字錄音機(jī)和個(gè)人數(shù)字助理。近來(lái)， 已經(jīng)提出了具有硅-氧化物-氮化物-氧化物-硅(SONOS)結(jié)構(gòu)的非易失性存儲(chǔ)器，包括 SONOS快閃存儲(chǔ)器。SONOS結(jié)構(gòu)的非易失性存儲(chǔ)器具有很薄的單元，其便于制造且容易結(jié)合 至例如集成電路的外圍區(qū)域和/或邏輯區(qū)域中。專利號(hào)為US6797565的美國(guó)專利提供了一種SONOS快閃存儲(chǔ)器的制作方法，包括 如下步驟，如圖IA所示，首先，在硅襯底100上形成氧化硅-氮化硅-氧化硅層(ONO) 102 ； 然后在氧化硅_氮化硅_氧化硅層102上沉積第一多晶硅層104 ；在第一多晶硅層104上 形成第一硬掩膜層106 ；在第一硬掩膜層106上旋涂第一光阻層107，經(jīng)過(guò)曝光、顯影工藝， 在第一光阻層107上沿位線方向形成第一開(kāi)口圖形108，所述第一光阻層107上第一開(kāi)口圖 形108的位置與硅襯底100內(nèi)需要形成源極和漏極的位置相對(duì)應(yīng)。如圖IB所示，以第一光阻層107為掩膜，蝕刻第一硬掩膜層106、第一多晶硅層 104和氧化硅-氮化硅-氧化硅層102至露出硅襯底100，蝕刻后的第一多晶硅層104和氧 化硅_氮化硅_氧化硅層102作為柵極結(jié)構(gòu)；去除第一光阻層107 ；以柵極結(jié)構(gòu)為掩膜，在 硅襯底100中進(jìn)行離子注入，形成源極/漏極101。如圖IC所示，在硅襯底100和第一硬掩膜層106上沉積介電層110，介電層110的 材料為低溫氧化硅；對(duì)介電層110進(jìn)行平坦化處理，直至露出第一硬掩膜層106 ；接著，去除 第一硬掩膜層106，露出第一多晶硅層104。如圖ID所示，在第一多晶硅層104上沉積第二多晶硅層112 ；在第二多晶硅層112 上沉積第二硬掩膜層114;在第二硬掩膜層114上旋涂第二光阻層115，經(jīng)過(guò)曝光、顯影工 藝，在第二光阻層115上沿字線方向形成第二開(kāi)口圖形116。如圖IE所示，以第二光阻層115為掩膜，蝕刻第二硬掩膜層114、第二多晶硅層 112和第一多晶硅層104至露出氧化硅-氮化硅-氧化硅層102 ；去除第二光阻層115和第 二硬掩膜層114至露出第二多晶硅層112，第一多晶硅層104作為存儲(chǔ)單元的柵電極，第二 多晶硅層112將SONOS快閃存儲(chǔ)器的各個(gè)柵電極連接起來(lái)，形成字線。圖2為現(xiàn)有技術(shù)制作的SONOS快閃存儲(chǔ)器俯視圖，其中110是介電層，112是第二 多晶硅層，A-A為存儲(chǔ)器的字線方向。將各存儲(chǔ)單元的源極/漏極101 (在介電層110的底部，圖中未示出)連接起來(lái)形成位線，B-B為存儲(chǔ)器的位線方向。圖2A為上述SONOS快閃存儲(chǔ)器的存儲(chǔ)單元結(jié)構(gòu)示意圖，包括作為柵電極的第一多 晶硅層104，底部的氧化硅-氮化硅-氧化硅層102以及兩側(cè)的源極/漏極101，構(gòu)成MOS 結(jié)構(gòu)。在所述柵電極上施加電壓，源漏極之間形成導(dǎo)電溝道，源漏極之間的電壓差使得溝道 內(nèi)產(chǎn)生電流，所述電子在移動(dòng)過(guò)程中又受到柵電極與襯底之間的電壓差影響，將會(huì)躍遷至 氧化硅_氮化硅_氧化硅層102中進(jìn)行存儲(chǔ)，或者從氧化硅-氮化硅-氧化硅層102躍遷 回溝道，完成存儲(chǔ)單元的讀寫(xiě)過(guò)程。在現(xiàn)有的SONOS快閃存儲(chǔ)器中，存儲(chǔ)單元的柵電極同時(shí)起到開(kāi)啟MOS管形成導(dǎo)電 溝道，以及控制氧化硅_氮化硅_氧化硅層102存儲(chǔ)電子的作用，，在，存儲(chǔ)單元的讀寫(xiě)性 能、響應(yīng)速率已經(jīng)逐漸不能滿足高度集成的存儲(chǔ)器陣列尤其是嵌入式系統(tǒng)的存儲(chǔ)器陣列需 要，另一方面，連接源極或者漏極的位線，需要從存儲(chǔ)單元的底部引出互連線，在器件尺寸 微縮后，布線上存在困難。因此進(jìn)入90nm工藝，需要一種新型的SONOS快閃存儲(chǔ)器結(jié)構(gòu)以 兼容適應(yīng)日益微縮的工藝制程。

發(fā)明內(nèi)容
本發(fā)明解決的問(wèn)題是提供一種新型的SONOS快閃存儲(chǔ)單元及其形成方法，以滿足 嵌入式系統(tǒng)的存儲(chǔ)器陣列對(duì)讀寫(xiě)性能、響應(yīng)速率的需求，并且與小尺寸CMOS工藝相兼容。本發(fā)明提供了一種SONOS快閃存儲(chǔ)器單元，包括半導(dǎo)體襯底；在所述半導(dǎo)體襯底上形成的場(chǎng)效應(yīng)晶體管；場(chǎng)效應(yīng)晶體管的溝道連接源區(qū)和漏區(qū)，包括靠近漏區(qū)的第一溝道區(qū)以及靠近源 區(qū)的第二溝道區(qū)；選擇柵，形成于所述第一溝道區(qū)的表面，依次包括柵介質(zhì)層、柵電極以及 柵電極上的硅化物薄膜層，所述選擇柵的頂部還形成有自對(duì)準(zhǔn)側(cè)壁；氧化硅_氮化硅-氧化 硅層，至少形成于第二溝道區(qū)表面；控制柵，形成于所述氧化硅_氮化硅_氧化硅層表面。作為可選方案，所述硅化物薄膜層表面還形成有柵保護(hù)層，材料為氧化硅或氮化 硅；所述控制柵材料為多晶硅；所述選擇柵以及控制柵的外側(cè)還形成有隔離側(cè)壁。本發(fā)明還提供了一種SONOS快閃存儲(chǔ)器單元的形成方法，包括提供半導(dǎo)體襯底；在半導(dǎo)體襯底上形成第一柵極，所述第一柵極自襯底表面起依次包括柵介質(zhì)層、 柵電極以及硅化物薄膜層；所述第一柵極的頂部還形成有掩膜層以及掩膜層兩側(cè)的自對(duì)準(zhǔn) 側(cè)壁；在第一柵極的兩側(cè)襯底上形成源區(qū)，所述源區(qū)與第一柵極之間留有空隙；至少在襯底上所述空隙的表面形成氧化硅_氮化硅_氧化硅層；在所述氧化硅_氮化硅_氧化硅層表面形成控制柵，所述控制柵頂部與自對(duì)準(zhǔn)側(cè) 壁平齊；去除第一柵極頂部的掩膜層，并以自對(duì)準(zhǔn)側(cè)壁為掩膜刻蝕第一柵極形成選擇柵；在所述選擇柵之間的襯底上形成漏區(qū)。其中，形成第一柵極的的具體步驟包括在半導(dǎo)體襯底上依次形成柵介質(zhì)層、柵電極、硅化物薄膜層以及掩膜層；
刻蝕部分掩膜層，并在掩膜層的兩側(cè)形成自對(duì)準(zhǔn)側(cè)壁；以掩膜層以及自對(duì)準(zhǔn)側(cè)壁為掩膜，依次刻蝕硅化物薄膜層、柵電極以及柵介質(zhì)層 形成第一柵極。所述形成源區(qū)的具體步驟包括在第一柵極的兩側(cè)形成側(cè)壁；在第一柵極兩側(cè)襯底上形成源區(qū)；去除所述側(cè)壁。作為優(yōu)選方案，所述形成側(cè)壁之前，先在第一柵極以及襯底表面形成保護(hù)層；所述 側(cè)壁材料氮化硅或氧化硅，所述保護(hù)層材料為氮化硅、氧化硅或其組合；并采用選擇性濕法 刻蝕分步去除側(cè)壁以及保護(hù)層。所述刻蝕第一柵極形成選擇柵，具體步驟包括去除第一柵極頂部的掩膜層后，在控制柵表面形成保護(hù)膜；以自對(duì)準(zhǔn)側(cè)壁為掩膜，刻蝕第一柵極，直至露出襯底；所述自對(duì)準(zhǔn)側(cè)壁底部保留的第一柵極部分作為選擇柵。上述SONOS快閃存儲(chǔ)器單元的形成方法，還包括進(jìn)行后端硅化工藝，形成隔離側(cè) 壁并進(jìn)行退火穩(wěn)固，制作接觸孔并引出互連線。與現(xiàn)有的相比，本發(fā)明所形成的SONOS快閃存儲(chǔ)器單元選擇柵控制存儲(chǔ)器單元的 選通，控制柵控制存儲(chǔ)器單元的存儲(chǔ)讀寫(xiě)，且選擇柵中形成有硅化物薄膜層進(jìn)一步提高了 選通速度，滿足了嵌入式系統(tǒng)的存儲(chǔ)器陣列對(duì)讀寫(xiě)性能以及響應(yīng)速率的需求；另一方面與 現(xiàn)有CMOS工藝相兼容，結(jié)構(gòu)簡(jiǎn)單，易于引出源區(qū)、漏區(qū)的互連線，便于布線集成形成存儲(chǔ)器 陣列。


通過(guò)附圖中所示的本發(fā)明的優(yōu)選實(shí)施例的更具體說(shuō)明，本發(fā)明的上述及其他目 的、特征和優(yōu)勢(shì)將更加清晰。附圖中與現(xiàn)有技術(shù)相同的部件使用了相同的附圖標(biāo)記。附圖 并未按比例繪制，重點(diǎn)在于示出本發(fā)明的主旨。在附圖中為清楚起見(jiàn)，放大了層和區(qū)域的尺 寸。圖IA至圖IE是現(xiàn)有技術(shù)形成SONOS快閃存儲(chǔ)器工藝流程不同步驟的截面結(jié)構(gòu)示 意圖；圖2是現(xiàn)有技術(shù)形成的SONOS快閃存儲(chǔ)器俯視圖；圖2A為圖2所示SONOS快閃存儲(chǔ)器在B-B方向的截面結(jié)構(gòu)示意圖；圖3為本發(fā)明所述的SONOS快閃存儲(chǔ)器單元形成方法步驟流程圖；圖4A至圖40為本發(fā)明所述SONOS快閃存儲(chǔ)器制造工藝的剖面示意圖；圖5為本發(fā)明所述SONOS快閃存儲(chǔ)器單元所構(gòu)成的存儲(chǔ)器陣列示意圖；圖6A至圖6B為本發(fā)明所述SONOS快閃存儲(chǔ)器單元的擦寫(xiě)機(jī)制示意圖。
具體實(shí)施例方式本發(fā)明所提出的一種SONOS快閃存儲(chǔ)器單元的形成方法，具體的步驟流程圖如圖 3所示
Si、提供半導(dǎo)體襯底，在半導(dǎo)體襯底上依次形成柵介質(zhì)層、柵電極、硅化物薄膜層 以及掩膜層；并刻蝕部分掩膜層，然后在掩膜層兩側(cè)形成自對(duì)準(zhǔn)側(cè)壁；以掩膜層以及自對(duì) 準(zhǔn)側(cè)壁為掩膜，依次刻蝕所述依次刻蝕硅化物薄膜層、柵電極以及柵介質(zhì)層形成第一柵極。其中硅化物薄膜層表面還形成有柵保護(hù)層用以保護(hù)硅化物薄膜層不受后續(xù)工藝 破壞。在現(xiàn)代存儲(chǔ)器工藝中，硅化物薄膜層可以減小柵極的接觸電阻，以滿足高速存儲(chǔ)器的 讀寫(xiě)響應(yīng)需求。所述自對(duì)準(zhǔn)側(cè)壁形成于掩膜層的兩側(cè)，位于第一柵極的頂部，將在后續(xù)步驟中決 定選擇柵的寬度。S2、在第一柵極兩側(cè)的襯底上離子摻雜形成源區(qū)，所述源區(qū)與第一柵極之間留有空隙。形成源區(qū)的具體方式為先在第一柵極以及襯底的表面形成保護(hù)層，在第一柵極的兩側(cè)形成具有一定厚度 的側(cè)壁。然后使用掩膜在第一柵極的兩側(cè)襯底上進(jìn)行等離子注入，摻雜形成源區(qū)。側(cè)壁作 為阻擋層，保護(hù)側(cè)壁下方的襯底不被離子摻雜，從而使得所形成源區(qū)與第一柵極之間留有 空隙。去除所述側(cè)壁，然后再去除所述保護(hù)層。其中側(cè)壁可以為氮化硅或氧化硅，保護(hù)層 可以為氮化硅、氧化硅或其組合，以便于使用選擇性的濕法刻蝕分步驟去除，而避免損傷第 一柵極或者襯底部分。S3、至少在所述空隙的表面形成氧化硅_氮化硅_氧化硅層；作為可選方案，在上述S2步驟所得半導(dǎo)體結(jié)構(gòu)基礎(chǔ)上(即第一柵極以及兩側(cè)襯底 表面)，依次沉積氧化硅底層、氮化硅層以及氧化硅頂層，而形成氧化硅_氮化硅_氧化硅層 (以下簡(jiǎn)稱ONO層)結(jié)構(gòu)，所述ONO層可在存儲(chǔ)器單元中作為電荷陷阱以存儲(chǔ)電荷，而具體 的電荷陷阱區(qū)為ONO層在S2步驟中所述源區(qū)和第一柵極之間空隙的表面部分。S4、在所述氧化硅_氮化硅_氧化硅層表面形成控制柵；所述控制柵材料可以為多晶硅，由于S3中形成的ONO層不僅僅局限于空隙表面， 作為可選方案，在上述ONO層表面沉積多晶硅層，并覆蓋整個(gè)第一柵極以及兩側(cè)襯底，然后 減薄多晶硅層直至露出第一柵極，分別在第一柵極兩側(cè)形成互相獨(dú)立的控制柵，且所述控 制柵與自對(duì)準(zhǔn)側(cè)壁頂部平齊，完成了控制柵與所述電荷陷阱區(qū)的自對(duì)準(zhǔn)。S5、去除第一柵極頂部的掩膜層，并在控制柵表面形成保護(hù)膜；然后以自對(duì)準(zhǔn)側(cè)壁 為掩膜刻蝕第一柵極，形成選擇柵；去除頂部殘留的氧化硅-氮化硅-氧化硅層，并在控制柵表面形成保護(hù)膜，然后使 用選擇性濕法刻蝕，去除自對(duì)準(zhǔn)側(cè)壁之間、第一柵極頂部的掩膜層。以自對(duì)準(zhǔn)側(cè)壁作為掩膜刻蝕第一柵極，直至露出襯底。作為可選方案，還可以根據(jù) 需要保留一定厚度的柵介質(zhì)層，在后端硅化工藝時(shí)加以利用。所述自對(duì)準(zhǔn)側(cè)壁底部保留的 第一柵極部分作為選擇柵，由于自對(duì)準(zhǔn)側(cè)壁位于第一柵極頂部?jī)蓚?cè)，所以上述方案將同時(shí) 形成兩個(gè)存儲(chǔ)器單元的選擇柵。S6、在選擇柵之間的襯底上離子摻雜形成漏區(qū)；在S5步驟中的刻蝕第一柵極結(jié)束后，所述兩側(cè)選擇柵與之間的襯底形成一個(gè)凹槽，作為可選方案，在所述凹槽的內(nèi)表面或者至少在選擇柵的側(cè)面形成一層保護(hù)膜，然后在 所述凹槽底部即選擇柵之間的襯底上進(jìn)行離子注入，摻雜形成漏區(qū)，所述保護(hù)膜能夠在離 子注入時(shí)保護(hù)選擇柵不受影響，。S7、進(jìn)行后端硅化工藝，形成隔離側(cè)壁并進(jìn)行退火穩(wěn)固，制作接觸孔并引出互連 線。其中形成隔離側(cè)壁的步驟可與步驟S2相同，另外在各有源區(qū)上制作接觸孔引出 互連線時(shí)，可以在接觸面上形成金屬硅化物，降低接觸電阻。以上所述的SONOS快閃存儲(chǔ)器單元形成方法，所形成的相鄰存儲(chǔ)器單元相互對(duì) 稱，且相鄰存儲(chǔ)器單元的選擇柵是通過(guò)第一柵極刻蝕分裂形成。在實(shí)際的半導(dǎo)體工藝中，通 常存儲(chǔ)器的制作是一次性形成大規(guī)模的單元陣列，以下具體實(shí)施例中，僅為了說(shuō)明需要，以 形成兩個(gè)相鄰的存儲(chǔ)器單元為圖示，不應(yīng)當(dāng)以此限定本發(fā)明的權(quán)利范圍?；谏鲜鲋圃旆椒?，本發(fā)明提供了一種SONOS快閃存儲(chǔ)器單元的具體結(jié)構(gòu)，包括半導(dǎo)體襯底；在所述半導(dǎo)體襯底上形成的場(chǎng)效應(yīng)晶體管；場(chǎng)效應(yīng)晶體管的溝道連接源區(qū)和漏區(qū)，包括靠近漏區(qū)的第一溝道區(qū)以及靠近源區(qū)的第二溝道區(qū)；選擇柵，形成于所述第一溝道區(qū)的表面，依次包括柵介質(zhì)層、柵電極以及柵電極上 的硅化物薄膜層，所述選擇柵的頂部還形成有自對(duì)準(zhǔn)側(cè)壁；氧化硅_氮化硅-氧化硅層，至少形成于第二溝道區(qū)表面；控制柵，形成于所述氧化硅_氮化硅_氧化硅層表面。其中，第一溝道區(qū)位于襯底上柵介質(zhì)層的底部，第二溝道區(qū)位于襯底上所述源區(qū) 與選擇柵之間的空隙處，所述第一溝道區(qū)以及第二溝道區(qū)僅為說(shuō)明需要進(jìn)行結(jié)構(gòu)上的劃 分，而并不具有實(shí)質(zhì)性的功能差異，特此說(shuō)明。下面結(jié)合圖4A至圖40，為本發(fā)明所述SONOS快閃存儲(chǔ)器制造工藝的剖面示意圖， 對(duì)本發(fā)明具體實(shí)施例做進(jìn)一步介紹。如圖4A，本實(shí)施例以P-型襯底上形成NMOS晶體管作為存儲(chǔ)器單元選通管為例，故 首先在P-型半導(dǎo)體襯底200的表面依次形成柵介質(zhì)層201，柵電極202、硅化物薄膜層203、 柵保護(hù)層204以及掩膜層205。所述硅化物薄膜層材料可以為硅化鎢WSix, χ表示硅與鎢的含量比例。因?yàn)楣杌?物薄膜層可降低柵電極202的接觸電阻，所以其厚度以及χ系數(shù)的值將直接影響存儲(chǔ)器 選通時(shí)的響應(yīng)速率，因此χ值的大小可根據(jù)實(shí)際應(yīng)用進(jìn)行選擇，本實(shí)施例中所述硅化物薄 膜層203，可通過(guò)在多晶硅材質(zhì)的柵電極202表面沉積金屬鎢，再熱退火形成，厚度范圍為 500-1000埃；所述柵保護(hù)層204可以保護(hù)硅化物薄膜層203不受后續(xù)工藝的損傷。所述柵介質(zhì)層201材料可以為氧化硅，可以采用高溫?zé)嵫趸ㄐ纬桑穸确秶鸀?30-150埃，(1埃=0. 1納米)；所述柵電極202材料可以為多晶硅，可以在500-700攝氏度 下，高溫外延生長(zhǎng)而成，厚度范圍為500-2000埃；所述柵保護(hù)層204以及掩膜層205材料均 可以為氧化硅或者氮化硅，厚度范圍根據(jù)需要進(jìn)行選擇，但兩者的材料應(yīng)當(dāng)相異，以便于選 擇性刻蝕時(shí)能夠區(qū)分開(kāi)來(lái)，在本實(shí)施例中，所述柵保護(hù)層204材料為氧化硅，而掩膜層205 材料為氮化硅。
如圖4B，刻蝕部分掩膜層205，然后在其兩側(cè)形成自對(duì)準(zhǔn)側(cè)壁206?？膳浜涎谀?，采用RIE等離子刻蝕，在預(yù)定區(qū)域內(nèi)刻蝕掩膜層205，直至露出掩膜 層205底部的柵保護(hù)層204。所述自對(duì)準(zhǔn)側(cè)壁206將在后續(xù)步驟中決定選擇柵的寬度，對(duì)于形成較小寬度的自 對(duì)準(zhǔn)側(cè)壁，可以采用先在器件的表面覆蓋自對(duì)準(zhǔn)側(cè)壁材料，然后進(jìn)行各向異性刻蝕的方法； 對(duì)于形成較大寬度的自對(duì)準(zhǔn)側(cè)壁，則可以先在器件表面覆蓋自對(duì)準(zhǔn)側(cè)壁材料，進(jìn)行平坦化 露出掩膜層，再配合掩膜進(jìn)行部分刻蝕，形成所需的自對(duì)準(zhǔn)側(cè)壁。自對(duì)準(zhǔn)側(cè)壁206的材料可 以為氧化硅或氮化硅等，但也應(yīng)當(dāng)與掩膜層205相異，本實(shí)施例中自對(duì)準(zhǔn)側(cè)壁206的材料選 擇為氧化硅。如圖4C，以掩膜層205以及自對(duì)準(zhǔn)側(cè)壁206為掩膜，依次刻蝕柵保護(hù)層204、硅化 物薄膜層203、柵電極202以及柵介質(zhì)層201直至露出襯底，形成第一柵極。作為可選方案，也可以保留一定厚度的柵介質(zhì)層201，因?yàn)橐话愣詵沤橘|(zhì)層201 材料是氧化硅，可在后期的硅化等工藝中加以利用。所述掩膜層205以及自對(duì)準(zhǔn)側(cè)壁206 底部未被刻蝕的部分形成第一柵極。然后在上述結(jié)構(gòu)的表面形成一層致密的保護(hù)層207，所 述保護(hù)層207材料可以為氧化硅、氮化硅等或其組合，以便于在選擇性刻蝕時(shí)與掩膜層205 等相區(qū)分，本實(shí)施例中采用氧化硅，利用高溫?zé)嵫趸练e法形成，厚度為100-200埃。如圖4D，在第一柵極的兩側(cè)形成側(cè)壁208。所述側(cè)壁208材料可以為氮化硅、氧化 硅等，本實(shí)施例中選擇為氮化硅，與保護(hù)層207相異。具體的步驟為，先用CVD化學(xué)氣相沉 積氮化硅使其覆蓋整個(gè)第一柵極，然后采用RIE等離子刻蝕，利用等離子刻蝕的各項(xiàng)異性 性質(zhì)，在選擇柵的兩側(cè)形成側(cè)壁208，所述形成的側(cè)壁208的厚度范圍為200-1000埃。如圖4E，利用掩膜遮擋住第一柵極，在第一柵極兩側(cè)的襯底內(nèi)進(jìn)行離子注入，摻雜 形成源區(qū)。本實(shí)施例中，可采用砷注入，射頻電壓5-60Kev，注入劑量5E14-5E15每平方厘 米，形成N型源區(qū)。所述第一柵極兩側(cè)的側(cè)壁208同樣起到掩膜的作用，使得側(cè)壁208下方 襯底不會(huì)受到離子注入，因此圖示中形成的源區(qū)與第一柵極之間留有空隙，且空隙的寬度 等于側(cè)壁208的厚度。通過(guò)選擇形成側(cè)壁208的厚度，精確控制所述空隙的寬度。如圖4F，去除第一柵極兩側(cè)的側(cè)壁208，再去除器件表面的保護(hù)層207。本實(shí)施例 中，所述側(cè)壁208為氮化硅而保護(hù)層207為氧化硅，故可先用熱磷酸再用氫氟酸進(jìn)行選擇性 濕法刻蝕，分步去除上述兩層。如圖4G，在上述步驟得到的器件表面可采用CVD化學(xué)氣相沉積，依次形成氧化硅 底層、氮化硅層以及氧化硅頂層，形成氧化硅_氮化硅_氧化硅三層結(jié)構(gòu)(簡(jiǎn)稱ONO層)，所 述ONO層209將在存儲(chǔ)器單元中作為電荷陷阱以存儲(chǔ)電荷，而具體的電荷陷阱區(qū)則為ONO 層209位于上述源區(qū)和第一柵極之間空隙表面的部分，如圖中虛線所圈區(qū)域。如圖4H，在ONO層209的表面形成控制柵210，所述控制柵的材料可以為多晶硅， 可采用CVD化學(xué)氣相沉積并覆蓋于整個(gè)第一柵極以及器件表面。另外，一般在存儲(chǔ)器的制 作工藝中，進(jìn)行到此處之后，可以在整個(gè)存儲(chǔ)器陣列區(qū)域的面形成掩膜211，進(jìn)行外圍邏輯 電路的形成工藝。所述掩膜211可以為NON結(jié)構(gòu)，也即氮化硅-熱氧層-氮化硅三層，形成 方法與前述ONO層209類似。如圖41，去除掩膜211，然后減薄控制柵210，直至露出第一柵極頂部的ONO層 209，在第一柵極的兩側(cè)形成相互獨(dú)立的控制柵210，可分別作為相鄰存儲(chǔ)器單元的控制柵。本實(shí)施例中采用化學(xué)機(jī)械拋光減薄控制柵210，由于控制柵210材料為多晶硅，而ONO層 209相對(duì)于控制柵210機(jī)械研磨速率差異較大，因此，ONO層209將在后續(xù)步驟中另行刻蝕 去除。如圖4J，逐層刻蝕去除頂部的ONO層209，所述第一柵極兩側(cè)的控制柵210與自對(duì) 準(zhǔn)側(cè)壁206頂部平齊。在所述控制柵210表面形成保護(hù)膜212，所述保護(hù)膜212材料可以為 氧化硅，可以采用CVD化學(xué)氣相沉積，也可以利用控制柵210的多晶硅材質(zhì)直接在表面熱氧 化生成。如圖4K，去除第一柵極頂部的掩膜層205。所述掩膜層205為氮化硅，可采用熱磷 酸進(jìn)行選擇性刻蝕去除，而自對(duì)準(zhǔn)側(cè)壁206、保護(hù)膜212以及第一柵極上的柵保護(hù)層204材 料均為氧化硅不會(huì)受到腐蝕。如圖4L，以控制柵210表面的保護(hù)膜212以及自對(duì)準(zhǔn)側(cè)壁206為掩膜，刻蝕第一 柵極直至露出襯底200，形成選擇柵。還可以根據(jù)需要保留一定厚度(一般約為200至300 埃)的柵介質(zhì)層201，可以在后端硅化工藝中加以利用。所述自對(duì)準(zhǔn)側(cè)壁206的底部保留的 第一柵極部分為選擇柵，且所述第一柵極刻蝕后形成兩個(gè)選擇柵。如圖4M，在上步刻蝕結(jié)束后，在兩個(gè)選擇柵與之間的襯底形成的凹槽內(nèi)表面，或者 至少在選擇柵的側(cè)面形成一層較薄的保護(hù)膜213，所述保護(hù)膜213材料可以為氧化硅，厚度 約為200至300埃；然后配合掩膜在所述凹槽底部即選擇柵之間襯底上進(jìn)行離子注入，摻 雜形成漏區(qū)。所述漏區(qū)導(dǎo)電類型為N型，本實(shí)施例中，可采用砷注入，射頻電壓5-60Kev， 注入劑量為5E14-1E15每平方厘米；還可采用磷注入，射頻電壓15-60Kev，注入劑量為 5E12-1E14每平方厘米。如圖4N，類似于前述形成側(cè)壁208的方法，在選擇柵面向漏區(qū)的側(cè)面形成的隔離 側(cè)壁214。如圖40，另外在器件有源區(qū)的互連表面，沉積或者生長(zhǎng)硅化物金屬層215，用于降 低器件的接觸電阻，以提高器件的反應(yīng)速率。且進(jìn)行常規(guī)的后端硅化工藝，比如高溫退火加 固等等以穩(wěn)固器件結(jié)構(gòu)。并在源、柵、漏等有源區(qū)形成接觸孔引出互連線211。上述具體實(shí)施例及其示意圖，只截取了利用制作一個(gè)第一柵極刻蝕分裂形成兩個(gè) SONOS存儲(chǔ)器單元的剖面結(jié)構(gòu)作為示意，實(shí)際還可以繼續(xù)擴(kuò)展至存儲(chǔ)器單元陣列，相鄰存儲(chǔ) 器單元共用源區(qū)與控制柵或者共用漏區(qū)，。如圖5所示，為本發(fā)明所述SONOS快閃存儲(chǔ)器單元所構(gòu)成的存儲(chǔ)器陣列示意圖，將 圖5與圖4M相對(duì)應(yīng)，其中C-C線為SONOS快閃存儲(chǔ)器單元陣列中的漏區(qū)連線，作為存儲(chǔ)器 的位線；A-A線為SONOS快閃存儲(chǔ)器單元陣列中的控制柵連線，作為存儲(chǔ)器的字線；B-B線 為SONOS快閃存儲(chǔ)器單元陣列的選擇柵連線，用于存儲(chǔ)器單元的選通；此外存儲(chǔ)器單元陣 列中的源區(qū)連線圖中未示出。下面結(jié)合本發(fā)明所述的SONOS快閃存儲(chǔ)器單元結(jié)構(gòu)對(duì)其擦、寫(xiě)以及讀取機(jī)制作進(jìn) 一步介紹。此處為簡(jiǎn)化說(shuō)明，僅針對(duì)單個(gè)存儲(chǔ)器單元中的進(jìn)行描述，與上述制造工藝相同， 所述存儲(chǔ)器單元的選通管以NMOS晶體管為例。如圖6A所示，為SONOS快閃存儲(chǔ)器單元寫(xiě)機(jī)制示意圖，本發(fā)明所述SONOS快閃存 儲(chǔ)器單元采用源極注入(source-side injection)機(jī)制進(jìn)行存儲(chǔ)器的寫(xiě)操作。具體操作如 下
首先場(chǎng)效應(yīng)晶體管的柵極也即存儲(chǔ)器單元的選擇柵被選中，選擇柵輸入低正電壓 開(kāi)啟晶體管(Vsg = 1. 2v)；然后控制柵輸入極高電平(Vcg = 6v-10v)，表示對(duì)該晶體管進(jìn) 行寫(xiě)操作；晶體管的P型襯底保持接地(Vb = Ov), N型漏區(qū)保持低電平(Vd = Ov-O. 6v)， 而N型源區(qū)接入高電平(VS = 4v-6v)。由于晶體管已被開(kāi)啟，連接源漏的溝道區(qū)形成導(dǎo)電 的溝道，因此在如果源漏之間存在電壓差便會(huì)產(chǎn)生電流。電子由低電平的漏區(qū)往高電平的 源區(qū)移動(dòng)。當(dāng)電子流在溝道靠近源區(qū)一側(cè)附近，由于控制柵Vcg與襯底Vb之間存在高電勢(shì) 差，電子在此處發(fā)生隧穿而躍遷至ONO層的電荷陷阱區(qū)。如圖6A中的圈內(nèi)示意圖，電子在 ONO層的電荷陷阱區(qū)內(nèi)聚集，從而完成該晶體管的寫(xiě)入過(guò)程。如圖6B所示，為SONOS快閃存儲(chǔ)器單元擦機(jī)制示意圖，本發(fā)明所述SONOS快閃存 儲(chǔ)器單元采用能帶至能帶熱空穴注入(band to band hot hole)機(jī)制進(jìn)行存儲(chǔ)器的擦操 作。具體過(guò)程如下在進(jìn)行存儲(chǔ)器擦操作時(shí)，即去除ONO層的電荷陷阱區(qū)的聚集電荷，首先將選擇柵 電平置零(Vsg = Ov),使得源漏區(qū)之間不形成導(dǎo)通溝道。然后控制柵輸入負(fù)的極高電平 (Vcg = -5v至-IOv)，P型襯底依然接地(Vb = Ov), N型漏區(qū)的電平懸浮，N型源區(qū)輸入高 電平(Vs = 4v-7v)，因?yàn)樵绰﹨^(qū)之間不導(dǎo)電，所以不會(huì)產(chǎn)生新的電子流動(dòng)，而N型漏區(qū)和控 制柵之間存在極大的電勢(shì)差(Vs > Vcg)，而控制柵本身不會(huì)產(chǎn)生載流子移動(dòng)，襯底靠近源 區(qū)一側(cè)將產(chǎn)生熱空穴并隧穿躍遷至ONO層的電荷陷阱區(qū)。如圖6B中的圈內(nèi)示意圖，熱空穴 將在ONO層的電荷陷阱區(qū)內(nèi)與原先聚集的電子中和，從而完成該存儲(chǔ)器單元的擦除過(guò)程。在進(jìn)行讀取操作時(shí)，只需要將晶體管的選擇柵以及控制柵置高電平，表示選中該 位存儲(chǔ)單元，P型襯底接地，N型源極置0，P型漏極加極小正電壓。如果ONO層的電荷陷 阱區(qū)內(nèi)聚集有電子則必然在此處累積電勢(shì)，相當(dāng)于形成晶體管的一個(gè)浮動(dòng)?xùn)艠O以導(dǎo)通晶體 管，所以只需測(cè)試晶體管是否導(dǎo)通，便可知此晶體管的ONO電荷陷阱區(qū)內(nèi)是否存儲(chǔ)電荷。如 果存有電荷則視為1，未有電荷則視為0。上述具體實(shí)施例中，SONOS快閃存儲(chǔ)器單元雖然以NMOS晶體管為例，但在實(shí)際應(yīng) 用中，同樣可以采用PMOS晶體管作為存儲(chǔ)器單元的選通管。這是本發(fā)明領(lǐng)域技術(shù)人員所容 易想到并具體實(shí)施的，由于原理以及工藝制程相同此處不再贅述。本發(fā)明雖然以較佳實(shí)施例公開(kāi)如上，但其并不是用來(lái)限定權(quán)利要求，任何本領(lǐng)域 技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以做出可能的變動(dòng)和修改，因此本發(fā)明的 保護(hù)范圍應(yīng)當(dāng)以本發(fā)明權(quán)利要求所界定的范圍為準(zhǔn)。
權(quán)利要求
一種SONOS快閃存儲(chǔ)器單元，其特征在于，包括半導(dǎo)體襯底；在所述半導(dǎo)體襯底上形成的場(chǎng)效應(yīng)晶體管；場(chǎng)效應(yīng)晶體管的溝道連接源區(qū)和漏區(qū)，包括靠近漏區(qū)的第一溝道區(qū)以及靠近源區(qū)的第二溝道區(qū)；選擇柵，形成于所述第一溝道區(qū)的表面，依次包括柵介質(zhì)層、柵電極以及柵電極上的硅化物薄膜層；氧化硅 氮化硅 氧化硅層，至少形成于第二溝道區(qū)表面；控制柵，形成于所述氧化硅 氮化硅 氧化硅層表面。
2.如權(quán)利要求1所述的SONOS快閃存儲(chǔ)器單元，其特征在于，所述選擇柵的頂部還形成 有自對(duì)準(zhǔn)側(cè)壁。
3.如權(quán)利要求1所述的SONOS快閃存儲(chǔ)器單元，其特征在于，所述硅化物薄膜層表面還 形成有柵保護(hù)層，材料為氧化硅或氮化硅。
4.如權(quán)利要求1所述的SONOS快閃存儲(chǔ)器單元，其特征在于，所述控制柵材料為多晶娃。
5.如權(quán)利要求1所述的SONOS快閃存儲(chǔ)器單元，其特征在于，所述選擇柵以及控制柵的 外側(cè)還形成有隔離側(cè)壁。
6.一種SONOS快閃存儲(chǔ)器單元的形成方法，其特征在于，包括 提供半導(dǎo)體襯底；在半導(dǎo)體襯底上形成第一柵極，所述第一柵極自襯底表面起依次包括柵介質(zhì)層、柵電 極以及硅化物薄膜層；所述第一柵極的頂部還形成有掩膜層以及掩膜層兩側(cè)的自對(duì)準(zhǔn)側(cè) 壁；在第一柵極的兩側(cè)襯底上形成源區(qū)，所述源區(qū)與第一柵極之間留有空隙；至少在襯底上所述空隙的表面形成氧化硅_氮化硅_氧化硅層；在所述氧化硅_氮化硅_氧化硅層表面形成控制柵，所述控制柵頂部與自對(duì)準(zhǔn)側(cè)壁平齊；去除第一柵極頂部的掩膜層，并以自對(duì)準(zhǔn)側(cè)壁為掩膜刻蝕第一柵極形成選擇柵； 在所述選擇柵之間的襯底上形成漏區(qū)。
7.如權(quán)利要求6所述的一種SONOS快閃存儲(chǔ)器單元的形成方法，其特征在于，所述形成 第一柵極的的具體步驟包括在半導(dǎo)體襯底上依次形成柵介質(zhì)層、柵電極、硅化物薄膜層以及掩膜層； 刻蝕部分掩膜層，并在掩膜層的兩側(cè)形成自對(duì)準(zhǔn)側(cè)壁；以掩膜層以及自對(duì)準(zhǔn)側(cè)壁為掩膜，依次刻蝕硅化物薄膜層、柵電極以及柵介質(zhì)層形成第一柵極。
8.如權(quán)利要求6所述的一種SONOS快閃存儲(chǔ)器單元的形成方法，其特征在于，所述形成 源區(qū)的具體步驟包括在第一柵極的兩側(cè)形成側(cè)壁； 在第一柵極兩側(cè)襯底上形成源區(qū)； 去除所述側(cè)壁。
9.如權(quán)利要求8所述的一種SONOS快閃存儲(chǔ)器單元的形成方法，其特征在于，所述形成 側(cè)壁之前，先在第一柵極以及襯底表面形成保護(hù)層。
10.如權(quán)利要求9所述的一種SONOS快閃存儲(chǔ)器單元的形成方法，其特征在于，所述側(cè) 壁材料氮化硅或氧化硅，所述保護(hù)層材料為氮化硅、氧化硅或其組合。
11.如權(quán)利要求10所述的一種SONOS快閃存儲(chǔ)器單元的形成方法，其特征在于，采用選 擇性濕法刻蝕分步去除側(cè)壁以及保護(hù)層。
12.如權(quán)利要求6所述的一種SONOS快閃存儲(chǔ)器單元的形成方法，其特征在于，所述刻 蝕第一柵極形成選擇柵，具體步驟包括去除第一柵極頂部的掩膜層后，在控制柵表面形成保護(hù)膜； 以自對(duì)準(zhǔn)側(cè)壁為掩膜，刻蝕第一柵極，直至露出襯底； 所述自對(duì)準(zhǔn)側(cè)壁底部保留的第一柵極部分作為選擇柵。
13.如權(quán)利要求5所述的一種SONOS快閃存儲(chǔ)器單元的形成方法，其特征在于，還包括 進(jìn)行后端硅化工藝，形成隔離側(cè)壁并進(jìn)行退火穩(wěn)固，制作接觸孔并引出互連線。
全文摘要
本發(fā)明提供了一種SONOS快閃存儲(chǔ)器單元及其形成方法，其中SONOS快閃存儲(chǔ)器單元包括半導(dǎo)體襯底；在所述半導(dǎo)體襯底上形成的場(chǎng)效應(yīng)晶體管；場(chǎng)效應(yīng)晶體管的溝道連接源區(qū)和漏區(qū)，包括靠近漏區(qū)的第一溝道區(qū)以及靠近源區(qū)的第二溝道區(qū)；選擇柵，形成于所述第一溝道區(qū)的表面，依次包括柵介質(zhì)層、柵電極以及柵電極上的硅化物薄膜層；氧化硅-氮化硅-氧化硅層，至少形成于第二溝道區(qū)表面；控制柵，形成于所述氧化硅-氮化硅-氧化硅層表面。本發(fā)明所形成的SONOS快閃存儲(chǔ)器單元滿足了嵌入式系統(tǒng)的存儲(chǔ)器陣列對(duì)讀寫(xiě)性能以及響應(yīng)速率的需求，且與現(xiàn)有CMOS工藝相兼容，結(jié)構(gòu)簡(jiǎn)單，易于引出源區(qū)、漏區(qū)的互連線，便于布線集成形成存儲(chǔ)器陣列。
文檔編號(hào)H01L21/28GK101958324SQ20091005497
公開(kāi)日2011年1月26日 申請(qǐng)日期2009年7月16日 優(yōu)先權(quán)日2009年7月16日
發(fā)明者季明華, 詹奕鵬 申請(qǐng)人:中芯國(guó)際集成電路制造(上海)有限公司