專利名稱：具有溝槽式電容器的半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種根據(jù)獨立權(quán)利要求前序部分的半導(dǎo)體裝置，還涉及一種用 于制造這樣的半導(dǎo)體裝置的方法。
背景技術(shù)：
關(guān)于電子設(shè)備，通常應(yīng)用所謂的后備電容器(back-up capacitor)或緩沖電 容器，后備電容器或緩沖電容器多半需要置于特定部件附近，并且其任務(wù)是過 濾電源線中的短電流脈沖。這些后備電容器尤其對于集成電路是通用的，且可 能是不可或缺的。
因此，例如，隨著處理器和其它邏輯電路的同步周期可能周期性出現(xiàn)很高 的電流峰，在所述電流峰中，內(nèi)部晶體管是同時連通的。若不緩沖該部件附近 的電源，則根據(jù)歐姆定律，該電流脈沖將電源線上導(dǎo)致高電壓降。這會導(dǎo)致操 作電壓的短暫擊穿，這就意味著可能無法保證該部件的可靠操作。
在另一應(yīng)用中，使用了后備電容器，以在檢測部件上的電壓值時補償由該 部件從信號自身移除的電荷量。通過這種方式，部件的短電流脈沖不會導(dǎo)致大 的電壓改變。
目前，后備電容器和緩沖電容器被設(shè)計為分立式無源部件，所述分立式無 源部件中實現(xiàn)一個或多個電容器。這些電容器聚集在集成電路周圍。由于往往 需要20個或更多這樣的分立部件，所以對于表面的需求是相當(dāng)大的。
隨著電子部件的集成度的提高，集成半導(dǎo)體電路的外殼不斷變小。這里， 采用芯片級封裝，通過所述芯片級封裝，外殼僅比半導(dǎo)體芯片自身大一點。對 于部件的構(gòu)建，這意味著無源部件對表面的需求限制了進一步的小型化，并且 給設(shè)計者帶來關(guān)于集成電路附近信號的區(qū)分辨別的問題。此外，無源部件占據(jù) 的那部分生產(chǎn)成本可能無法顯著減少。
4文獻US2006/0131691 Al試圖通過在半導(dǎo)體襯底(其離實際半導(dǎo)體電路有 些距離) 一側(cè)的溝槽中引入緩沖電容器的方式來解決這個問題。通過這種方式 可以實現(xiàn)半導(dǎo)體電路越來越小型化，而不會再被緩沖電容器填充省出的空間。 該文獻指出的解決方案的缺點在于在不導(dǎo)致襯底弱化的情況下，只能以有限 的方式集成溝槽。除了其它原因，這種情況還歸因于在引入溝槽以及置于溝 槽中的緩沖電容器之后，半導(dǎo)體襯底需要經(jīng)過新的蝕刻工藝以移除犧牲層 (sacrificial layer )。襯底背面的大部分區(qū)域必須設(shè)有電容器溝槽，從而為能量存 儲提供必要的電容量。其中，電容器溝槽可通過深蝕刻來制造。這些問題在這 里不作詳細(xì)討i侖。

發(fā)明內(nèi)容
本發(fā)明所基于的目的一方面在于減少半導(dǎo)體裝置的空間需求，并且在最小 的空間中提供足夠大的電容量，但同時不會出現(xiàn)襯底弱化。
該目的由權(quán)利要求1的半導(dǎo)體裝置以及用于制造這樣的半導(dǎo)體裝置的方法 來實現(xiàn)。
所述半導(dǎo)體裝置包括襯底，在所述襯底的前側(cè)形成有集成電路。此外， 所述集成電路連接到用于能量存儲的至少一個電容器，其中，所述電容器形成 在所述襯底的背面，并^^皮形成為具有至少兩個溝槽的單縱深結(jié)構(gòu)。
所述至少兩個溝槽(優(yōu)選是至少四個溝槽)被設(shè)計在第一組溝槽中，以及 設(shè)計在第二組溝槽中，第一組的溝槽彼此平行放置，且第二組的溝槽彼此平行 放置，其中，所述第一組和所述第二組彼此呈橫向布置。優(yōu)選地，每組存在至 少兩個溝槽。襯底的擊穿強度受蝕刻的幾何結(jié)構(gòu)以及襯底厚度與蝕刻深度的比 率的控制。在以下部分中更詳細(xì)地討論這些方面。
根據(jù)本發(fā)明的半導(dǎo)體裝置的優(yōu)點一方面在于由于在襯底的背面布置所述 電容器，所以該電容器被設(shè)置在集成半導(dǎo)體部件自身中，并且是該集成半導(dǎo)體
部件的組成部分。通過這種方式， 一方面，與現(xiàn)有技術(shù)中的解決方案相比，半 導(dǎo)體芯片部件的尺寸可以更小，而另一方面，由于距所述襯底的對側(cè)的電路布置的距離較小，所以可以具有良好的緩沖性能。另一優(yōu)點在于鑒于所述電容 器被設(shè)計為縱深結(jié)構(gòu)，因此與平面結(jié)構(gòu)相比，可用的電容器表面可以增加數(shù)倍。 這里，采用可用于形成一個或多個電容器的通用技術(shù)，所述表面擴大與平坦表 面相比可以變大兩個數(shù)量級。借助于擴大的表面，可以實現(xiàn)后備電容器或緩沖 電容器所需的電容，以適應(yīng)背景技術(shù)中描述的電壓峰。這樣，可以使得不需要 無源后備電容器，在襯底上未布置無源后備電容器。
由于所述縱深結(jié)構(gòu)是以單片方式設(shè)計的，所以可以在所述襯底的背面廉價 地制造所述至少一個電容器。此外，所述至少一個電容器被設(shè)計為所述襯底的 表面的一部分，并且通過這種方式，與現(xiàn)有技術(shù)中已知的方法相比，導(dǎo)致進一 步節(jié)省空間。
通過一起布置所述第一組和所述第二組，避免在襯底上沿一個方向放置過 多，從而避免在襯底中可能出現(xiàn)擊穿。
關(guān)于所述電容器，對于用于能量存儲的電容器，由于其電容高，所以與用 于存儲信息的電容器顯著不同。
對于電源電壓的能量存儲或微芯片的數(shù)字輸入/輸出，或者對于模數(shù)轉(zhuǎn)換器 的模擬輸入電壓的緩沖，或者在過濾電壓時，需要ljaF至25pF之間的電容值， 并且這些值可以由根據(jù)本發(fā)明的半導(dǎo)體裝置來提供。
在從屬權(quán)利要求中描述了根據(jù)本發(fā)明的主題的其它有利形式。
該主題的另一個有利形式是在沉積(施加)所述至少一個電容器之前， 所述縱深結(jié)構(gòu)的所述至少一個溝槽的深度寬度比(ratio of depth to width)最大 是100:1,優(yōu)選地是30:1至5:1。
通過這樣的深度寬度比，所述表面可以增加多達60倍至200倍。這里，選 擇所述比率使得所述村底不會受到太大的弱化，并且用于在所述縱深結(jié)構(gòu)中沉 積(施加)電容器的工藝可以在高效區(qū)域中操作。
所述溝槽的深度取決于襯底厚度。所述襯底厚度通常在500 |u m至700 ji m 之間，并且在特^^情況下，還可以^f義在30jum至300jam。在制造所述電容器溝 槽時，為襯底厚度的30%至80%之間的凹槽是合適的?？梢酝ㄟ^刻蝕或現(xiàn)有技術(shù)已知的其它方法來產(chǎn)生所述凹槽。
特別地，對于具有外周接觸布置(例如為其采用接觸凸塊)的襯底上的電 容器布置，有必要將電容器布置設(shè)置在所述觸點的附近(即，與其挨著，或者 在所述觸點之下)。
通過所述觸點的正常表面布置方式，得到100-1000 in m的觸點之間的光柵， 從而第一組溝槽可以具有例如80 ja m至950 ju m的長度。對于可以位于兩個相 鄰觸點之間的第二組溝槽，具有的溝槽寬度在5 ju m至500 jn m (優(yōu)選是10 y m 至100jim)之間，因此，6至100個溝槽可以彼此相鄰放置。這樣，可以在不 太危及襯底穩(wěn)定性的情況下實現(xiàn)與現(xiàn)有技術(shù)相比更大的電容值。
優(yōu)選是利用已知的溝槽長度，選擇一個組中的溝槽的數(shù)量，使得該組基本 上具有矩形形狀(優(yōu)選地是正方形)。通過這種方式，特別是結(jié)合交替排列所述 第一組和第二組，能夠以盡可能最佳的方式利用可用的空間。單個溝槽的長度 寬度比至少是3:1，優(yōu)選是至少10:1，尤其優(yōu)選是至少是50:1。
在所述半導(dǎo)體裝置的可替代實施例中，所述第一組和所述第二組還可以具 有僅為一種排列的溝槽，即大體上彼此平行。
所述半導(dǎo)體裝置的更加有利的又一設(shè)計是溝槽的傾斜側(cè)壁與襯底的平坦 背面形成45。至90°之間的不同角度。這里，角度的選擇取決于所采用的所述 溝槽的制造方法，尤其取決于所述電容器的制造方法。例如，有些方法不允許 在十分陡峭的側(cè)壁上沉積(施加)電容器材料，使得所述角度由于工藝技術(shù)的 原因必須變小。較少的既定工藝允許在陡峭或縱深的結(jié)構(gòu)(例如溝槽或孔)中 沉積材料。這里，關(guān)于在400。C以下或200"C以下的^f氐溫處理過程的4支術(shù)實施方 式在工業(yè)上是可用的。
根據(jù)本發(fā)明的主題的更加有利的又一形 在于所沉積的電容器延伸經(jīng)過數(shù) 個溝槽。
通過在襯底的前側(cè)與背面之間設(shè)置有通孔，給出一個更加有利的裝置。有 鑒于此，可以特別高效而快速地將附著在背面上的后備電容器連接到前側(cè)上的 集成電路。這避免了電源線上的高電壓降。有利的是，在與所述溝槽或電容器相同的工作步驟中集成所述通孔。鑒于開口的表面部分及開口的幾何結(jié)構(gòu)，得 到不同的刻蝕速率。在相同的刻蝕時間下，通過較大的掩膜開口進行刻蝕與通 過較小的掩膜開口進行蝕刻相比更快。與溝槽相比，為通孔選擇更大的掩膜開
口。若通孔的圓形掩膜開口的橫截面積為A，則溝槽的掩膜開口小于A,其中， 溝槽的長度可以遠(yuǎn)遠(yuǎn)大于所述圓形掩膜開口的直徑，并且較大的長度由較窄的 寬度來補償。通孔通過這種方式被刻蝕到所述前側(cè)，并且所述溝槽取決于所述 橫截面積而具有的深度僅為襯底厚度的30%至80% (例如70% )。
本發(fā)明的 一種更加有利的形式按照至少三層的層狀方式來構(gòu)建所述電容 器，其中，至少一個層由至少兩個導(dǎo)電層之間的電介質(zhì)形成。所述層狀構(gòu)造適 于廉價地制造所述至少一個電容器。
有利的是，所述電介質(zhì)由氮化硅或氧化物(例如二氧化硅或氧化鉭)制成， 其中，典型的層厚度在40nm至400nm之間。第一導(dǎo)電層和/或第二導(dǎo)電層優(yōu)選 是鋁合金、銅或鵠。
更有利的是電容器的所述層不僅布置在溝槽中，而且還施加在這些溝槽之 外，并且特別是在所述溝槽外部是可接觸的。
該主題的更加有利的形式是在所述至少一個溝槽的至少一個壁上沉積所述 電容器的所述第一導(dǎo)電層，并且在所述第一導(dǎo)電層上沉積所述電介質(zhì)，并且在 所述電介質(zhì)上沉積第二導(dǎo)電層。當(dāng)所述第一導(dǎo)電層覆蓋溝槽的整個表面時，該 又一形式是尤其有利的，其中，例如在所述溝槽的表面與所述第一導(dǎo)電層之間 沉積用于絕緣的鈍化層。有鑒于此， 一方面，可以減少所述電容器板彼此之間 的距離，另一方面，所述電容器表面可以布滿溝槽的整個表面。
所述半導(dǎo)體裝置的另 一有利的設(shè)計是如果沿著所述縱深結(jié)構(gòu)的溝槽的至 少一個壁沉積所述電容器的導(dǎo)電層，并且在所述至少一個溝槽的又一壁上沉積 第二層側(cè)，則所述又一壁與所述第一壁分隔。這種半導(dǎo)體裝置的一個優(yōu)點在于 通過電介質(zhì)(例如氮化物、氧化物、有機化合物或聚合化合物，還有空氣)彼 此電絕緣的兩個相對放置的導(dǎo)電層在縱深結(jié)構(gòu)的每一溝槽中構(gòu)成電容器。這里， 不同極性的層被沉積在不同的溝槽壁上，處于彼此相對的情況。這里，如果所
8壁表示具有最大表面的兩個壁，則尤其有利。 下文中將更詳細(xì)地討論#4居本發(fā)明的方法。
依照根據(jù)本發(fā)明的方法，至少一個溝槽集成到襯底的背面，其中，集成電 路出現(xiàn)在前側(cè)。通過這種方式，增加了用于形成緩沖電容器的可用表面。在另 一步驟中，所述至少一個電容器的第一導(dǎo)電層沉積在所述至少一個溝槽中，在 所述第一導(dǎo)電層上，所述至少一個電容器的電介質(zhì)層和第二導(dǎo)電層依次沉積在 至少一個溝槽中。
通過所述制造方法，從所述襯底的背面執(zhí)行用于集成和接觸所述溝槽的所
有工作。除了其它優(yōu)點之外，該方法還具有的優(yōu)點是所述襯底的前側(cè)無需設(shè) 有稍后必須被移除的犧牲層。這對于在同一工作步驟中制造所述溝槽和所述通 孔的情況是尤其有利的。這里，使用在制造集成電路時所沉積的層，以緊接著 在該電路的當(dāng)前接觸表面以下阻止刻蝕侵蝕。所述通孔因此永久保持閉合，而 非僅僅臨時閉合。為此，由于從背面執(zhí)行所述溝槽和所述通孔的所有結(jié)構(gòu)化工 藝，因此可以使得無需用于保護電路的前側(cè)犧牲層。
可以通過這樣的制造方法來創(chuàng)建節(jié)省空間且廉價的結(jié)構(gòu)。此外，保證在所 述半導(dǎo)體裝置中保留前面段落中所描述的優(yōu)點。
可以借助于各向異性的離子輔助干法刻蝕或激光輔助刻蝕來實現(xiàn)特別有利 地制造所述溝槽布置。
在方法的從屬權(quán)利要求中描述了根據(jù)本發(fā)明方法的另外的有利形式。


以下通過一個實施例示例更加詳細(xì)地描述本發(fā)明。在附圖中示出
圖l是根據(jù)本發(fā)明的半導(dǎo)體裝置的截面圖2是^f艮據(jù)本發(fā)明的半導(dǎo)體裝置的背面的平面圖3是帶狀導(dǎo)體的可替選的布置方式；
圖4是根據(jù)本發(fā)明的可替選的半導(dǎo)體裝置的截面圖5是根據(jù)本發(fā)明的半導(dǎo)體裝置的一個實施例的背面的細(xì)節(jié)；
9圖6是根據(jù)本發(fā)明的半導(dǎo)體裝置的一個實施例的截面圖。
具體實施例方式
圖1以橫截面方式示出根據(jù)本發(fā)明的半導(dǎo)體裝置的一個實施例的細(xì)節(jié)。該
半導(dǎo)體裝置包括襯底l，在襯底1的前側(cè)布置有集成電路2。由若干層(層4至 8)構(gòu)成的電容器位于襯底1的背面。從而層狀電容器20沿著襯底1背面的表 面布置，襯底1具有帶有溝槽3的縱深結(jié)構(gòu)。這里，帶有襯底的電容器20被設(shè) 計為單縱深結(jié)構(gòu)。
為了制造電容器20,首先在襯底1中從背面引入至少一個溝槽3。在帶有 溝槽3的襯底1背面的表面上直接布置鈍化層4。該鈍化層沿著襯底1背面的平 坦表面33以及溝槽3的直立壁31和直立壁32布置，并且還在溝槽外沿著襯底 1的平坦表面34布置。
在鈍化層4上沉積導(dǎo)電層5。導(dǎo)電層5通過沉積在該導(dǎo)電層上的電介質(zhì)層6 與導(dǎo)電層7隔離。通過這種方式，可以在導(dǎo)電層5和導(dǎo)電層7之間形成電容， 并且可以經(jīng)由襯底1前側(cè)上的電路布置2的電源線來4是供該電容。可以使用不 同的化學(xué)或物理沉積法來沉積不同的層，例如使用無機氣相沉積或金屬有機氣 相沉積、賊射、汽相沉積或電解沉積。
通過圖1可以容易看出沉積帶有一個溝槽3或若干溝槽3(為了觀察方便而 未示出)的縱深結(jié)構(gòu)如何將電容器的表面增加數(shù)倍。與平面布置方式相比，借 助于溝槽可以實現(xiàn)大得多的表面。
從而表面的擴大基本上取決于溝槽3的外部尺度。這里，使用現(xiàn)有技術(shù)可 以實現(xiàn)大約lOjum的溝槽寬度和甚至超過200jum的深度，通過這種手段，可 以實現(xiàn)將表面擴大40倍。通過更深的溝槽可以實現(xiàn)進一步增加表面，使得可以 達到至少100倍。
導(dǎo)電層沉積在襯底背面中在溝槽邊緣之外的表面上。其中，用作保護和絕 緣的另一鈍化層沉積在第二導(dǎo)電層上。第一導(dǎo)電層5通過區(qū)域IO接觸，而第二 導(dǎo)電層7通過區(qū)域9接觸。在圖2中的平面圖中示出了另一實施例示例的背面，其中，實現(xiàn)了帶有平
行布置的若干溝槽3的單縱深結(jié)構(gòu)。圖2的溝槽形成第一組21。
在單片解決方案的區(qū)域中可以通過多種方式來區(qū)分縱深結(jié)構(gòu)?？梢灾圃鞙?槽和孔，可以根據(jù)側(cè)壁的形狀和傾斜度進一步區(qū)分溝槽。因此，具體實現(xiàn)可以 由工藝過程確定，例如，通過應(yīng)用濕法化學(xué)法，或者在另一方面，通過對刻蝕 參數(shù)的刻意控制(例如采用各向異性離子輔助干法刻蝕)，以及通過刻蝕掩膜設(shè) 計?？桃庠O(shè)置側(cè)壁傾斜度的原因在于更好地控制后續(xù)層沉積，后續(xù)層沉積源于 此。然而，還已知允許在縱深結(jié)構(gòu)(例如在溝槽和孔)中進行保角沉積(特別 是如圖1所示在垂直壁上沉積)的其他方法。除了前面提到的方法外，還可以 有其他的方法等離子體輔助化學(xué)汽相沉積，熱線輔助化學(xué)汽相沉積和氣流賊 射。
在圖2中，層4至層7沿著溝槽3的所有溝槽壁以表面方式布置。單個溝 槽3內(nèi)的路線如圖1所示。從而，彼此挨著的不同溝槽經(jīng)由平面部分33、 34彼 此連接。特別地，在沉積了溝槽3形式的縱深結(jié)構(gòu)之后，如果層4至層7每個 依次以單層的方式沉積，則可以通過尤其簡單的方式來實現(xiàn)根據(jù)本發(fā)明的半導(dǎo) 體裝置的這種設(shè)計?；旧?，在襯底的背面也可以布置若干個電容器。這里， 電容器僅分布在一部分的當(dāng)前溝槽上。不同的電容器于是可以在彼此分離或連 接成一個電容器的情況下^皮有效地激活。
在圖2中還示出示意性通孔11和12。通孔11將導(dǎo)電層5連接到襯底前側(cè)。 與此類似，通孔12將導(dǎo)電層7連接到襯底1的前側(cè)。此外，通孔11和12是在 集成溝槽的期間實現(xiàn)的。為了清楚起見，以放大很多的方式來示出通孔的尺度。
普通方法可以用于制造所述溝槽和通孔。特別地，干法刻蝕(有利地是各 向異性的離子輔助干法刻蝕)適于沉積通孔或溝槽自身。在這里激光輔助刻蝕 方法也是可以的。
在圖3中示出帶有溝槽的縱深結(jié)構(gòu)，其中，溝槽并未園溝槽幾何設(shè)計的改
變而嚴(yán)重削弱襯底1的穩(wěn)定性。這里，所述溝槽分別在第一組21中成組且平行
布置或者在第二組22中成組且橫向布置。通過這種方式，縱深結(jié)構(gòu)可以被引入襯底1中，這不會危及襯底自身的穩(wěn) 定性。各個槽的可能最佳的尺度已經(jīng)概述中說明。
此外，示出了連接帶狀導(dǎo)體13和14,其分別將示意性示出的四個電容器 20中的兩個彼此連接，且還可以用于電容器20到位于襯底前側(cè)的電路布置2的 電連接。
這里，可以清楚地看出，第一組21的溝槽3和第二組22的溝槽3被設(shè)計 成大體上彼此垂直。此外，還示出了通孔11和12的距離之間的比率以及各個 組21和22的大小。
各個電容器20與圖2類似地在布滿第一組或第二組的整個表面。 在這里示出的實施例示例中，通過溝槽3實現(xiàn)縱深結(jié)構(gòu)。然而，取決于所 應(yīng)用的襯底的可靠性，還可以考慮其它的幾何結(jié)構(gòu)。例如，所述其它的幾何結(jié) 構(gòu)包括孔或同心圓。如上所述，側(cè)壁31、 32的形狀和傾4牛度可以與在這里示出 的陡悄設(shè)計不同。
圖4中示出帶有電容器的溝槽的另一實施例示例。這里，電容器20的兩個 導(dǎo)電層5、 7并未如圖1中那樣上下布置，而是分別布置在彼此相對的不同溝槽 壁31和32上。在該示例中，電介質(zhì)層6由空氣層構(gòu)成。當(dāng)然，也可以應(yīng)用其 它材料作為電介質(zhì)。
通過在完成的溝槽3中沉積導(dǎo)電材料可以得到圖4中的實施例示例。在沉 積導(dǎo)電材料之后，例如通過刻蝕 一部分導(dǎo)電材料而將導(dǎo)電材料分隔為兩個分開 的區(qū)域5、 7。然而，導(dǎo)電層5、 7也可以單獨沉積在間隔開的壁31、 32上。
在具有多個溝槽3時，若干溝槽或所有溝槽的導(dǎo)電層5和導(dǎo)電層7可以彼 此連接，并且通過這種方式，可以實現(xiàn)電容器的所期望的大電容。
晶片(例如由硅或硅鍺或其它已知的半導(dǎo)體制成)適合作為半導(dǎo)體裝置的 襯底材料。
與部件平面上的分立式實現(xiàn)方式相比，所述解決方案具有增加集成速度的 優(yōu)點。
可以通過與通孔相同的工藝步驟來制造溝槽，這樣將允許通過通用方法廉價地制造根據(jù)本發(fā)明的裝置。這里，通過良好的工藝控制，如果所述電容器例 如被用作濾波器，則可以實現(xiàn)電容器對集成電路的容性適應(yīng)。
對于對緩沖電容和濾波電容的要求提高并且應(yīng)用于極度小型化的應(yīng)用(例 如移動通信)中的部件，在此示出的實施例形式特別有利。特別地，這樣的部 件特別是微控制器和數(shù)字信號處理器。該應(yīng)用對于圖像傳感器也是有利的，尤 其是在同 一工藝過程為圖像傳感器設(shè)置電容器和通孔的情況，原因是這允許在 部件制造中實現(xiàn)特別高效的構(gòu)造技術(shù)。
又一應(yīng)用領(lǐng)域是充電泵(charging pump )，利用該充電泵，通過交替地將電 容并聯(lián)和串聯(lián)，低輸入電壓被轉(zhuǎn)換成較高的輸出電壓。
利用上述尺度的溝槽，其中，長度為250jum至950jLim,寬度為10jum至 lOOjum,且深度為200lam至500jam,采用鋁合金作為第一導(dǎo)電層和第二導(dǎo)電 層，同時使用二氧化硅作為電介質(zhì)，其中，電介質(zhì)的層厚在10nm至400nm之 間，并且根據(jù)圖1上下布置有至少三個層，則可以獲得600pF/mm2至 22000pF/mn^的電容，也就是說，利用每溝槽0.1065mm2到1.145mm2的表面積 (與此相比，傳統(tǒng)裝置為0.0025mn^到0.095mm2),可以獲得每溝槽64pF到 25.2nF的電容。這樣，利用每組10到50個溝槽，產(chǎn)生每組從稍大于640pF到 大于1.25pF的電容。因此，后備電容取決于溝槽的尺度和數(shù)量可以提供很大范 圍的電容。
在圖5中，示出了襯底r的背面的細(xì)節(jié)。在該襯底的前側(cè)布置有復(fù)雜的集
成CMOS電路。位于前側(cè)的集成電路通過通孔40、 41、 42、 43、 44、 45、 46
與背面電接觸。
圖5所示的細(xì)節(jié)示出了周邊布置有觸點的襯底的一角。此外，示出了第一 組51和第二組52形式的許多溝槽，其中，在溝槽以及在一組溝槽之間的一部 分中間部設(shè)置有第一導(dǎo)電層5。在該第一導(dǎo)電層5上汽相沉積有電介質(zhì)層6，并 且為了觀察方便，其僅在襯底的部分區(qū)域53中繪出。第二導(dǎo)電層7也是類似， 同樣僅作為細(xì)節(jié)而示出。然而，電介質(zhì)層6以及第二導(dǎo)電層對應(yīng)地布置在第一 導(dǎo)電層5上。這里，第二導(dǎo)電層是連續(xù)的，并且設(shè)有接地連接。第一組溝槽和第二組溝槽中的多數(shù)覆蓋有電容器，其中，電容器布置在一
個或多個組中。電容器60包括17個第一和第二組(三個被示出的電介質(zhì)層6 所覆蓋)，其中，該數(shù)目可以無限增加。電容器60連接到通孔40、 41,所述通 孔40、 41形成接地連接以及前側(cè)CMOS電路的電源電壓的連接。為了充分緩沖 電源電壓，電容器60在前述部分的區(qū)域中具有大電容量。
電容器61、 62分別包括僅僅一個第一組和第二組。它們同樣地連接到電容 器60的塊連接(mass co皿ection )。第二導(dǎo)電層7在電容器60以及其它電容器 62至66的第一導(dǎo)電層5上接合，但是僅在左上角部分中示出，其余地方被刪除。 電容器61、 62具有的電容比電容器60的電容小，并且分別連《^妄到通孔42、 43， 通孔42、 43代表振蕩器輸入。如最初提到的那樣，利用例如CMOS電路的電源 電壓，振蕩器輸入所需的電容較小。
電容器64、 65連接到通孔44、 45,通孔44、 45是數(shù)字I/0觸點。電容要 求相比電容器60更小，但是相比電容器62和63更大。電容器66連接到通孔 46，通孔46形成^^莫擬輸入。電容在電容器64與62的電容之間變化。
如已在前述部分之一中所描述的那樣，在與第一組溝槽和第二組溝槽相同 的工作步驟中制造用于通孔的孔。
圖6示出穿過電容器布置的橫截面，所述電容器在第一組21和第二組22 中成組。在第一組和第二組上沉積有焊接球形式的接觸凸塊70。在沉積第二導(dǎo) 電層7時，第一組和第二組的溝槽已經(jīng)被完全封閉。這樣，產(chǎn)生用于接觸焊接 球的閉合表面。在溝槽的左邊和右邊，通孔47、 48是可見的，并且延伸到襯底 的前側(cè)并接觸電路2。通孔47是接地連接，而通孔48是連接電源電壓。通孔 48連接到第一導(dǎo)電層5，通孔47連接到第二導(dǎo)電層7。此外，其中繪出了電介 質(zhì)層6和鈍化層4。通孔并非以打開的方式而是以閉合的方式設(shè)計，即，包括一 個或多個CMOS電路的電路2這一層在集成通孔時并未咬合或者穿透，而僅僅 是接觸。這樣導(dǎo)致在保護電^各2時無需在襯底的前側(cè)沉積犧牲層。
權(quán)利要求
1、一種半導(dǎo)體裝置，具有布置在襯底(1)上的集成電路(2)，其中，所述集成電路(2)被構(gòu)造在所述襯底的前側(cè)，并且所述集成電路(2)連接有至少一個電容器(20)，并且所述至少一個電容器形成在所述襯底(1)的背面，為溝槽(3)中的單縱深結(jié)構(gòu)，其特征在于存在至少兩個溝槽(3)，并且設(shè)置有第一組平行溝槽(21)和第二組平行溝槽(22)，其中，所述第二組的溝槽(22)相對于所述第一組的溝槽(21)呈橫向布置，優(yōu)選是與所述第一組的溝槽(21)垂直布置。
2、 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述溝槽(3)具有 特定的深度和寬度，其中，所述深度與所述寬度的比率最大是100比1，優(yōu)選是 在30比1至5比1之間。
3、 根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置，其特征在于，所述溝槽(3) 具有側(cè)壁(31, 32),其中，所述側(cè)壁與所述襯底的平坦表面(33, 34)形成45° 至90。之間的角度，優(yōu)選為大體90。。
4、 根據(jù)前述權(quán)利要求之一所述的半導(dǎo)體裝置，其特征在于，所述至少一個 電容器(20)布置在至少兩個溝槽(3)上。
5、 根據(jù)前述權(quán)利要求之一所述的半導(dǎo)體裝置，其特征在于，在所述襯底的 前側(cè)與背面之間形成有至少一個通孔(11, 12),用于所述至少一個電容器的電 連接。
6、 根據(jù)前述權(quán)利要求之一所述的半導(dǎo)體裝置，其特征在于，所述至少一個 電容器(20)由至少三層(4, 5, 6， 7, 8)構(gòu)成，其中，至少一層由布置在兩 個導(dǎo)電層(5, 7)之間的電介質(zhì)(6)形成。
7、 根據(jù)前述權(quán)利要求之一所述的半導(dǎo)體裝置，其特征在于，所述電容器的 第一導(dǎo)電層和/或第二導(dǎo)電層(7)在至少一個溝槽(3)的邊緣上接合，用于形 成連接表面(9, 10)。
8、 根據(jù)前述權(quán)利要求之一所述的半導(dǎo)體裝置，其特征在于，所述電容器的第一導(dǎo)電層(5)沉積在至少一個溝槽(3)的整個表面上，例如，在所述溝槽 與所述第一導(dǎo)電層之間沉積有鈍化層(4),所述電介質(zhì)(6)被布置在所述第一 導(dǎo)電層上，并在所述電介質(zhì)(6)上布置有第二導(dǎo)電層(7)。
9、 一種用于制造半導(dǎo)體裝置的方法，其中，所述半導(dǎo)體裝置包括襯底(l), 并且在所述襯底(1)的前側(cè)具有集成電路(2)，其中，所述前側(cè)沒有犧牲層， 并且所述襯底(1)的背面具有縱深結(jié)構(gòu)和至少一個電容器(20)，所述縱深結(jié) 構(gòu)具有溝槽(3),所述方法包括以下步驟a) 將至少兩個溝槽(3)集成到所述襯底(1)的背面，其中，引入第一組 平行溝槽(21)和第二組平行溝槽(22)，并且將所述第二組的溝槽(22)相對 于所述第一組的溝槽(21)呈橫向布置，優(yōu)選是與所述第一組的溝槽(21)垂 直布置；b) 將至少一個電容器(20)沉積在所述第一組(21)和所述第二組(22)中。
10、 根據(jù)權(quán)利要求9所述的方法，其特征在于，所述至少一個電容器(20) 以層狀方式構(gòu)造，并且所述層被沉積到設(shè)有所述溝槽(3)的所述襯底(1)上。
11、 根據(jù)權(quán)利要求9或IO之一所述的方法，其特征在于，在所述襯底(1) 的前側(cè)上的集成電路(2)與所述襯底(1)的背面上的至少一個電容器(20) 之間，以使得所述至少一個電容器(20)連接到所述集成電路(2)的方式，將 至少一個通孔(11, 12)引入到所述襯底(1)中。
12、 根據(jù)權(quán)利要求9至11之一所述的方法，其特征在于，所述溝槽(3) 是通過干法刻蝕法、尤其是各向異性離子輔助干法刻蝕法或激光輔助刻蝕法來 制造的。
全文摘要
本發(fā)明涉及一種半導(dǎo)體裝置及其制造方法，其中所述半導(dǎo)體裝置具有布置在襯底(1)上的集成電路(2)。所述集成電路(2)構(gòu)造在所述襯底的前面且至少一個電容器(20)連接到所述集成電路，其特征在于，所述至少一個電容器被設(shè)計為溝槽(3)中的單縱深結(jié)構(gòu)。所述溝槽被布置在至少一個第一組和至少一個第二組中，一個組的溝槽彼此大體平行，且所述第一組和所述第二組彼此成一角度，彼此大體成直角。
文檔編號H01L21/334GK101636826SQ200880005689
公開日2010年1月27日 申請日期2008年2月20日 優(yōu)先權(quán)日2007年2月20日
發(fā)明者N·馬倫科 申請人:弗勞恩霍弗應(yīng)用技術(shù)研究院