專利名稱：通過晶片結(jié)合的電子與光學(xué)電路集成的制作方法
通過晶片結(jié)合的電子與光學(xué)電路集成對(duì)相關(guān)申請(qǐng)的交叉引用本專利申請(qǐng)與由Peter G. Hartwell等人于2007年1月31日提交 的題為 "Chip Cooling Channels Formed in Wafer Bonding Gap" 的 代理人案號(hào)為200602753的共同待決的美國(guó)專利申請(qǐng)?zhí)?1/701， 317有 關(guān)，該專利申請(qǐng)?jiān)诖瞬⑷胍怨﹨⒖肌?br> 背景技術(shù)：
可能期望的是將光學(xué)電路加入到電子電路。例如，被加入到電子電 路的光學(xué)電路能夠取代許多互連層以提高帶寬、降低復(fù)用及重復(fù)復(fù)雜度 并且極大地減少芯片上的功率消耗。然而，將光學(xué)電路加入到電子電路 還存在一些缺點(diǎn)。例如，電子電路元件趨向于標(biāo)準(zhǔn)硅處理，而光學(xué)電路元件趨向于是 化合物半導(dǎo)體。已指出，標(biāo)準(zhǔn)硅處理和化合物半導(dǎo)體處理通常難以集成電路集成。然而，非標(biāo)準(zhǔn)處理會(huì)才及大地增加電子電路的成本。而且，如 果改變光學(xué)或電子電路處理以反映其它工業(yè)中的通用處理技術(shù)的進(jìn)步， 則集成過程會(huì)涉及用于對(duì)部件的重新質(zhì)量驗(yàn)證的時(shí)間和成本。 因此，期望的是解決上述問題中的一個(gè)或多個(gè)問題。


圖1A是依據(jù)本發(fā)明的各種實(shí)施例的兩個(gè)晶片在晶片結(jié)合(wafer bonding)工藝之前的一黃截面?zhèn)纫灰妶D。視圖。圖2是依據(jù)本發(fā)明的各種實(shí)施例的芯片(或設(shè)備)的示例性透視圖。 圖3是依據(jù)本發(fā)明的各種實(shí)施例的芯片(或設(shè)備)的示例性平面圖。 圖4是依據(jù)本發(fā)明的各種實(shí)施例的芯片(或設(shè)備)的示例性平面圖。 圖5是依據(jù)本發(fā)明的各種實(shí)施例的示例性芯片(或設(shè)備)的示例性 俯視圖。圖6是依據(jù)本發(fā)明的各種實(shí)施例的芯片(或設(shè)備)的示例性透視圖。圖8是依據(jù)本發(fā)明的各種^施例的芯片(i設(shè)備)的示例性透視圖。 圖9是依據(jù)本發(fā)明的各種實(shí)施例的示例性方法的流程圖。
具體實(shí)施方式
現(xiàn)在將詳細(xì)參照依據(jù)本發(fā)明的各種實(shí)施例，在附圖中示出了本發(fā)明 的示例。雖然本發(fā)明將結(jié)合各種實(shí)施例進(jìn)行描述，但是要理解這些各種 實(shí)施例不意圖限制本發(fā)明。相反，本發(fā)明意欲覆蓋可以被包含在如根據(jù) 權(quán)利要求書所解釋的本發(fā)明范圍內(nèi)的可替換物、修改和等同物。而且， 在以下對(duì)依據(jù)本發(fā)明的各種實(shí)施例的詳細(xì)描述中，闡述了眾多具體細(xì)節(jié) 以便提供對(duì)本發(fā)明的徹底理解。然而，本領(lǐng)域普通技術(shù)人員顯然可以在 沒有這些具體細(xì)節(jié)的情況下實(shí)踐本發(fā)明。在其它情況中，為了不會(huì)使本 發(fā)明的各方面不必要地模糊，不再詳細(xì)描述眾所周知的方法、程序、組 件和電路。圖1A是依據(jù)本發(fā)明的各種實(shí)施例的兩個(gè)晶片在晶片結(jié)合工藝之前 的橫截面?zhèn)纫晥D。具體而言，圖1A示出了在晶片結(jié)合工藝之前的示例 性帽晶片(cap wafer) 102和示例性集成電路(IC )晶片104。要指出 的是，能夠在帽晶片102和集成電路晶片104中的每個(gè)上沉積或?qū)嵤┮?種或多種結(jié)合材料114以為晶片結(jié)合工藝做準(zhǔn)備。而且，能夠在集成電 路晶片104上沉積或?qū)嵤┮环N或多種介電間隙設(shè)定材料112以為晶片結(jié) 合工藝做準(zhǔn)備。具體而言，在晶片結(jié)合工藝期間，所述一種或多種介電 間隙設(shè)定材料112的用途之一可以是在帽晶片102和集成電路晶片104 之間維持和形成特定距離(或間隙)。圖1B是依據(jù)本發(fā)明的各種實(shí)施例的示例性芯片(或設(shè)備)100的示 例性橫截面?zhèn)纫晥D，本發(fā)明通過晶片結(jié)合提供電子與光學(xué)電路集成。芯 片100可以包括光學(xué)電路晶片102和集成電路晶片l(M，其中光學(xué)電路 晶片102和集成電路晶片104通過晶片結(jié)合工藝而結(jié)合在一起。注意， 晶片結(jié)合工藝可以包括但不限于共晶結(jié)合、壓縮結(jié)合、熔融結(jié)合、陽極 結(jié)合、等離子體輔助結(jié)合和/或黏接結(jié)合(adhesive bonding)。集成 電路晶片104還可以被稱為電子電路晶片104或電路晶片104，但不限 于此。在一個(gè)實(shí)施例中，晶片結(jié)合工藝可以包括一個(gè)或多個(gè)結(jié)合(bond)4114,所述結(jié)合114能夠耦合光學(xué)電路晶片102和集成電路晶片104同 時(shí)還提供光學(xué)電路晶片102和集成電路晶片104之間的電互連。要指出 的是，在一個(gè)實(shí)施例中，光學(xué)電路晶片102可以包括一個(gè)或多個(gè)光檢測(cè) 器、電光調(diào)制器(EOM)、光波導(dǎo)、激光器和/或電路，但不限于此。在 實(shí)施例中，集成電路晶片104可以包括一個(gè)或多個(gè)凸出到帽晶片102之 外的突出部或"架子"(例如，124和126)，其中所述一個(gè)或多個(gè)突 出部可以包4舌一個(gè)或多個(gè)電結(jié)合墊(bond pad) 116 (例如，用于芯片 外連接)。在一個(gè)實(shí)施例中，集成電路晶片104可以包括一個(gè)或多個(gè)電 路120，該電路120可以是電學(xué)的和/光學(xué)的但不限于此。集成電路晶片 104的該一個(gè)或多個(gè)電路120可以包括一個(gè)或多個(gè)有源電^各元件、無源 電路元件、存儲(chǔ)器元件、可編程電路元件、中央處理器(CPU)、多核 CPU、現(xiàn)場(chǎng)可編程門陣列(FPGA)和/或動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM), 但不限于此。在圖U中，在一個(gè)實(shí)施例中，光學(xué)電路晶片102和集成電路晶片 104每個(gè)都可以被制造在不同的晶片上并且在每個(gè)完成之后然后通過將 它們結(jié)合在一起而使它們聚集在一起。以此方式，芯片IOO是電學(xué)電路 與光學(xué)電路的集成系統(tǒng)。例如在一個(gè)實(shí)施例中，集成電路晶片104可以 在晶片制造設(shè)施中用標(biāo)準(zhǔn)工藝進(jìn)行制造并且可以通過少許附加操作進(jìn) 行修改以便使其為晶片結(jié)合工藝做準(zhǔn)備。例如，在一個(gè)實(shí)施例中這些操 作可以在其頂部鈍化層中開設(shè)附加通孔并且然后可以添加種子層，其可 以形成晶片結(jié)合的一半。結(jié)合材料可以包括介電材料112和/或晶片結(jié) 合互連材料114,但不限于此。在圖1A中，在一個(gè)實(shí)施例中，光學(xué)電路晶片102可以被制造有光 學(xué)電路，諸如電光調(diào)制器、光檢測(cè)器和/或光波導(dǎo)，但不限于此。在實(shí) 施例中，光學(xué)電路晶片102可以包括晶片108 (例如，硅晶片)，晶片 108具有為這些器件或諸如聚合物的其它襯底材料沉積的膜。光學(xué)電路 晶片102可以含有圖案化的層，該圖案化的層可以形成到集成電路晶片 102的結(jié)合。要注意的是，結(jié)合材料可以被圖案化從而執(zhí)行一個(gè)或多個(gè) 功能，諸如但不限于設(shè)定光學(xué)電路晶片102和集成電路晶片104之間的 間隙128、形成用于確保晶片102與104的良好附著(adhesion)的區(qū) 域和/或如果光學(xué)電路晶片102包括一個(gè)或多個(gè)附加器件或功能性，則 進(jìn)行電互連以將信號(hào)路由到光學(xué)電路晶片102。要指出的是，晶片結(jié)合工藝的結(jié)合材料可以是導(dǎo)體或絕緣體或兩者的組合，但不限于此?？梢杂脕眈詈瞎鈱W(xué)電路晶片102和集成電路晶片 104的晶片結(jié)合方法能夠以各種方式來實(shí)施。例如在各種實(shí)施例中，晶 片結(jié)合方法可以包括但不限于硅-氧化物熔融結(jié)合、硅-氧化物或氧化物 -氧化物等離子體輔助結(jié)合、金屬-氧化物陽極結(jié)合、金屬-金屬焊劑結(jié) 合、以及金屬-金屬壓縮結(jié)合。在一個(gè)實(shí)施例中，等離子體輔助結(jié)合、 焊劑結(jié)合、共晶結(jié)合或壓縮結(jié)合可以用來防止由于熔融結(jié)合的高溫或陽 極結(jié)合中的高電壓而損壞集成電路晶片104中的集成電路。注意，焊劑 結(jié)合、共晶結(jié)合或壓縮結(jié)合可以包括附加的結(jié)構(gòu)(例如，112)以幫助 機(jī)械設(shè)定光學(xué)電路晶片102和集成電路晶片104之間的間隙128。在結(jié) 合之后，在一個(gè)實(shí)施例中，光學(xué)晶片102能夠被圖案化從而允許接近集 成電路晶片104上的電結(jié)合墊116,電結(jié)合墊116能夠用來將電信號(hào)路 由到IC封裝的管腳(未示出)。注意，在美國(guó)專利號(hào)7,042,105和 6， 955， 976中介紹了這種方案，這些專利在此引入以供參考。在圖1A和圖1B中，在一個(gè)實(shí)施例中，為了最佳性能，光學(xué)電路晶 片102和集成電路晶片104的堆疊布置可以將光學(xué)電路直接置于電子互 連之上。在實(shí)施例中要指出的是，光學(xué)電路晶片102和集成電路晶片104 中每個(gè)都可以在組裝之前被單獨(dú)地測(cè)試以便于故障檢修。在一個(gè)實(shí)施例 中，對(duì)于光學(xué)電路晶片102和集成電路晶片104的兩種類型的信號(hào)，能 夠以直截了當(dāng)?shù)姆绞教幚硇酒饣ミB。在實(shí)施例中，光學(xué)電路晶片102 和集成電路晶片104的組裝或集成可以利用標(biāo)準(zhǔn)的晶片結(jié)合技術(shù)而直截 了當(dāng)，但不限于此。在圖1B的芯片100中，集成電路晶片104 (其可以具有電子組件) 位于底部而光學(xué)電路晶片102 (其可以具有光學(xué)組件)位于頂部，但不 限于此。在實(shí)施例中，光學(xué)電路晶片102可以利用化合物半導(dǎo)體工藝來 制造或處理，以建立其一個(gè)或多個(gè)光電組件，但不限于此。在一個(gè)實(shí)施 例中，集成電路晶片104可以用CMOS (互補(bǔ)金屬氧化物半導(dǎo)體)電子工 藝來制造或處理，但不限于此。要注意，光學(xué)電路晶片102和集成電路 晶片104可以通過物理及電互連而被晶片結(jié)合在一起，所述物理及電互 連能夠?qū)⒕?02和104固定到一起并且還允許電信號(hào)從集成電路晶片 104去往光學(xué)電路晶片102，反之亦然。注意，焊劑晶片結(jié)合方法和共晶晶片結(jié)合方法可以用低溫(例如，6250-350°C)來實(shí)施。用于這些晶片結(jié)合方法的每一種的結(jié)合材料可以 包括但不限于金錫結(jié)合、金鍺結(jié)合等等。例如，在金與錫結(jié)合的情況下， 可以在第一晶片(例如102)上沉積金層而可以在第二晶片(例如104) 上沉積錫層，然后可以將晶片102和104附著到一起。金與錫被加熱并 且然后它們相互擴(kuò)散并將晶片102和104結(jié)合到一起。在一個(gè)實(shí)施例中， 結(jié)合材料可以以薄膜方式進(jìn)行沉積，這能夠提供對(duì)結(jié)合材料體積的更精 確控制。對(duì)于焊劑晶片結(jié)合方法和共晶晶片結(jié)合方法，引線尺寸或接觸 尺寸可以為大約25微米(或百萬分之一米)圓，但不限于此。如先前 提及的，另一晶片結(jié)合技術(shù)可以包括壓縮結(jié)合。例如，金可以沉積到光 學(xué)電路晶片102和集成電路晶片104上，然后可以施加壓力但基本不加 熱，金可以相互混合并且提供將晶片102和104耦合到一起的結(jié)合。在圖1A和1B中，要注意的是所述一種或多種間隙設(shè)定材料112可 以或可以不包含在芯片100內(nèi)。在一個(gè)實(shí)施例中，可以在壓縮晶片結(jié)合 工藝期間利用一種或多種間隙設(shè)定材料112。在實(shí)施例中，可以在焊劑 晶片結(jié)合工藝或共晶晶片結(jié)合工藝期間利用 一種或多種間隙設(shè)定材料 112以便防止結(jié)合材料從光學(xué)電路晶片102和集成電路晶片104之間被 擠出。要指出的是，依據(jù)本發(fā)明實(shí)施例可以利用的一種晶片結(jié)合技術(shù)被稱 為陽極結(jié)合。具體而言，陽極結(jié)合可以包括將晶片102和104聚集在一 起并且使電流流過晶片102和104以將它們?nèi)廴谠谝黄?。在一個(gè)實(shí)施例 中，可能期望陽極結(jié)合如此局部化，使得電流不會(huì)流過集成電路晶片104 的電子器件。依據(jù)本發(fā)明實(shí)施例可以利用的另 一種晶片結(jié)合技術(shù)被稱為 熔融結(jié)合，其可以包括在一個(gè)晶片(例如102)上沉積硅而在另一晶片 (例如104)上沉積二氧化硅然后將它們聚集在一起以形成結(jié)合。依據(jù) 本發(fā)明實(shí)施例可以利用的又 一種晶片結(jié)合技術(shù)被稱為局部加熱。例如在 一個(gè)實(shí)施例中，可以利用一個(gè)或多個(gè)激光器來將該加熱諸如局部化在晶 片102和104的邊緣周圍，但不限于此。在圖1B中，芯片100可以包括已被晶片結(jié)合在一起的光學(xué)電路晶 片102和集成電路晶片104。在一個(gè)實(shí)施例中，耦合到光學(xué)電路晶片102 和集成電路晶片104的晶片結(jié)合可以包括晶片結(jié)合互連114。光學(xué)電路 晶片102可以包括但不限于介電材料、光學(xué)襯底108 (例如硅)、 一個(gè) 或多個(gè)光學(xué)電路110以及一個(gè)或多個(gè)金屬互連。而且，光學(xué)電路晶片102可以被實(shí)施為包括間隙設(shè)定材料112 (其可以被稱為間隙保持器 (stand-off))。集成電路晶片104可以包括^f旦不限于介電材料、硅 晶片122、 一個(gè)或多個(gè)電路120 (例如，光學(xué)和/或電子的)、金屬互連、 一個(gè)或多個(gè)電結(jié)合墊116以及一個(gè)或多個(gè)凸出到帽晶片102之外的突出 部或"架子"124和126。另外，帽晶片102和/或集成電路晶片104 可 以被實(shí)施為包括間隙設(shè)定材料112。圖2是依據(jù)本發(fā)明的各種實(shí)施例的芯片(或設(shè)備)100a的示例性透 視圖。要指出的是，圖2示出了芯片100a的集成電路晶片104可以包 括一個(gè)或多個(gè)凸出到帽晶片102之外的突出部或"架子"(例如124和 125)。例如，集成電路晶片104的一側(cè)或更多側(cè)可以凸出到帽晶片102 的一側(cè)或更多側(cè)之外。然而，在一個(gè)實(shí)施例中，要注意的是芯片100a 的集成電路晶片104可以被實(shí)施為不帶有任何凸出到帽晶片102之外的 突出部或"架子"(例如124和125)。如此，在這個(gè)實(shí)施例中，集成 電路晶片104和帽晶片102可以具有基本相似的尺寸，其中它們的對(duì)應(yīng) 側(cè)可以是基本齊平的圖3是依據(jù)本發(fā)明的各種實(shí)施例的芯片(或設(shè)備)100b的示例性平 面圖。具體而言，在一個(gè)實(shí)施例中，集成電路晶片104可以包括在其四 側(cè)的可以凸出到帽晶片102的四側(cè)之外的突出部或"架子"123、 124、 125和126。然而，在各種實(shí)施例中，集成電^各晶片104可以包括可以 凸出到帽晶片102各側(cè)之外的一個(gè)或多個(gè)突出部123、 124、 125和/或 126。注意，突出部123、 124、 125和126中的一個(gè)或多個(gè)可以用各種 方式來實(shí)施。例如在一個(gè)實(shí)施例中，每個(gè)突出部123、 124、 125和126 可以被實(shí)施為帶有電子結(jié)合墊(例如116),但不限于此。要指出的是， 可以以與本文所述相似的任何方式實(shí)施每個(gè)突出部123、 124、 125和 126,但不限于此。圖4是依據(jù)本發(fā)明的各種實(shí)施例的芯片(或設(shè)備)100c的示例性平 面圖。具體而言，在一個(gè)實(shí)施例中，集成電路晶片104可以包括在其兩 側(cè)的可以凸出到帽晶片102四側(cè)之外的突出部或"架子"124和126。 要指出的是，突出部124和126中的一個(gè)或多個(gè)可以用各種方式來實(shí)施。 要注意的是，可以以與本文所述相似的任何方式實(shí)施每個(gè)突出部124和 126, -f旦不限于此。圖5是依據(jù)本發(fā)明的各種實(shí)施例的示例性芯片(或設(shè)備)100d的示例性俯視圖。注意，芯片100d可以是圖l的芯片IOO的俯視圖。注意， 光信號(hào)可以經(jīng)由一個(gè)或多個(gè)光纖152從芯片100d的一側(cè)或更多側(cè)而4皮 路由進(jìn)來，芯片100d是可以包括光學(xué)電路晶片102和集成電路晶片104 的晶片疊層。為了便于電學(xué)和光學(xué)的芯片外接口，在一個(gè)實(shí)施例中可以 在芯片100d的晶片104的突出側(cè)124和126的每一側(cè)上實(shí)施一個(gè)或多 個(gè)電子結(jié)合墊116,而在芯片100d的其它兩側(cè)上可以實(shí)施光學(xué)連接，如 圖5所示。具體而言，芯片100d的集成電路晶片104可以包括突出部124和 126，每個(gè)突出部可以包括一個(gè)或多個(gè)電結(jié)合墊116。在一個(gè)實(shí)施例中， 如圖5所示，突出部126位于集成電路晶片104的一側(cè)而突出部124-可 以位于集成電路晶片104的相對(duì)側(cè)。要指出的是，圖5的突出部124和 126對(duì)應(yīng)于圖1和4的突出部或"架子"124和126。注意，導(dǎo)線(例如， 直徑大約25微米)可以將每個(gè)電結(jié)合墊116電耦合到芯片100d的封裝 (未示出)。通過將電墊116限制在芯片100d的兩側(cè)，芯片100d在其 另外兩側(cè)可以沒有突出部分(overhang)或是齊平的。以此方式，如圖 5所示， 一個(gè)或多個(gè)光纖152可以與芯片100d的齊平邊緣或側(cè)的一個(gè)或 多個(gè)緊鄰或緊靠，從而使得能夠改善它們與光學(xué)電路晶片102的光學(xué)電 路(例如110)之間的光傳輸。在圖5中，該一個(gè)或多個(gè)光纖152可以用各種方式來實(shí)施。例如在 一個(gè)實(shí)施例中，光纖152每一個(gè)的直徑都可以為大約125微米，但不限 于此。要指出的是，每個(gè)光纖152的芯部可以與光學(xué)電路晶片102的光 學(xué)電路(例如110)對(duì)準(zhǔn)以提供適當(dāng)?shù)墓鈧鬏?。在一個(gè)實(shí)施例中，光學(xué) 電路可以被實(shí)施為大約20微米厚的層，但不限于此?？梢酝ㄟ^對(duì)芯片 100d進(jìn)行封裝來實(shí)施光纖152的對(duì)準(zhǔn)。例如，在一個(gè)實(shí)施例中，"V" 槽可以作為芯片100d的部分封裝(例如，如圖6所示)被包含，以便 對(duì)準(zhǔn)每個(gè)光纖152,其中每個(gè)光纖152可以安置在其V槽內(nèi)。在實(shí)施例 中，要注意的是，可以在集成電路晶片104內(nèi)制造一個(gè)或多個(gè)V槽，其 中光纖152可以安置在其中并且與光學(xué)電路110對(duì)準(zhǔn)。要指出的是，芯片100d可以用各種方式來實(shí)施。例如在一個(gè)實(shí)施 例中，集成電路晶片104可以包括在其任一側(cè)上的用于電互連(例如 116)的單個(gè)突出部或"架子"而它的三個(gè)剩余側(cè)可以用于光互連(例 如152)。在實(shí)施例中，集成電路晶片104可以包括在其任一側(cè)上的用于電互連(例如116)的三個(gè)突出部或"架子，，而剩余側(cè)可以用于光互 連(例如152)。圖6是依據(jù)本發(fā)明的各種實(shí)施例的芯片(或設(shè)備)100e的示例性透 視圖。具體而言，圖6示出了在各種實(shí)施例中可以在芯片100e的一個(gè) 或多個(gè)突出部或"架子"608和610內(nèi)實(shí)施一個(gè)或多個(gè)槽(溝道或圖案 化特征)606。要指出的是，槽606可以輔助光纖152與芯片100e的任 何光學(xué)電路(例如110)的對(duì)準(zhǔn)。要注意的是，光纖152可以#:邊緣耦 合到芯片100e的晶片102和/或104。圖7是依據(jù)本發(fā)明的各種實(shí)施例的芯片(或設(shè)備)100f的示例性透 視圖。具體而言，圖7示出在各種實(shí)施例中可以與芯片100f實(shí)施的不 同芯片外連接。例如，芯片100f可以被實(shí)施為在其齊平側(cè)601包括一 個(gè)或多個(gè)用于處理光通信的光纖152。以此方式，光纖152可以被邊緣 耦合到芯片100f的晶片102和/或104。而且，芯片100f的突出部或"架 子"7 03可以;故實(shí)施為包括一個(gè)或多個(gè)結(jié)合墊116以及一個(gè)或多個(gè)用于 表面安裝封裝的焊料突起702。要指出的是，導(dǎo)線706可以被結(jié)合到每 個(gè)結(jié)合墊116。此外，芯片100f的突出部或"架子，，705可以凈皮實(shí)施為 包括一個(gè)或多個(gè)結(jié)合墊116,但不限于此。圖8是依據(jù)本發(fā)明的各種實(shí)施例的芯片(或設(shè)備)100g的示例性透 視圖。具體而言，圖8示出在各種實(shí)施例中可以與芯片100g實(shí)施的不 同芯片外連接。例如，芯片100g可以被實(shí)施為在其齊平側(cè)701包括一 個(gè)或多個(gè)用于處理光通信的光纖152。此外，芯片100g的突出部或"架 子"802可以:帔實(shí)施為包括一個(gè)或多個(gè)結(jié)合墊116以及用于輔助光纖152 對(duì)準(zhǔn)的槽606,光纖152被端耦合到晶片102和/或104。要指出的是， 導(dǎo)線706可以被結(jié)合到每個(gè)結(jié)合墊116。此外，芯片100g的突出部或"架 子"704可以被實(shí)施為包括一個(gè)或多個(gè)結(jié)合墊116,但不限于此。另外， 一個(gè)或多個(gè)光纖152可以基本垂直于芯片100g的晶片102進(jìn)行表面安 裝。芯片100g的光纖(或光纖連接器)152可以用來將光傳到芯片100g 上和從芯片100g傳出。例如在一個(gè)實(shí)施例中，芯片100g的光纖(或光 纖連接器)152可以用來將光傳到晶片102上和從晶片102傳出。要注 意的是，表面安裝的激光器可以用作光纖152的光源。圖9是依據(jù)本發(fā)明的各種實(shí)施例的示例性方法900的流程圖，該發(fā) 明用于通過晶片結(jié)合的電子與光學(xué)電路集成。方法900包括可以由一個(gè)(或多個(gè))處理器和電組件在計(jì)算設(shè)備可讀且可執(zhí)行指令(或代碼)(例 如軟件)的控制下所實(shí)行的本發(fā)明各種實(shí)施例的示例性過程。所述計(jì)算 設(shè)備可讀且可執(zhí)行指令(或代碼)可以例如駐留在數(shù)據(jù)存儲(chǔ)零件(比如 易失性存儲(chǔ)器、非易失性存儲(chǔ)器和/或能夠由計(jì)算設(shè)備使用的大容量數(shù) 據(jù)儲(chǔ)存器)中。然而，所述計(jì)算設(shè)備可讀且可執(zhí)行指令(或代碼)可以駐留在任何類型的計(jì)算設(shè)備可讀介質(zhì)中。注意，方法900可以通過計(jì)算 機(jī)可用介質(zhì)上的應(yīng)用程序指令來實(shí)施，其中這些指令在被執(zhí)行時(shí)實(shí)現(xiàn)方 法900的一個(gè)或多個(gè)操作。盡管方法900公開了具體操作，但是這樣的 操作是示例性的。方法900可能不一定包括圖9所示的所有操作。方法 900也可以包括各種其它操作和/或圖9所示操作的變型。同樣，可以修 改方法900的操作的順序。要注意的是，方法900的操作可以人工地、 由軟件、由固件、由電子硬件或者由其任意組合來執(zhí)行。具體而言，方法900可以包括為晶片結(jié)合工藝準(zhǔn)備光學(xué)電路晶片。 可以為晶片結(jié)合工藝準(zhǔn)備集成電路晶片?？梢岳镁Y(jié)合工藝來耦合 光學(xué)電路晶片與集成電路晶片。以此方式，依據(jù)本發(fā)明的各種實(shí)施例， 可以通過晶片結(jié)合來實(shí)現(xiàn)電子電路與光學(xué)電路集成。在圖9的操作902,可以為晶片結(jié)合工藝準(zhǔn)備光學(xué)電路晶片(例如 102)。要注意的是，操作902可以用各種方式來實(shí)施。例如在一個(gè)實(shí)施 例中，在操作902準(zhǔn)備光學(xué)電路晶片可以包括在光學(xué)電路晶片上方沉積 一片(patch)或多片的薄膜材料(例如，金屬、二氧化硅等)。在實(shí) 施例中，在操作902準(zhǔn)備光學(xué)電路晶片可以包括(例如，以與本文所述 的相似方式，但不限于此)制造光學(xué)電路晶片。在實(shí)施例中，光學(xué)電路 晶片可以包括間隙設(shè)定材料(例如112)以便在晶片結(jié)合工藝期間維持 光學(xué)電路晶片和電學(xué)電路晶片之間的距離或間隙(例如128)。操作902 可以以與本文所述相似的任何方式來實(shí)施，但不限于此。在操作904,可以為晶片結(jié)合工藝準(zhǔn)備集成電路晶片(例如104)。 要指出的是，操作904可以用各種方式來實(shí)施。例如在一個(gè)實(shí)施例中， 在操作904準(zhǔn)備集成電路晶片可以包括在集成電路晶片上方沉積一片或 多片的薄膜材料(例如，金屬、二氧化硅等)。在實(shí)施例中，在操作904 準(zhǔn)備光學(xué)電路晶片可以包括(例如，以與本文所述的相似方式，但不限 于此)制造集成電路晶片。在實(shí)施例中，集成電路晶片可以包括間隙設(shè) 定材料(例如112)以便在晶片結(jié)合工藝期間維持光學(xué)電路晶片和集成電路晶片之間的距離或間隙(例如128)。操作904可以以與本文所述 相似的任何方式來實(shí)施，^旦不限于此。在圖9的操作906,可以利用晶片結(jié)合工藝來耦合光學(xué)電路晶片與 集成電路晶片。注意，操作906可以用各種方式來實(shí)施。例如在一個(gè)實(shí) 施例中，晶片結(jié)合工藝可以包括將光學(xué)電路晶片與集成電路晶片進(jìn)行耦 合的一個(gè)或多個(gè)結(jié)合，其中所述一個(gè)或多個(gè)結(jié)合也是光學(xué)電路晶片和集 成電路晶片之間的電互連。操作906可以以與本文所述相似的任何方式 來實(shí)施，但不限于此。為了說明和描述起見，已介紹了依據(jù)本發(fā)明的各種特定實(shí)施例的前 面描述。它們不打算是窮盡性的或?qū)⒈景l(fā)明限制為所公開的精確形式， 并且鑒于上述教導(dǎo)顯然可以進(jìn)行許多修改和變型。本發(fā)明可以根據(jù)權(quán)利 要求書及其等同物來解釋。
權(quán)利要求
1.一種設(shè)備(100)，包括光學(xué)電路晶片(102)；以及集成電路晶片(104)，其中所述光學(xué)電路晶片和所述集成電路晶片通過晶片結(jié)合工藝而被結(jié)合在一起。
2. 根據(jù)權(quán)利要求1所述的設(shè)備，其中所述晶片結(jié)合工藝從由共晶結(jié) 合、壓縮結(jié)合、熔融結(jié)合、陽極結(jié)合、等離子體輔助結(jié)合以及黏接結(jié)合 組成的組中加以選擇。
3. 根據(jù)權(quán)利要求1所述的設(shè)備，其中所述集成電路晶片的側(cè)(126) 凸出到所述光學(xué)電路晶片之外并且包括被配置用于容納(receiving ) 電耦合的結(jié)合墊(116)。
4. 根據(jù)權(quán)利要求1所述的設(shè)備，其中所述晶片結(jié)合工藝包括所述光 學(xué)電路晶片和所述集成電路晶片之間的電互連(114)。
5. 根據(jù)權(quán)利要求1所述的設(shè)備，其中所述光學(xué)電路晶片包括從由光 檢測(cè)器、電光調(diào)制器、光波導(dǎo)、激光器和電路組成的組中選擇的一個(gè)或 多個(gè)元件。
6. 根據(jù)權(quán)利要求1所述的設(shè)備，其中所述集成電路晶片包括間隙設(shè) 定材料(112)，用于在所述晶片結(jié)合工藝期間維持所述光學(xué)電路晶片 和所述集成電路晶片之間的距離。
7. 根據(jù)權(quán)利要求1所述的設(shè)備，其中所述設(shè)備的側(cè)(701)被配置 成用于容納外部光耦合(152)以將光信號(hào)耦合到所述光學(xué)電路晶片。
8. 根據(jù)權(quán)利要求7所述的設(shè)備，其中所述外部光耦合包括光纖連接器。
9. 根據(jù)權(quán)利要求1所述的設(shè)備，其中所述光學(xué)晶片的表面被配置成 用于容納外部光耦合(152)以將光信號(hào)耦合到所述光學(xué)電路晶片。
10. 根據(jù)權(quán)利要求1所的設(shè)備，其中所述集成電路晶片包括從由有 源電路元件、無源電路元件、存儲(chǔ)器元件和可編程電路元件組成的組中 選擇的元件。
全文摘要
依據(jù)本發(fā)明的一個(gè)實(shí)施例是一種設(shè)備(100)，該設(shè)備包括光學(xué)電路晶片(102)和集成電路晶片(104)。光學(xué)電路晶片和集成電路晶片通過晶片結(jié)合工藝而被結(jié)合在一起。
文檔編號(hào)H01L21/02GK101601136SQ200880003796
公開日2009年12月9日 申請(qǐng)日期2008年1月31日 優(yōu)先權(quán)日2007年1月31日
發(fā)明者D·斯圖爾特, P·哈特威爾, R·S·威廉斯, R·博索萊爾 申請(qǐng)人:惠普開發(fā)有限公司