專利名稱：基于硅通孔的三維晶圓疊層的鍵合方法
技術(shù)領(lǐng)域：
本發(fā)明涉及基于硅通孔(through-silicon-via， TSV)的三維晶圓疊層 的鍵合方法，特別涉及采用粘膠和焊接鍵合的混合鍵合方法。本發(fā)明也涉 及形成的晶圓疊層裝配。
背景技術(shù)：
隨著電子設(shè)備的，特別是便攜式設(shè)備如手機(jī)等的，體積變得越來越 小，提供的功能越來越廣泛，很有必要在不增加設(shè)備尺寸，保持一個較小 的形狀的前提下集成更多功能的芯片，。僅在一個二維結(jié)構(gòu)里增加電子組件
數(shù)目無法實現(xiàn)這些目標(biāo)，所以三維(3D)封裝正日益被采用，以便能夠提供
更大的功能和更高的組件密度，但仍然保持一個較小的形狀。
在這種3D結(jié)構(gòu)里，各種電子組件，如具有不同有源IC裝置的半導(dǎo)體 芯片被集成在一個多層的疊層結(jié)構(gòu)里。傳統(tǒng)的引線鍵合(如US 6,933,172) 被用來建立芯片之間的電信號的互連，而引線鍵合要求較大的內(nèi)面尺寸 (in-plane size)和外面尺寸(out-of-plane size)，這與最大4七組件密度的目 標(biāo)不一致。為了集成不同層上的組件，硅通孔(TSV)技術(shù)可以被用來提 供電互連，并提供機(jī)械支撐。在TSV技術(shù)里，通孔是通過半導(dǎo)體工藝過程 在其有不同有源IC裝置或其它裝置的硅芯片上制成，然后被填充金屬如 銅、金、鎢、焊料或高摻雜半導(dǎo)體材料如多晶硅。最后，具有此通孔的多 個組件被堆疊并鍵合在一起。
現(xiàn)有技術(shù)
鍵合技術(shù)(bonding method)是制作疊層電子組件的一個重要環(huán)節(jié)。 一個理想的鍵合方法應(yīng)該是可靠且低成本的。TSV互連已經(jīng)被提出作為引 線鍵合互連的一個替代方法， 一些鍵合方法，包括擴(kuò)散鍵合(diffusion bonding)、焊接鍵合、以及粘膠鍵合(adhesive bonding),可以與TSV互 連一起用來連接晶圓/芯片。在擴(kuò)散鍵合里， 一個薄金屬鍵合層(例如，最好由銅制成，但也可能 是錫、銦、金、鎳、銀、鈀、鈀鎳合金或鈦)被加到將被連接的半導(dǎo)體組 件的各個鍵合表面。組件被鍵合時，如果施加合適的溫度和壓力條件，兩
個金屬鍵合層相互擴(kuò)散而形成一個金屬間化合物(IMC)，形成鍵合連接。 擴(kuò)散連接可產(chǎn)生一個良好質(zhì)量的可靠鍵合，但此方法的缺點是要求兩個半 導(dǎo)體組件的鍵合面有非常好的共平面度，并需要一個高鍵合溫度。所以， 實施此方法很困難且昂貴。 一個擴(kuò)散連接方法的典型例子如US 7,157,787 所示。
粘膠鍵合是一個低成本選擇，其方法為在將被鍵合在r起的表面上提 供一個粘膠層。 一個粘膠鍵合的例子如US 6,593,645所示。US 6.448,661 顯示一個現(xiàn)有技術(shù)的例子，其中芯片是使用導(dǎo)電膠如各向異性導(dǎo)電膜 (ACF)或各向異性導(dǎo)電膠(ACA)進(jìn)行連接。另一個粘膠鍵合的例子如 US 4,897,708所示，其中晶圓是通過粘膠進(jìn)行鍵合，而電互連是通過一種 導(dǎo)電液體建立。但是，雖然粘膠鍵合是低成本的，并且不會發(fā)生重大的制 造問題，但它在通孔上提供較差的電信號的互連，通常不適用于高電流， 因此并不可靠。
一個焊接鍵合方法的例子如US 6,577,013所示。在焊接鍵合時，焊料 被施加在將被疊層的半導(dǎo)體組件上的通孔結(jié)合(junction)處。焊接鍵合不 需要如擴(kuò)散鍵合所需要的高溫度，但仍能產(chǎn)生一個良好可靠的鍵合。但是， 隨著被疊層組件數(shù)目的增加，焊接鍵合將遭遇難題。 一個焊接鍵合的例子 可以在US 7,317,256內(nèi)找到，其描述了多個疊層晶圓的鍵合，另一個例子 是US 7,215,033。但是，在此方法里，當(dāng)一個新晶圓被添加到疊層中時， 需進(jìn)行焊接過程而形成一個IMC，將新晶圓連接到疊層，在其它晶圓之間 之前形成的IMC在高焊接溫度下迅速生長。由于IMC通常是一個硬而脆 的材料，很易出現(xiàn)失效問題(如在墜落鑒定測試中出現(xiàn))。此外，如果在制 作過程中沒有控制好焊料量，在多個焊接步驟上沒有形成IMCs的剩余焊 料將再次回焊，這樣將破壞其可靠性，并產(chǎn)生制造瑕疵，在嚴(yán)重情況下可 能導(dǎo)致失效。
發(fā)明概述
6本發(fā)明提供一個形成晶圓疊層的方法，步驟包括將多個晶圓疊放， 每個所述晶圓具有至少一個硅通孔，焊料填充在硅通孔中并延伸至相鄰晶 圓的硅通孔處，所述晶圓通過在相鄰晶圓之間的粘膠層被鍵合在一起，并 使所述疊層僅經(jīng)歷一次焊接過程，從而使所述硅通孔通過所述焊料達(dá)成電 互連。
為更好地實現(xiàn)鍵合，粘膠層被圖案化以定義從至少一些所述硅通孔延 伸到一個疊層邊緣的通道。例如，粘膠層需具有感光性，可通過曝光被圖 案化。
在本發(fā)明中，粘膠層被圖案化以定義出圍住晶圓內(nèi)每個硅通孔的互連 空間。空間可以是環(huán)形的，或任何其它合適的形狀。在通常情況下， 一個 晶圓內(nèi)至少有兩個硅通孔，其互連空間通過通道連接。例如， 一個晶圓可 以具有規(guī)則排列的硅通孔，而每個互連空間通過通道被連接到所有相鄰硅 通孔的互連空間。
在一個特別的實施例里，所述粘膠層的圖案依晶圓的芯片設(shè)計被分割 成多個部分，其分割線在所述粘膠層上形成主通道，并延伸到至少一個晶 圓邊緣，其中每個所述部分包括至少一個硅通孔，有一個通道從所述硅通 孔的互連空間延伸到一個所述主通道。
特別地，疊層在所述焊接鍵合過程期間需被實施壓力(loading compression)。
依照本發(fā)明另一個方面， 一個晶圓疊層，包括在一個疊層內(nèi)排列的多 個晶圓，每個晶圓包括至少一個硅通孔，其中相鄰晶圓通過一個介入其間 的粘膠層被鍵合在一起，其中晶圓之間的電互連是通過相鄰層上硅通孔之 間的焊料而形成。
粘膠層被圖案化以定義從至少一些所述硅通孔延伸到疊層裝配邊緣的 通道。特別地，粘膠層可以被圖案化以定義一個圍住晶圓上每個硅通孔的 互連空間。此空間可以是環(huán)形的，或任何其它合適的形狀。
7在特別實施例里，每個晶圓上形成至少兩個硅通孔，圍住所述硅通孔 的互連空間通過通道連接。例如， 一個晶圓可以有規(guī)則排列的硅通孔，其 中每個所述硅通孔的互連空間通過通道被連接到所有相鄰互連空間。
在一個特別優(yōu)選的實施例里，所述粘膠層的圖案依晶圓的芯片設(shè)計被 分割成多個部分，其分割線在所述粘膠層上形成主通道，并延伸到至少一 個晶圓邊緣，其中每個所述部分包括至少一個硅通孔，有一個通道從所述 硅通孔的互連空間延伸到一個所述主通道。


現(xiàn)參考附圖并通過范例，將描述本發(fā)明的一些實施例，其中 圖1是依照本發(fā)明一個實施例的一個晶圓疊層的俯視圖； 圖2是沿著圖1內(nèi)線A-A的截面圖； 圖3是描述粘膠圖案化的一個晶圓的截面圖；和
圖4到12顯示一個建立如圖1和2所示的疊層晶圓裝配的制作過程。 優(yōu)選實施例詳述
圖1顯示本發(fā)明一個實施例， 一個圓形昂圓疊層100，具有四個芯片 110-113。圖2是沿著線A-A的截面圖，顯示晶圓疊層的結(jié)構(gòu)，多個TSV 通過焊料實現(xiàn)電互連，各個晶圓通過粘膠層被連接在一起，粘膠層被圖案 化將在以下描述。
在此例子里，每個芯片110-113有不同排列的通孔120 (如在110上是 一個簡單正方形，在111和112上是兩行三個通孔，在芯片113上是一個 正方形和一個中央通孔)，在每種情況下，粘膠層在每個通孔周圍都形成一 個互連空間，并直接通過通道或通過另一個互連空間連接到芯片邊緣?？?以看到，粘膠層被互相垂直的主通道114-119分割成依晶圓上芯片的四個部分，主通道會連接到晶圓邊緣。在芯片110-113上的每個通道最終連接 到一個主通道114-119,從而連接到晶圓邊緣。也可以理解，主通道114-119 是由一個圖案化的粘膠層形成，使得該粘膠層不是連續(xù)延伸覆蓋在整個晶 圓上，而是被分割成粘膠島(adhesive island)對應(yīng)四個芯片和晶圓周圍部 分。通過這樣分割粘膠層，可以在制作過程中釋放應(yīng)力。
圖2更詳細(xì)地顯示疊層晶圓的結(jié)構(gòu)。在此例子里，晶圓疊層包括6個 晶圓IO,其通過硅通孔(TSV) 12實現(xiàn)電互連。TSV又通過位于TSV 12 下端和金屬焊盤15之間的焊料13而互相鍵合，金屬焊盤15在晶圓10上 表面并覆蓋TSV 12上端。晶圓10通過粘膠層16被物理鍵合在一起。
為了便于理解，圖3顯示一個很簡單的例子，其中TSV 12是一個簡 單的2x3陣列。從圖3可以看到，粘膠16被圖案化以至在每個金屬焊盤 周圍留下一個環(huán)形空間17。此外，粘膠16被圖案化以定義互連通道18， 其在每個環(huán)形空間17之間延伸，使得每個環(huán)形空間17通過這種互連通道 都被連接到所有相鄰的環(huán)形空間17，這樣做的目的將在以下描述。也會認(rèn) 識到，除了提供環(huán)形空間17之間的連接，還有一個互連通道18從每個環(huán) 形空間17通向疊層邊緣19。
但是，應(yīng)該注意到，圖3僅顯示本發(fā)明的一個簡單實施例，其中TSV 被安排成一個簡單的規(guī)則的2 x 3陣列，其中每個TSV至少有一個互連通 道18通向一個邊緣19 (并且在四個角的TSV，有兩個互連通道18通向兩 個邊緣19)。在更復(fù)雜或更大的結(jié)構(gòu)里，可能有TSV被其它TSV圍住所 有邊，所以可能無法直接連接到一個邊緣，而是僅連接到其它周圍的TSV。 此外，雖然圖3的例子是一個簡單的規(guī)則陣列，其中互連通道互成直角， 并且每個環(huán)形空間17連接四個互連通道18，在更復(fù)雜的圖案里，可能有 不同數(shù)目的通道18。優(yōu)選地，每個TSV都有互連通道18連接一個給定TSV 到它的所有緊鄰TSV，如果TSV在晶圓邊緣的情況下，那么互連通道18 就連接到邊緣。盡管這可能不是必需的，但是，重要的是提供了一個互連 通道網(wǎng)絡(luò)，使得對每個TSV而言，不管在不在晶圓邊緣，都存在一個連續(xù) 路徑從圍住TSV的環(huán)形空間17到晶圓邊緣19，無論是直接地或經(jīng)由其它 環(huán)形空間17。也可以理解，盡管在圖1-3所示的實施例里，通過粘膠圖案化環(huán)繞每個TSV12的空間n是環(huán)形的，但這不是必需的，空間可以是其
它可能的形狀。但是，可以理解，如果沒有其它晶圓IO被添加到疊層，將 不會提供其它的粘膠層16到上表面。
以下描述將解釋如何能夠制作這種結(jié)構(gòu)。
起始點是一個由合適材料如硅制成的晶圓10 (圖4)。接著， 一個光刻 膠層11被加在晶圓10的上表面，然后圖案化，然后使用一個深反應(yīng)離子 蝕刻工藝來建立通孔12。在為通孔12制備了隔離層(如Si02)、粘附層 (如Ti/W)和晶種層(如銅)之后，它們隨后通過焊料電鍍被填充滿金屬， 通常是銅(Cu)或鎢(W)或的其它合適材料，在完成填充金屬的電鍍之 后，繼續(xù)電鍍一個薄焊料層(圖5)。應(yīng)該注意到，在此階段，通孔12沒 有延伸穿過晶圓10的完全深度。然后，光刻膠層11被去除(圖6)，接著， 晶圓10通過一個粘膠層20被安裝在一個晶圓保持架14上(圖7)，然后， 晶圓IO經(jīng)歷一個去削過程如機(jī)械研磨、化學(xué)機(jī)械拋光、或化學(xué)或等離子蝕 刻)，直到通孔12的金屬一直延伸穿過晶圓10 (圖8)。
仍然被系縛在托架14的晶圓IO被倒轉(zhuǎn)，接著在通孔12的露出端上形 成金屬焊盤15 (圖9)，在焊盤15和晶圓IO之間有一個絕緣層。然后，一 個粘膠層16被加到晶圓10的露出表面，并參照圖1到3的以上所述和所 示被圖案化，使得一個環(huán)形空間17被定義在每個金屬焊盤15周圍。圖案 化粘膠層16也將包括如圖1到3所示的互連通道18，其互連金屬焊盤15 周圍的環(huán)形空間17，并且定義了將環(huán)形空間17連接到晶圓IO邊緣的通道。 特別地，粘膠層16是一個感光聚合物粘膠(如SU-8)，其能夠通過曝光被 圖案化。當(dāng)然，可以理解，空間17不一定是環(huán)形，可能是其它形狀。
如圖U所示，接著，晶圓托架14被倒轉(zhuǎn)，通過一層膠19連接被圖案 化的粘膠16，晶圓IO被固定到一個硬基板18。然后，移走晶圓保持架14， 并再次用于制作第二晶圓。 一旦制成第二晶圓后，會利用第二晶圓的圖案 化粘膠層16接觸連接第一晶圓頂表面，第二晶圓被固定到第一晶圓10。 再次移走晶圓保持架14，按要求重復(fù)過程，直到如圖12所示完成晶圓疊 層。在完成晶圓疊層裝配之后，接著，該裝配僅經(jīng)歷一個焊接過程，使得 所有焊接部分被鍵合連接到各個金屬焊盤。同時，此焊接過程也用來充當(dāng)
粘膠層的后固化(post-cure)?？蛇x地，在焊接/后固化過程期間，該晶圓疊 層裝配在負(fù)載壓力(compressionloading)之下，通過粘膠層增強(qiáng)晶圓鍵合 連接。使用一個焊接過程能夠避免由現(xiàn)有技術(shù)中多個焊接步驟引起的問題。
可以理解，以上所述的過程是一個混合焊接鍵合/粘膠鍵合過程。焊接 鍵合用來提供通孔之間的良好電互連，其能夠在高電流上運(yùn)行，并具有良 好的可靠性。疊層裝配時粘膠層提供層之間的機(jī)械支撐，從而更便于晶圓 加工，并在最后的晶圓疊層內(nèi)提供額外的鍵合強(qiáng)度。粘膠層的圖案化提供 了通道，使得焊接期間釋放的氣體能夠排出，而通過將粘膠層分割成不同 區(qū)域，壓力得以釋放，而對稱的夾層結(jié)構(gòu)(粘膠-硅-粘膠)能夠平衡由CTE 不匹配引起的潛在彎曲。在焊接鍵合過程之后，晶圓疊層將分割成單個芯 片(singularityprocess),將底部填充劑注入到圖案化的粘膠層后，每個芯 片被注膜成型。
權(quán)利要求
1.一個形成晶圓疊層的方法，步驟包括將多個晶圓疊放，每個所述晶圓具有至少一個硅通孔，焊料填充在硅通孔中并延伸至相鄰晶圓的硅通孔處，晶圓首先被相鄰晶圓之間的粘膠層鍵合在一起，并使所述疊層僅經(jīng)歷一次焊接過程，使所述硅通孔通過所述焊料達(dá)成電互連。
2. 根據(jù)權(quán)利要求1所述的方法，其中所述粘膠層被圖案化以定義從至 少一些所述硅通孔延伸到一個疊層邊緣的通道。
3. 根據(jù)權(quán)利要求2所述的方法，其中所述粘膠是一個感光粘膠，并通過曝光而被圖案化。
4. 根據(jù)權(quán)利要求2所述的方法，其中所述粘膠層被圖案化以定義一個 圍住晶圓內(nèi)每個硅通孔的互連空間。
5. 根據(jù)權(quán)利要求4所述的方法，其中所述互連空間是環(huán)形的，或者是 其它合適的形狀。
6. 根據(jù)權(quán)利要求4所述的方法，其中在一個晶圓上形成至少兩個硅通 孔，圍住所述硅通孔的互連空間通過通道互連。
7. 根據(jù)權(quán)利要求4所述的方法，其中一個所述晶圓具有規(guī)則排列的硅 通孔，其中每個互連空間通過通道被連接到所有相鄰的互連空間。
8. 根據(jù)權(quán)利要求4所述的方法，其中所述粘膠層的圖案依晶圓的芯片 設(shè)計被分割成多個區(qū)域，其分割線在所述粘膠層上形成主通道，并延伸到 至少一個晶圓邊緣，其中每個所述區(qū)域包括至少一個硅通孔，有一個通道 從所述硅通孔的互連空間延伸到一個所述主通道。
9. 根據(jù)權(quán)利要求1所述的方法，其中所述疊層在所述焊接過程期間會 接受壓力負(fù)荷(compression loading)。
10. 根據(jù)權(quán)利要求1所述的方法，其中在鍵合過程完成之后，晶圓被 分割成個別芯片，然后其經(jīng)歷一個底部填充及注膜成型過程。
11. 一個晶圓疊層裝配，包括多個晶圓排列在一個疊層內(nèi)，每個所述 晶圓包括至少一個硅通孔，其中相鄰晶圓通過一個介于其間的粘膠層而被 鍵合在一起，其中所述晶圓之間的電互連是由在相鄰層里的硅通孔之間的 焊料形成。
12. 根據(jù)權(quán)利要求ll所述的一個晶圓疊層裝配，其中所述粘膠層被圖 案化以定義從至少一些所述硅通孔延伸到一個疊層裝配邊緣的通道。
13. 根據(jù)權(quán)利要求12所述的一個晶圓疊層裝配，其中所述粘膠層被圖 案化以定義一個圍住晶圓上每個硅通孔的互連空間。
14. 根據(jù)權(quán)利要求13所述的一個晶圓疊層裝配，其中所述互連空間是 環(huán)形的，或者任何其它合適的形狀。
15. 根據(jù)權(quán)利要求14所述的一個晶圓疊層裝配，其中在一個晶圓上形 成至少兩個硅通孔，其互連空間通過通道連接。
16. 根據(jù)權(quán)利要求15所述的一個晶圓疊層裝配，其中一個所述晶圓具 有規(guī)則排列的硅通孔，其互連空間通過通道被連接到所有相鄰硅通孔的互 連空間。
17. 根據(jù)權(quán)利要求ll所述的一個晶圓疊層裝配，其中所述粘膠層上的 圖案依晶圓的芯片設(shè)計被分割成多個區(qū)域，其分割線在粘膠層上形成主通道，并延伸到至少一個晶圓邊緣，其中每個所述區(qū)域包括至少一個硅通孔， 有一個通道從其互連空間延伸到一個所述主通道。
全文摘要
本發(fā)明描述了一個基于硅通孔的晶圓疊層的混合鍵合方法。具有圖案的粘膠層將疊層內(nèi)相鄰晶圓連接在一起，同時硅通孔之間的焊接鍵合被用作晶圓疊層間的電信號互連。粘膠層上設(shè)計的圖案用以排放焊接過程中產(chǎn)生的氣體并消除應(yīng)力。
文檔編號H01L21/60GK101542701SQ200880000036
公開日2009年9月23日 申請日期2008年6月5日 優(yōu)先權(quán)日2008年6月5日
發(fā)明者仲鎮(zhèn)華, 史訓(xùn)清, 薇 馬 申請人:香港應(yīng)用科技研究院有限公司