專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件及其制造方法，更加具體來說，本發(fā)明涉及具有包含硅化物的柵極的半導(dǎo)體器件。
背景技術(shù)：
在最近幾年的系統(tǒng)LSI(大規(guī)模集成電路)中，為了降低多晶硅柵極和元件之間的線路連接的電阻，采用多晶硅和硅化物的疊層結(jié)構(gòu)，以及采用一種雙重結(jié)構(gòu)，其中NMOS晶體管的柵極是N型，并且PMOS晶體管的柵極是P型。
圖13A、13B和13C以及圖14A和14B為示出按照工藝次序采用上述雙重柵極結(jié)構(gòu)的常規(guī)CMOS晶體管的制造方法的截面示圖。
如圖13A中所示，在硅基片71上形成場氧化膜72和柵氧化膜73a和73b之后，疊層未摻雜的多晶硅膜。然后，在一個(gè)要形成柵極的區(qū)域上形成光刻膠掩膜75，以使用該光刻膠掩膜75作為掩膜對未摻雜的多晶硅膜進(jìn)行構(gòu)圖，以形成用于形成該柵極的多晶硅膜74。
然后，如圖13B中所示，除去該光刻膠掩膜75，在位于PMOS形成區(qū)的位置在多晶硅膜74上接著形成一個(gè)光刻膠掩膜76，并且利用該光刻膠掩膜76作為掩膜利用砷離子(As+)進(jìn)行離子注入。
然后，如圖13C中所示，在形成覆蓋注入砷離子(As+)的多晶硅膜74的絕緣膜之后，執(zhí)行各向異性蝕刻，以在柵極的側(cè)壁上形成側(cè)壁襯墊77a和77b。然后，在PMOS形成區(qū)中的多晶硅膜74的表面被覆蓋有光刻膠掩膜78，并且把砷離子(As+)注入到NMOS側(cè)以在NMOS形成區(qū)中形成高濃度的源區(qū)和漏區(qū)。
然后，如圖14A中所示，在NMOS形成區(qū)中的多晶硅膜74的表面被覆蓋有光刻膠掩膜79，并且把硼離子(B+)注入到PMOS側(cè)，以在PMOS形成區(qū)中形成高濃度的源區(qū)和漏區(qū)。
然后，如圖14B中所示，硅基片71被加熱，以激活離子注入的雜質(zhì)。然后，使用高熔點(diǎn)的金屬在柵極以及源區(qū)和漏區(qū)中形成硅化物80。
如上文所述用于形成CMOS晶體管的光刻膠掩膜76至79通常由聚合物所制成。
但是，當(dāng)用由聚合物形成的光刻膠掩膜作為掩膜執(zhí)行離子注入時(shí)，構(gòu)成光刻膠掩膜76至79的碳化物被驅(qū)使到位于光刻膠掩膜的邊緣部分的多晶硅膜74的表面。
如此被驅(qū)使的碳化物不能夠通過光刻膠灰化(ashing)和沖洗而消除。因此，如圖14B中所示，由于硅化物的形成受到阻礙，因此在剩余有碳化物的區(qū)域81a和81b不形成硅化物，其缺點(diǎn)是使得半導(dǎo)體器件不能夠執(zhí)行預(yù)定的操作。
相應(yīng)地，可以考慮在把氧化硅膜層疊在形成于半導(dǎo)體基片上的多晶硅膜上之后執(zhí)行離子注入，然后除去氧化硅膜以形成硅化物，如在日本專利公告2000-138293中所述。
但是，在日本專利公告2000-138293中所述的技術(shù)具有如下缺點(diǎn)。
首先，需要一個(gè)生長氧化硅膜的處理，這導(dǎo)致制造成本的增加。
第二，由于通過氧化硅膜執(zhí)行離子注入，因此需要增加離子注入的能量。相應(yīng)地，在半導(dǎo)體基片的內(nèi)部形成源極和漏極的擴(kuò)散層，這難以實(shí)現(xiàn)形成精細(xì)尺寸的晶體管。

發(fā)明內(nèi)容
考慮到上述缺點(diǎn)，本發(fā)明的一個(gè)目的是提供一種半導(dǎo)體器件及其制造方法，其能夠在對多晶硅執(zhí)行硅化的同時(shí)，用低電阻的布線執(zhí)行正常操作，并且實(shí)現(xiàn)成本的降低以及形成精細(xì)尺寸的半導(dǎo)體器件。
本發(fā)明提供如下實(shí)施例以解決上述缺點(diǎn)。
在本發(fā)明的第一實(shí)施例中，一種半導(dǎo)體器件包括形成在半導(dǎo)體基片上的半導(dǎo)體膜和形成在上述半導(dǎo)體膜上的硅化物膜，其中形成在所述半導(dǎo)體基片上的相同導(dǎo)電型的半導(dǎo)體膜中的至少一個(gè)半導(dǎo)體膜沿著所述半導(dǎo)體基片的表面具有相連接的兩個(gè)或多個(gè)不同濃度的區(qū)域。
更加具體來說，其特征在于不形成硅化物膜的區(qū)域形成在具有不同濃度的所述區(qū)域上。
在這種結(jié)構(gòu)中，沒有形成硅化物膜的區(qū)域以及不同導(dǎo)電型半導(dǎo)體膜的結(jié)合部互不重疊。
在第一實(shí)施例中，上述半導(dǎo)體膜包括具有兩個(gè)或多個(gè)不同濃度的第一導(dǎo)電型半導(dǎo)體膜以及與第一導(dǎo)電型不同的第二導(dǎo)電型半導(dǎo)體膜，其中在第一導(dǎo)電型半導(dǎo)體膜上的低濃度區(qū)域連接到第二導(dǎo)電型半導(dǎo)體膜。這是令人所希望的，因?yàn)楫?dāng)形成第一導(dǎo)電型晶體管時(shí)，不形成硅化物膜的區(qū)域與不同導(dǎo)電型半導(dǎo)體膜的結(jié)合部互不重疊。
另外，在第一實(shí)施例中，上述半導(dǎo)體膜具體包括具有兩個(gè)或多個(gè)不同濃度的第一導(dǎo)電型半導(dǎo)體膜、與第一導(dǎo)電型不同的第二導(dǎo)電型半導(dǎo)體膜、以及未摻雜有雜質(zhì)的未摻雜半導(dǎo)體膜，其中該未摻雜半導(dǎo)體膜沿著半導(dǎo)體基片的表面被夾在第一導(dǎo)電型半導(dǎo)體膜中的低濃度區(qū)域與第二導(dǎo)電型半導(dǎo)體膜之間。這是令人所希望的，因?yàn)榭梢杂萌魏螡舛葋碜⑷氲谝粚?dǎo)電型的雜質(zhì)和第二導(dǎo)電型的雜質(zhì)。
另外，在第一實(shí)施例中，上述半導(dǎo)體膜具體包括具有兩個(gè)或多個(gè)不同濃度的第一導(dǎo)電型半導(dǎo)體膜、以及與第一導(dǎo)電型不同的具有兩個(gè)或多個(gè)不同濃度的第二導(dǎo)電型半導(dǎo)體膜，其中在第一導(dǎo)電型半導(dǎo)體膜中的低濃度區(qū)域與第二導(dǎo)電型半導(dǎo)體膜的低濃度區(qū)域相連接。這是令人所希望的，因?yàn)楫?dāng)形成第二導(dǎo)電型晶體管時(shí)，不形成硅化物膜區(qū)域與不同導(dǎo)電型半導(dǎo)體膜的結(jié)合部之間不重疊。
另外，在第一實(shí)施例中，存在有半導(dǎo)體膜的高濃度雜質(zhì)，其質(zhì)量大于存在于半導(dǎo)體膜的低濃度區(qū)域中的雜質(zhì)。
另外，在第一實(shí)施例中，半導(dǎo)體器件包括形成在半導(dǎo)體基片的表面上的絕緣膜以及形成在半導(dǎo)體基片中的擴(kuò)散層，其夾住相同導(dǎo)電型半導(dǎo)體膜的下部區(qū)域，從而形成一個(gè)晶體管，它以該半導(dǎo)體膜作為柵極，以該絕緣膜作為柵絕緣膜，以及以該擴(kuò)散層作為源極和漏極。
另外，在第一實(shí)施例中，例如在半導(dǎo)體膜是一個(gè)多晶硅膜。
在本發(fā)明第二實(shí)施例中，一種半導(dǎo)體器件的制造方法包括第一步驟，在半導(dǎo)體基片之上形成半導(dǎo)體膜；第二步驟，形成覆蓋半導(dǎo)體膜的部分區(qū)域的第一掩膜層；第三步驟，通過使用所述第一掩膜層作為掩膜，把第一導(dǎo)電型的第一雜質(zhì)注入到半導(dǎo)體膜中，而在所述半導(dǎo)體膜中形成第一導(dǎo)電型半導(dǎo)體膜；第四步驟，除去第一掩膜層；第五步驟，形成第二掩膜層，其覆蓋第一導(dǎo)電型半導(dǎo)體膜以及與第一導(dǎo)電型半導(dǎo)體膜不同的半導(dǎo)體膜的部分區(qū)域，包括第一導(dǎo)電型半導(dǎo)體膜和與第一導(dǎo)電型半導(dǎo)體膜不同的半導(dǎo)體膜之間的邊界區(qū)域；第六步驟，通過使用所述第二掩膜層作為掩膜，把包含比所述第一雜質(zhì)的質(zhì)量更重的元素的與所述第一導(dǎo)電型相同導(dǎo)電型的第二雜質(zhì)注入到所述半導(dǎo)體膜，形成高濃度的第一導(dǎo)電型半導(dǎo)體膜以及低濃度的第一導(dǎo)電型半導(dǎo)體膜；第七步驟，除去第二掩膜層；第八步驟，在半導(dǎo)體膜上形成硅化物，從而不形成硅化物的區(qū)域與具體不同導(dǎo)電型的半導(dǎo)體膜的結(jié)合部不重疊。
在本發(fā)明第三實(shí)施例中，在形成柵半導(dǎo)體膜之后通過在柵半導(dǎo)體膜上形成硅化膜而制造半導(dǎo)體器件，其中兩個(gè)不同導(dǎo)電型的半導(dǎo)體膜在半導(dǎo)體基片上相互接合，該半導(dǎo)體器件的制造方法包括第一步驟，通過在柵半導(dǎo)體膜的相同導(dǎo)電型的至少一個(gè)半導(dǎo)體膜中注入輕元素的雜質(zhì)離子而形成低濃度區(qū)域；第二步驟，通過把具有比該輕元素質(zhì)量更重的重元素的雜質(zhì)離子注入到相對于兩個(gè)不同導(dǎo)電型半導(dǎo)體膜之間的結(jié)合部的相同導(dǎo)電型半導(dǎo)體膜中的較低濃度區(qū)域側(cè)，而在相同導(dǎo)電型半導(dǎo)體膜中形成高濃度區(qū)域；以及第三步驟，在兩個(gè)不同導(dǎo)電型半導(dǎo)體膜之間的結(jié)合部上形成硅化物膜，從而不形成硅化物膜的區(qū)域不與兩個(gè)不同導(dǎo)電型半導(dǎo)體膜之間的結(jié)合部相重疊。


圖1A、1B和1C表示本發(fā)明的第一實(shí)施例并且為按照工藝次序示出半導(dǎo)體器件的制造方法的截面示圖；圖2A、2B和2C表示本發(fā)明的第一實(shí)施例并且為示出按照工藝次序在圖1A、1B和1C之后的半導(dǎo)體器件的制造方法的截面示圖；圖3表示本發(fā)明的第一實(shí)施例并且為示出通過圖1A、1B和1C以及圖2A、2B和2C的工藝步驟制造的半導(dǎo)體器件從上方俯視的平面示圖；圖4A、4B和4C表示本發(fā)明的第二實(shí)施例并且為按照工藝次序示出半導(dǎo)體器件的制造方法的截面示圖；圖5A、5B和5C表示本發(fā)明的第二實(shí)施例并且為示出按照工藝次序在圖4A、4B和4C之后的半導(dǎo)體器件的制造方法的截面示圖；圖6表示本發(fā)明的第二實(shí)施例并且為示出通過圖4A、4B和4C以及圖5A、5B和5C的工藝步驟制造的半導(dǎo)體器件從上方俯視的第一平面示圖；圖7表示本發(fā)明的第二實(shí)施例并且為示出通過圖4A、4B和4C以及圖5A、5B和5C的工藝步驟制造的半導(dǎo)體器件從上方俯視的第二平面示圖；圖8A、8B和8C表示本發(fā)明的第三實(shí)施例并且為按照工藝次序示出半導(dǎo)體器件的制造方法的截面示圖；圖9A、9B和9C表示本發(fā)明的第三實(shí)施例并且為示出按照工藝次序在圖8A、8B和8C之后的半導(dǎo)體器件的制造方法的截面示圖；圖10A和10B表示本發(fā)明的第三實(shí)施例并且為示出按照工藝次序在圖9A、9B和9C之后的半導(dǎo)體器件的制造方法的截面示圖；圖11A、11B和11C表示本發(fā)明的第四實(shí)施例并且為按照工藝次序示出半導(dǎo)體器件的制造方法的截面示圖；圖12A、12B和12C表示本發(fā)明的第四實(shí)施例并且為示出按照工藝次序在圖11A、11B和11C之后的半導(dǎo)體器件的制造方法的截面示圖；
圖13A、13B和13C表示現(xiàn)有技術(shù)并且為按照工藝次序示出半導(dǎo)體器件的制造方法的截面示圖；以及圖14A和14B表示現(xiàn)有技術(shù)并且為示出按照工藝次序在圖13A、13B和13C之后的半導(dǎo)體器件的制造方法的截面示圖。
具體實(shí)施例方式
-實(shí)現(xiàn)實(shí)施例的條件-在詳細(xì)說明根據(jù)本發(fā)明的半導(dǎo)體器件及其制造方法的實(shí)施例之前，將首先說明本發(fā)明的發(fā)明人所發(fā)現(xiàn)并用以實(shí)現(xiàn)本發(fā)明的事實(shí)。
本發(fā)明的發(fā)明人詳細(xì)研究把不同離子注入到在多晶硅中然后在其上形成硅化物的效果。結(jié)果，發(fā)現(xiàn)如下重要的事實(shí)。
也就是說，本發(fā)明的發(fā)明人發(fā)現(xiàn)形成在多晶硅上的硅化物主要取決于所注入離子的種類、離子注入的能量以及劑量，具體來說，當(dāng)使用砷離子(As+)時(shí)非常難以形成硅化物，而當(dāng)使用磷離子(P+)或硼離子(B+)時(shí)，沒有發(fā)現(xiàn)明顯地抑制硅化的現(xiàn)象，并且可以肯定根據(jù)所選擇離子的種類，硅化物的形成有時(shí)容易有時(shí)困難。
更加具體來說，當(dāng)在10keV、6×1013cm-2的條件下把砷離子(As+)注入到多晶硅中時(shí)，不能夠在多晶硅上形成良好的硅化物，并且產(chǎn)生一個(gè)不形成硅化物的區(qū)域。
另一方面，當(dāng)在20keV、4×1015cm-2的條件下把磷離子(P+)注入到多晶硅中時(shí)，或者在7keV、4×1015cm-2的條件下把硼離子(B+)注入到多晶硅中時(shí)，沒有在多晶硅上產(chǎn)生不形成硅化物的區(qū)域。
因此，本發(fā)明的發(fā)明人發(fā)現(xiàn)當(dāng)使用原子量相對較大(也就是說質(zhì)量較大)的元素執(zhí)行離子注入時(shí)會抑制硅化物的形成，相反，當(dāng)使用原子量較小(也就說質(zhì)量較小)的元素執(zhí)行離子注入時(shí)容易形成硅化物。
下面將描述利用上文所發(fā)現(xiàn)的特性的根據(jù)本發(fā)明的半導(dǎo)體器件及其制造方法的每個(gè)實(shí)施例。
-第一實(shí)施例-下面將參照

根據(jù)本發(fā)明的半導(dǎo)體器件及其制造方法的第一實(shí)施例。
圖1A、1B和1C以及圖2A、2B和2C為示出按照工藝次序的根據(jù)本實(shí)施例的半導(dǎo)體器件的制造方法的截面示圖，以及圖3為示出按照工藝次序由圖1A、1B和1C以及圖2A、2B和2C的工藝步驟所制造的半導(dǎo)體器件的從上方俯視的平面示圖。
首先，如圖1A中所示，在使用熱氧化方法等等在半導(dǎo)體基片的元件形成區(qū)1上形成例如由SiO2膜所制成的柵絕緣膜之后，使用LOCOS方法等等在元件隔離區(qū)中形成一個(gè)場絕緣膜2。通過該處理，形成場絕緣膜2，以分離在NMOS形成區(qū)中的柵絕緣膜3a和在PMOS形成區(qū)中的柵絕緣膜3b。
然后，通過例如SiH4氣體在氮?dú)猸h(huán)境中的高溫分解這樣的方法，把多晶硅薄膜4疊加在柵絕緣膜3a和3b以及場絕緣膜2上。
然后，通過用第一光刻膠掩膜5作為第一掩膜層覆蓋多晶硅膜4的PMOS形成區(qū)而形成用于形成n型柵極的窗口，并且例如在20keV、4×1015cm-2的條件下把磷離子(P+)作為第一雜質(zhì)從上方注入。
通過該處理，該多晶硅柵極膜4的NMOS形成區(qū)4a被轉(zhuǎn)換為濃度大約為2.5×1020cm-3的n型。然后，剝除第一光刻膠掩膜5并且沖洗被剝除的部分。
應(yīng)當(dāng)指出，僅僅通過位移n型阱數(shù)據(jù)就可以創(chuàng)建n型形成圖案數(shù)據(jù)(圖3中的多晶硅n型形成光刻膠圖案)，以通過覆蓋第一光刻膠掩膜5把多晶硅膜4轉(zhuǎn)換為n型，從而容易地自動創(chuàng)建該數(shù)據(jù)。
接著，如圖1B中所示，包含多晶硅柵極膜4的NMOS形成區(qū)4a以及不摻雜離子的多晶硅柵極膜4的PMOS形成區(qū)4b的多晶硅膜4的柵極形成區(qū)被覆蓋有第二光刻膠掩膜6，并且例如使用光刻和干法蝕刻方法對多晶硅膜4進(jìn)行構(gòu)圖，以形成柵極形成層面4a1和4b1。然后，剝除并沖洗第二光刻膠掩膜6。
接著，如圖1C中所示，為了在NMOS形成區(qū)中形成LDD(輕度摻雜的漏極)，未摻雜區(qū)4b1和n型形成區(qū)4a1的部分區(qū)域被作為第二掩膜層的第三光刻膠掩膜7覆蓋，從而覆蓋不摻雜離子的柵極形成層面4a1和4b1的區(qū)域4b1(在下文中稱為未摻雜區(qū))以及n型形成區(qū)4a1(在下文中稱為n型形成區(qū))之間的邊界部分。
更加具體來說，要在n型形成區(qū)中形成LDD的NMOSLDD離子注入窗口(在NMOS形成區(qū)側(cè)上的第三光刻膠掩膜7的A端)被設(shè)置在柵極的n型形成窗口(在NMOS形成區(qū)側(cè)上的第一光刻膠掩膜5的B端)與NMOS柵極(位于PMOS形成區(qū)側(cè)上的柵絕緣膜3a上的多晶硅膜4的一端)之間的位置。
在此時(shí)，例如在0.25微米器件的情況中，柵極的n型形成窗口(第一光刻膠掩膜的B端)與NMOSLDD形成離子注入窗口(第三光刻膠掩膜7的A端)之間的距離最好約為0.3微米。
例如在10keV、3×1014cm-2的條件下把作為第二雜質(zhì)的砷離子(As+)從上方注入，以執(zhí)行離子注入，用于NMOS晶體管的LDD形成。
如上文所述使用砷離子(As+)來形成LDD的原因是因?yàn)樾枰诎雽?dǎo)體基片中形成淺的結(jié)合部。另外，使用砷離子(As+)的優(yōu)點(diǎn)是不但使得離子注入的能量降低，而且還使得元件具有低電阻，從而可以提高驅(qū)動能力。
通過位移柵極的n型形成圖案數(shù)據(jù)(在圖3中的多晶硅n型形成光刻膠圖案)可以自動地創(chuàng)建用于LDD的注入窗口數(shù)據(jù)(在圖3中的NMOSLDD光刻膠圖案)，以形成上述NMOSLDD離子注入窗口。
然后，剝除第三光刻膠掩膜7，并且沖洗被剝除部分。
接著，如圖2A中所示，在覆蓋柵極形成層面4a1和4b1的上表面和側(cè)面，并且形成絕緣膜之后，進(jìn)行各向異性蝕刻等等，以在柵極形成層面4a1和4b1的側(cè)壁上形成側(cè)壁襯墊8a和8b。
然后，為了在NMOS形成區(qū)中形成源區(qū)和漏區(qū)，未摻雜區(qū)4b1和n型形成區(qū)4a1的部分區(qū)域被作為第四掩膜層的第四光刻膠掩膜9所覆蓋，以包含柵極形成層面4a1和4b1的未摻雜區(qū)4b1以及未摻雜區(qū)4b1與n型形成區(qū)4a1之間的邊界部分。
更加具體來說，按照類似于上述NMOSLDD離子注入的方式，在NMOS形成區(qū)側(cè)上的第四光刻膠掩膜9的A端被設(shè)置為定位在柵極的n型形成窗口的一端(在NMOS形成區(qū)側(cè)上的第一光刻膠掩膜5的B端)以及NMOS柵極(在PMOS形成區(qū)側(cè)上的柵絕緣膜3a上的多晶硅膜4的一端)之間。
在此時(shí)，例如在0.25微米器件的情況中，柵極的n型形成窗口(第一光刻膠掩膜5的B端)與NMOS源極和漏極形成離子注入窗口(第四光刻膠掩膜9的A端)之間的距離最好約為0.3微米。
然后，例如在40keV、2×1015cm-2的條件下把作為第四雜質(zhì)的砷離子(As+)從上方注入。通過該處理，在半導(dǎo)體基片的NMOS形成區(qū)中形成高濃度的源區(qū)和漏區(qū)(在圖3中的NMOSLDD源區(qū)和漏區(qū)13)。
使用砷離子(As+)來形成源區(qū)和漏區(qū)的原因是因?yàn)樗璧碾x子注入能量較小，并且可以使得元件具有低電阻，從而可以提高驅(qū)動能力。
因此，在柵極形成層面4a1和4b1的n型形成區(qū)4a1中，在被第四光刻膠掩膜9所覆蓋的區(qū)域中的離子濃度N+與在不被覆蓋的區(qū)域中的離子濃度N++之間的差別大約為1.5×1020cm-3。
在NMOS形成區(qū)中用于形成源區(qū)和漏區(qū)的NMOS源極和漏極形成注入窗口數(shù)據(jù)(在圖3中的NMOS源極和漏極光刻膠圖案)與形成NMOSLDD離子注入窗口的LDD注入窗口數(shù)據(jù)(在圖3中的NMOSLDD光刻膠圖案)相同。
然后，第四光刻膠掩膜9被剝除，并且沖洗被剝除部分。
接著，如圖2B中所示，為了在PMOS形成區(qū)中形成源區(qū)和漏區(qū)，除了與未摻雜區(qū)4b1相鄰的區(qū)域之外的n型形成區(qū)4a1被作為第三掩膜層的第五光刻膠掩膜10所覆蓋。
更加具體來說，按照類似于上述NMOSLDD離子注入情況相類似的方式，在PMOS形成區(qū)上的第五光刻膠掩膜10的C端被設(shè)置在柵極的n型形成窗口(在NMOS形成區(qū)側(cè)上的第一光刻膠掩膜5的B端)和NMOS柵極(在PMOS形成區(qū)側(cè)上的柵絕緣膜3a上的多晶硅膜4的一端)之間。
然后，例如在7keV、2×1015cm-2的條件下把作為第三雜質(zhì)的硼離子(B+)從上方注入。通過該處理，未摻雜區(qū)4b1被形成為p型(在下文中把p型未摻雜區(qū)稱為p型形成區(qū))，同時(shí)，在半導(dǎo)體基片的PMOS形成區(qū)中形成高濃度的源區(qū)和漏區(qū)(在圖3中的PMOS LDD源極和漏極14)。
應(yīng)當(dāng)指出，執(zhí)行硼(B+)的注入的離子注入量小于用于形成圖1A中所示的NMOS形成區(qū)4a的砷離子注入量(4×1015cm-2)。這是因?yàn)?，不被第五光刻膠掩膜10所覆蓋的n型形成區(qū)不被轉(zhuǎn)變?yōu)閜型。
在圖2A中所示被第四光刻膠掩膜所覆蓋的區(qū)域中，在第五光刻膠掩膜10所覆蓋的區(qū)域中的離子濃度N1+與在不被覆蓋的區(qū)域中的離子濃度N2+之間的差別大約為1×1020cm-3。
應(yīng)當(dāng)指出，類似于上述LDD注入窗口數(shù)據(jù)，通過位移上述柵極的n型圖案數(shù)據(jù)(圖3中的多晶硅n型形成光刻膠圖案)可以自動創(chuàng)建用于形成在上述PMOS形成區(qū)中的源區(qū)和漏區(qū)的PMOS源極和漏極形成注入窗口數(shù)據(jù)(圖3中的PMOS源極和漏極光刻膠圖案)。
接著，如圖2C中所示通過加熱半導(dǎo)體基片的元件形成區(qū)1，可以激活離子注入的雜質(zhì)。然后，使用高熔點(diǎn)的金屬在柵極以及源區(qū)和漏區(qū)中形成硅化物11。
在此時(shí)，通過如圖1C和圖2A中所示砷離子(As+)的注入，由于碳化物被驅(qū)使到第三和第四光刻膠掩膜7和9的A端處的多晶硅膜的表面，因此硅化物11不形成在該部分上。
但是，當(dāng)通過根據(jù)本實(shí)施例的方法形成雙重柵極結(jié)構(gòu)的半導(dǎo)體器件時(shí)，不形成上述硅化物10的不形成硅化物區(qū)域12形成在柵極形成層面4a1和4b1的n型區(qū)4a1的中部附近。
相應(yīng)地，不形成硅化物區(qū)域12可以被設(shè)置為不與柵極形成層面4a1和4b1的pn結(jié)相重疊，并且上述不形成硅化物部分的部分可以與濃度為1×1020cm-3的多晶硅電阻相連接。
因此，在本實(shí)施例中，由于不形成硅化物區(qū)域12形成在柵極形成層面4a1和4b1的n型形成區(qū)4a1上，從而不形成硅化物區(qū)域12不與柵極形成層面4a1和4b1的pn結(jié)相重疊，并且硅化物膜11形成在該pn結(jié)上，由pn結(jié)所構(gòu)成的寄生二極管不形成在柵極上，這避免不形成硅化物區(qū)域12的電阻增加。
由于這種結(jié)構(gòu)，不需要在現(xiàn)有技術(shù)中用于在多晶硅膜上形成氧化硅膜的處理，并且可以比現(xiàn)有技術(shù)中所需的成本更低的成本來產(chǎn)生雙重柵極結(jié)構(gòu)的半導(dǎo)體器件。
另外，由于不需要形成氧化硅膜，因此不需要較大的離子注入能量。相應(yīng)地，本發(fā)明的半導(dǎo)體器件可以制作得比現(xiàn)有的雙重結(jié)構(gòu)的半導(dǎo)體器件更加精細(xì)。
-第二實(shí)施例-下面將說明根據(jù)本發(fā)明的半導(dǎo)體器件及其制造方法的第二實(shí)施例。
圖4A、4B和4C以及圖5A、5B和5C為示出按照工藝次序的根據(jù)本實(shí)施例的半導(dǎo)體器件的制造方法的截面示圖。圖6和圖7為示出按照工藝次序由圖4A、4B和4C以及圖5A、5B和5C的工藝步驟所制造的半導(dǎo)體器件的從上方俯視的平面示圖。
由于本實(shí)施例的用于制造半導(dǎo)體器件的方法在用于形成第五光刻膠掩膜10的部分上與上述第一實(shí)施例中用于制造半導(dǎo)體器件的方法不同，因此與第一實(shí)施例相同的部分用相同的符號和標(biāo)號所表示，并且將省略對其的詳細(xì)描述。
首先，如圖4A中所示，在半導(dǎo)體基片的元件形成區(qū)1上形成柵絕緣膜之后，形成一個(gè)場絕緣膜2，以使得NMOS形成區(qū)的柵絕緣膜3a與PMOS形成區(qū)的柵絕緣膜3b相分離。
然后，在把多晶硅薄膜4疊加在柵絕緣膜3a和3b以及場絕緣膜2上之后，形成柵極的n型形成窗口，用第一光刻膠掩膜5覆蓋多晶硅膜4的PMOS形成區(qū)4b。
然后，例如在20keV、4×1015cm-2的條件下把磷離子(P+)從上方注入，以把該多晶硅柵極膜4的NMOS形成區(qū)4a轉(zhuǎn)換為n型。然后，剝除第一光刻膠掩膜5并且沖洗被剝除的部分。
應(yīng)當(dāng)指出，僅僅通過位移n型阱數(shù)據(jù)就可以創(chuàng)建n型形成圖案數(shù)據(jù)(圖6中的多晶硅n型形成光刻膠圖案)，以在覆蓋第一光刻膠掩膜5時(shí)把多晶硅膜4轉(zhuǎn)換為n型，從而容易地實(shí)現(xiàn)自動創(chuàng)建。
接著，如圖4B中所示，多晶硅柵極膜4的柵極形成區(qū)被覆蓋有第二光刻膠掩膜6，并且對多晶硅膜4進(jìn)行構(gòu)圖，以形成柵極形成層面4a1和4b1。然后，剝除并沖洗第二光刻膠掩膜6。
接著，如圖4C中所示，為了在NMOS形成區(qū)中形成LDD，未摻雜區(qū)4b1和n型形成區(qū)4a1的部分區(qū)域被第三光刻膠掩膜7覆蓋，從而覆蓋柵極形成層面4a1和4b1的不摻雜區(qū)域，以及不摻雜區(qū)4b1與n型形成區(qū)4a1之間的邊界部分。
更加具體來說，要在NMOS形成區(qū)中形成LDD的NMOSLDD離子注入窗口(在NMOS形成區(qū)側(cè)上的第三光刻膠掩膜7的A端)被設(shè)置在柵極的n型形成窗口(在NMOS形成區(qū)側(cè)上的第一光刻膠掩膜5的B端)與NMOS柵極(位于PMOS形成區(qū)側(cè)上的柵絕緣膜3a上的多晶硅膜4的一端)之間的位置。
然后，例如在10keV、3×1014cm-2的條件下把砷離子(As+)從上方注入，以執(zhí)行離子注入，用于NMOS晶體管的LDD形成。
可以通過位移柵極的n型形成圖案數(shù)據(jù)(在圖6中的多晶硅n型形成光刻膠圖案)而自動地創(chuàng)建LDD注入窗口數(shù)據(jù)(在圖6中的NMOSLDD光刻膠圖案)，以形成上述NMOSLDD離子注入窗口。
然后，剝除第三光刻膠掩膜7，并且沖洗被剝除部分。
接著，如圖5A中所示，在柵極形成層面4a1和4b1的側(cè)壁上形成側(cè)壁襯墊8a和8b之后，為了在NMOS形成區(qū)中形成源區(qū)和漏區(qū)，未摻雜區(qū)4b1和n型形成區(qū)4a1的部分區(qū)域被作為第四掩膜層的第四光刻膠掩膜9所覆蓋，以包含柵極形成層面4a1和4b1的未摻雜區(qū)4b1與n型形成區(qū)4a1之間的邊界部分。
更加具體來說，按照類似于上述NMOSLDD離子注入的方式，在NMOS形成區(qū)側(cè)上的第四光刻膠掩膜9的A端被設(shè)置為定位在柵極的n型形成窗口的一端(在NMOS形成區(qū)側(cè)上的第一光刻膠掩膜5的B端)以及NMOS柵極(在PMOS形成區(qū)側(cè)上的柵絕緣膜3a上的多晶硅膜4的一端)之間。
然后，例如在40keV、2×1015cm-2的條件下把作為第四雜質(zhì)的砷離子(As+)從上方注入，以在半導(dǎo)體基片的NMOS形成區(qū)中形成高濃度的源區(qū)和漏區(qū)(在圖6和圖7中的NMOS LDD S/D 24)。
在柵極形成層面4a1和4b1的n型形成區(qū)4a1中，在被第四光刻膠掩膜9所覆蓋的區(qū)域中的離子濃度N+與在不被覆蓋的區(qū)域中的離子濃度N++之間的差別大約為1.5×1020cm-3。
在NMOS形成區(qū)中用于形成源區(qū)和漏區(qū)的NMOS源極和漏極形成注入窗口數(shù)據(jù)(在圖6中的NMOS S/D光刻膠圖案)與形成NMOSLDD離子注入窗口的LDD注入窗口數(shù)據(jù)(在圖6中的NMOSLDD光刻膠圖案)相同。
然后，第四光刻膠掩膜9被剝除，并且沖洗被剝除部分。
接著，如圖5B中所示，除了要形成PMOS柵極的區(qū)域E之外的未摻雜區(qū)4b1和n型形成區(qū)4a1被作為第三掩膜層的第六光刻膠掩膜21所覆蓋。
更加具體來說，在PMOS形成區(qū)側(cè)上的第六光刻膠掩膜21的D端被設(shè)置在柵極的n型形成窗口的B端和PMOS柵極(在NMOS形成區(qū)側(cè)上的柵絕緣膜3b上的多晶硅膜4的一端)之間。
在此時(shí)，例如在0.25微米器件的情況中，柵極的n型形成窗口(第一光刻膠掩膜的B端)與PMOS源極和漏極離子注入窗口(第六光刻膠掩膜21的D端)之間的距離最好約為0.3微米。
然后，例如在7keV、2×1015cm-2的條件下把作為第三雜質(zhì)的硼離子(B+)從上方注入。通過該處理，要形成PMOS柵極的區(qū)域E被轉(zhuǎn)變?yōu)閜型(在下文中把p型未摻雜區(qū)稱為p型形成區(qū))，同時(shí)，在半導(dǎo)體基片的PMOS形成區(qū)中形成高濃度的源區(qū)和漏區(qū)(在圖6和圖7中的PMOSLDD源極和漏極25)。
應(yīng)當(dāng)指出，類似于上述LDD注入窗口數(shù)據(jù)，通過位移柵極的n型圖案數(shù)據(jù)(圖7中的多晶硅n型形成光刻膠圖案)可以自動創(chuàng)建用于形成在上述PMOS形成區(qū)中的源區(qū)和漏區(qū)的PMOS源極和漏極形成注入窗口數(shù)據(jù)(圖7中的PMOS源極和漏極光刻膠圖案)。
接著，如圖5C中所示，通過加熱半導(dǎo)體基片的元件形成區(qū)1，可以激活離子注入的雜質(zhì)。然后，使用高熔點(diǎn)的金屬在柵極以及源區(qū)和漏區(qū)中形成硅化物22。
在此時(shí)，通過如圖5A中所示砷離子(As+)的注入，由于碳化物被驅(qū)使到第四光刻膠掩膜9的A端處的多晶硅膜的表面，因此硅化物22不形成在該部分上。
但是，在根據(jù)本實(shí)施例的方法中，不形成硅化物22的不形成硅化物區(qū)域23形成在柵極形成層面4a1和4b1的n型區(qū)4a1的中部附近。
相應(yīng)地，不形成硅化物區(qū)域23可以被設(shè)置為不與柵極形成層面4a1和4b1的pn結(jié)相重疊，從而不形成上述硅化物的部分可以與濃度為1020cm-3的多晶硅電阻相連接。
因此，在本實(shí)施例中，由于不形成硅化物區(qū)域23形成在柵極形成層面4a1和4b1的n型形成區(qū)4a1上，從而不形成硅化物區(qū)域23不與柵極形成層面4a1和4b1的pn結(jié)相重疊，并且硅化物膜22形成在該pn結(jié)上，由pn結(jié)所構(gòu)成的寄生二極管不形成在柵極上，這避免不形成硅化物區(qū)域23的電阻增加。
由于這種結(jié)構(gòu)，不需要在現(xiàn)有技術(shù)中用于在多晶硅膜上形成氧化硅膜的處理，并且可以比現(xiàn)有技術(shù)中所需的成本更低的成本來產(chǎn)生雙重柵極結(jié)構(gòu)的半導(dǎo)體器件。
另外，由于不需要形成氧化硅膜，因此不需要較大的離子注入能量。相應(yīng)地，本發(fā)明的半導(dǎo)體器件可以制作得比現(xiàn)有的雙重結(jié)構(gòu)的半導(dǎo)體器件更加精細(xì)。
另外，在根據(jù)本實(shí)施例的半導(dǎo)體器件中，當(dāng)柵極形成層面4a1和4b1被轉(zhuǎn)換為p型時(shí)，由于形成第六光刻膠層21以覆蓋一部分未攙雜區(qū)4b，因此PMOS形成區(qū)可以被轉(zhuǎn)換為p型，而沒有硼離子(B+)被注入到n型形成區(qū)4a。
相應(yīng)地，在根據(jù)本實(shí)施例的用于制造半導(dǎo)體器件的方法中，如在第一實(shí)施例中，其有益效果還在于不需要使硼離子(B+)的注入濃度小于被注入以形成n型形成層面4a1的砷離子(As+)的濃度。
應(yīng)當(dāng)指出，盡管在上述第一和第二實(shí)施例中磷離子被用作為第二和第四雜質(zhì)，第一雜質(zhì)和第二雜質(zhì)不限于此?？梢圆捎萌魏挝镔|(zhì)，只要構(gòu)成第一雜質(zhì)的元素的質(zhì)量小于構(gòu)成第二雜質(zhì)的元素的質(zhì)量即可。
第三實(shí)施例下面將說明根據(jù)本發(fā)明的半導(dǎo)體器件及其制造方法的第三實(shí)施例。
第一和第二實(shí)施例為在雙重柵極結(jié)構(gòu)的CMOS晶體管中消除由于制造NMOS晶體管所伴隨的不形成硅化物的區(qū)域的不利影響。但是，在本實(shí)施例中，將描述消除由于制造PMOS晶體管所伴隨的不形成硅化物的區(qū)域的不良影響的技術(shù)。
圖8A至10B為示出按照工藝次序的根據(jù)本實(shí)施例的半導(dǎo)體器件的制造方法的截面示圖。
首先，如圖8A中所示，例如使用熱氧化方法等等在半導(dǎo)體基片的元件形成區(qū)31上形成例如SiO2膜所制成的柵絕緣膜之后，在元件隔離區(qū)中使用LOCOS方法等等形成一個(gè)場絕緣膜32。通過該處理，形成由場絕緣膜32所分離的NMOS形成區(qū)中的柵絕緣膜33a與PMOS形成區(qū)中的柵絕緣膜33b。
然后，通過例如SiH4氣體在氮?dú)猸h(huán)境中的高溫分解這樣的方法，把多晶硅薄膜34疊加在柵絕緣膜33a和33b以及場絕緣膜32上。
然后，通過用第七光刻膠掩膜35作為第一掩膜層覆蓋多晶硅膜34的PMOS形成區(qū)34b而形成柵極的n型形成窗口，并且例如在15keV、4×1015cm-2的條件下把磷離子(P+)作為第一雜質(zhì)從上方注入。
通過該處理，該多晶硅柵極膜34的NMOS形成區(qū)34a被轉(zhuǎn)換為濃度大約為3.5×1020cm-3的n型。然后，剝除第七光刻膠掩膜35并且沖洗被剝除的部分。
應(yīng)當(dāng)指出，僅僅通過位移n型阱數(shù)據(jù)就可以創(chuàng)建n型形成圖案數(shù)據(jù)，以通過覆蓋第七光刻膠掩膜35把多晶硅膜4轉(zhuǎn)換為n型，從而容易地自動創(chuàng)建該數(shù)據(jù)。
然后，如圖8B中所示，例如在5keV、4×1015cm-2的條件下把硼離子(B+)從上方注入，以在該多晶硅柵極膜34的NMOS形成區(qū)34a上覆蓋作為第五掩膜層的第八光刻膠掩膜36。
通過該處理，多晶硅膜34的PMOS形成區(qū)34b被轉(zhuǎn)換為濃度約為3.5×1020cm-3的p型。然后，第八光刻膠掩膜36被剝離并且沖洗剝離部分。
應(yīng)當(dāng)指出，僅僅通過位移p型阱數(shù)據(jù)就可以創(chuàng)建p型形成圖案數(shù)據(jù)，以通過覆蓋第一光刻膠掩膜36把多晶硅膜34轉(zhuǎn)換為p型，從而容易地實(shí)現(xiàn)自動創(chuàng)建。
接著，如圖8C中所示，包含多晶硅柵極膜34的NMOS形成區(qū)34a和多晶硅柵極膜34的PMOS形成區(qū)34b的柵極形成區(qū)被覆蓋有第九光刻膠掩膜37，并且例如利用光刻和干法蝕刻對多晶硅膜34進(jìn)行構(gòu)圖，以形成柵極形成層面34a1和34b1。然后，剝除并沖洗第九光刻膠掩膜37。
接著，如圖9A中所示，為了在NMOS形成區(qū)中形成LDD，p型形成區(qū)34b1和包括34a1和34b1之間的邊界區(qū)域的n型形成區(qū)34a1的部分區(qū)域被作為第二掩膜層的第十光刻膠掩膜38覆蓋。
更加具體來說，要在NMOS形成區(qū)中形成LDD的NMOSLDD離子注入窗口(在NMOS形成區(qū)側(cè)上的第十光刻膠掩膜38的F端)被設(shè)置在柵極的n型形成窗口(在NMOS形成區(qū)側(cè)上的第七光刻膠掩膜35的G端)與NMOS柵極(位于PMOS形成區(qū)側(cè)上的柵絕緣膜33a上的多晶硅膜34的一端)之間的位置。
然后，例如在5keV、3×1014cm-2的條件下把作為第二雜質(zhì)的砷離子(As+)從上方注入，以執(zhí)行離子注入，用于NMOS晶體管的LDD形成。
如上文所述使用砷離子(As+)來形成LDD的原因是因?yàn)樾枰诎雽?dǎo)體基片中形成淺的結(jié)合部。另外，使用砷離子(As+)的優(yōu)點(diǎn)是不但使得離子注入的能量降低，而且還使得元件具有低電阻，從而可以提高驅(qū)動能力。
應(yīng)當(dāng)指出，通過位移柵極的n型形成圖案數(shù)據(jù)可以自動地創(chuàng)建用于LDD的注入窗口數(shù)據(jù)，以形成上述NMOSLDD離子注入窗口。
然后，剝除第十光刻膠掩膜38，并且沖洗被剝除部分。
接著，如圖9B中所示，為了在PMOS形成區(qū)中形成LDD，除了用于形成PMOS柵極的區(qū)域H之外的p型形成區(qū)34b1，n型形成區(qū)34a1被作為第六掩膜層的第十一光刻膠掩膜39所覆蓋。
更加具體來說，PMOSLDD離子注入窗口(在NMOS形成區(qū)側(cè)上的第三光刻膠掩膜39的I端)被設(shè)置在柵極的p型形成窗口(在PMOS形成區(qū)側(cè)上的第八光刻膠掩膜36的G端)與PMOS柵極(位于NMOS形成區(qū)側(cè)上的柵絕緣膜33b上的多晶硅膜34的一端)之間的位置。
然后，例如在5keV、3×1014cm-2的條件下把作為第六雜質(zhì)的銦離子(In+)從上方注入，以執(zhí)行離子注入，用于PMOS晶體管的LDD形成。
如上文所述使用銦離子(In+)來形成LDD的原因是因?yàn)樾枰诎雽?dǎo)體基片1中形成淺的結(jié)合部。另外，使用銦離子(In+)的優(yōu)點(diǎn)是不但使得離子注入的能量降低，而且還使得元件具有低電阻，從而可以提高驅(qū)動能力。
應(yīng)當(dāng)指出，通過位移柵極的p型形成圖案數(shù)據(jù)就可以自動創(chuàng)建LDD注入窗口數(shù)據(jù)，以形成上述PMOSLDD離子注入窗口。
然后，剝除并沖洗第十一光刻膠掩膜39。
接著，如圖9C中所示，在覆蓋柵極形成層面34a1和34b1的上表面和側(cè)面，以形成絕緣膜之后，進(jìn)行各向異性蝕刻等等，以在柵極形成層面34a1和34b1的側(cè)壁上形成側(cè)壁襯墊40a和40b。
然后，柵極形成層34a1和34b1的p型形成區(qū)34b1、包括34a1和34b1之間的邊界區(qū)域的n型形成區(qū)的部分區(qū)域被作為第四掩膜層的第十二光刻膠掩膜41所覆蓋。
更加具體來說，按照類似于上述NMOSLDD離子注入的方式，在NMOS形成區(qū)側(cè)上的第十二光刻膠掩膜41的E端被設(shè)置為定位在柵極的n型形成窗口(在NMOS形成區(qū)側(cè)上的第七光刻膠掩膜35的F端)以及NMOS柵極(在NMOS形成區(qū)側(cè)上的柵絕緣膜33b上的多晶硅膜34的一端)之間。
在此時(shí)，例如在0.25微米器件的情況中，柵極的n型形成窗口(第七光刻膠掩膜5的F端)與NMOS源極和漏極形成離子注入窗口(第十二光刻膠掩膜41的E端)之間的距離最好約為0.3微米。
然后，例如在15keV、2×1015cm-2的條件下把砷離子(As+)從上方注入，以在半導(dǎo)體基片(未示出)的NMOS形成區(qū)中形成高濃度的源區(qū)和漏區(qū)。
使用砷離子(As+)來形成源區(qū)和漏區(qū)的原因是因?yàn)樗璧碾x子注入能量較小，并且可以使得元件具有低電阻，從而可以提高驅(qū)動能力。
因此，在柵極形成層面34a1和34b1的n型形成區(qū)34a1中，在被第十二光刻膠掩膜41所覆蓋的區(qū)域中的離子濃度N+與在不被覆蓋的區(qū)域中的離子濃度N++之間的差別大約為2×1020cm-3。
在NMOS形成區(qū)中用于形成源區(qū)和漏區(qū)的NMOS源極和漏極形成注入窗口數(shù)據(jù)與形成上述NMOSLDD離子注入窗口的LDD注入窗口數(shù)據(jù)相同。
然后，第十二光刻膠掩膜41被剝除，并且沖洗被剝除部分。
接著，如圖10A中所示，除了要形成PMOS柵極的區(qū)域G之外的p型形成區(qū)34b1，以及n型形成區(qū)34a1被作為第三掩膜層的第十三光刻膠掩膜42所覆蓋。
更加具體來說，在PMOS形成區(qū)上的NMOS形成區(qū)側(cè)的第十三光刻膠掩膜42的I端被設(shè)置在柵極的p型形成窗口(在PMOS形成區(qū)側(cè)上的第八光刻膠掩膜36的G端)和PMOS柵極(在NMOS形成區(qū)側(cè)上的柵絕緣膜33b上的多晶硅膜34的一端)之間。
然后，例如在5keV、2×1015cm-2的條件下把作為第三雜質(zhì)的硼離子(B+)從上方注入。通過該處理，用于形成PMOS柵極的區(qū)域G被轉(zhuǎn)變?yōu)閜型，同時(shí)，在半導(dǎo)體基片(未示出)的PMOS形成區(qū)中形成高濃度的源區(qū)和漏區(qū)。
因此，在柵極形成層面34a1和34b1的p型形成區(qū)34b1中，在被第十三光刻膠掩膜42所覆蓋的區(qū)域中的離子濃度P+與在不被覆蓋的區(qū)域中的離子濃度P++之間的差別大約為2×1020cm-3。
應(yīng)當(dāng)指出，通過位移柵極的p型圖案數(shù)據(jù)可以自動創(chuàng)建用于形成在上述PMOS形成區(qū)中的源區(qū)和漏區(qū)的用于PMOS源極和漏極形成的注入窗口數(shù)據(jù)。
接著，如圖10B中所示，通過加熱半導(dǎo)體基片的元件形成區(qū)31，可以激活離子注入的雜質(zhì)。然后，使用高熔點(diǎn)的金屬在柵極以及源區(qū)和漏區(qū)中形成硅化物43。
在此時(shí)，通過如圖9A和圖9C中所示砷離子(As+)的注入，由于碳化物被驅(qū)使到位于第十光刻膠掩膜38的E端處的多晶硅膜34的表面，因此硅化物43不形成在該部分上。
通過如圖9B中所示銦離子(In+)的注入，由于碳化物還被驅(qū)使到位于第十一光刻膠掩膜39的H和J端處的多晶硅膜34的表面，因此硅化物43不形成在該部分上。
但是，根據(jù)本實(shí)施例的制造方法，不形成上述硅化物43的不形成硅化物區(qū)域44a至44c形成在n型形成區(qū)34a1的中部附近，或者在柵極形成層面34a1和34b1的p型區(qū)34b1的中部附近。
相應(yīng)地，不形成硅化物區(qū)域43可以被設(shè)置為不與柵極形成層面34a1和34b1的pn結(jié)相重疊，從而上述不形成硅化物區(qū)域43所在的部分可以與濃度為1020cm-3的多晶硅電阻相連接。
因此，在本實(shí)施例中，由于不形成硅化物區(qū)域44a至44c不與柵極形成層面34a1和34b1的pn結(jié)相重疊，從而硅化物膜43形成在該pn結(jié)上，由pn結(jié)所構(gòu)成的寄生二極管不形成在雙重柵極結(jié)構(gòu)的PMOS晶體管中的柵極上，這避免不形成硅化物區(qū)域44的電阻增加。
應(yīng)當(dāng)指出，盡管在本實(shí)施例中，磷離子被用作為第一雜質(zhì)，并且砷離子被用作為第二和第四雜質(zhì)，但是第一雜質(zhì)、第二雜質(zhì)和第四雜質(zhì)不限于此?？梢圆捎萌魏挝镔|(zhì)，只要構(gòu)成第一雜質(zhì)的元素的質(zhì)量小于構(gòu)成第二和第四雜質(zhì)的元素的質(zhì)量即可。
盡管硼離子被用作為第三和第五雜質(zhì)，并且銦離子被用作為第六雜質(zhì)，但是第三雜質(zhì)、第五雜質(zhì)和第六雜質(zhì)不限于此?？梢圆捎萌魏挝镔|(zhì)，只要構(gòu)成第三和第五雜質(zhì)的元素的質(zhì)量小于構(gòu)成第六雜質(zhì)的元素的質(zhì)量即可。
第四實(shí)施例下面將說明根據(jù)本發(fā)明的半導(dǎo)體器件及其制造方法的第四實(shí)施例。
圖11A、11B和11C以及圖12A、12B和12C為示出按照工藝次序的根據(jù)本實(shí)施例的半導(dǎo)體器件的制造方法的截面示圖。
如圖11A中所示，在半導(dǎo)體基片的元件形成區(qū)51上形成柵絕緣膜之后，形成一個(gè)場絕緣膜52，從而分離NMOS形成區(qū)中的柵絕緣膜53a與PMOS形成區(qū)中的柵絕緣膜53b。
然后，在把多晶硅薄膜54疊加在柵絕緣膜53a和53b以及場絕緣膜52上之后，通過用第十四光刻膠掩膜55作為第一掩膜層覆蓋多晶硅膜54的PMOS形成區(qū)54b而形成柵極的n型形成窗口。
然后，并且例如在20keV、4×1015cm-2的條件下把磷離子(P+)作為第一雜質(zhì)從上方注入，以把該多晶硅柵極膜54的NMOS形成區(qū)54a轉(zhuǎn)換為n型。然后，剝除第十四光刻膠掩膜55并且沖洗被剝除的部分。
接著，如圖11B中所示，多晶硅柵極膜54的柵極形成區(qū)被覆蓋有第十五光刻膠掩膜56，并且對多晶硅膜54進(jìn)行構(gòu)圖，以形成NMOS柵極形成層面54a1和54b1。然后，剝除并沖洗第十五光刻膠掩膜56。
接著，如圖11C中所示，為了在NMOS形成區(qū)中形成LDD，PMOS柵極形成層面54b1和在PMOS柵極形成層面54b1側(cè)上的部分NMOS柵極形成層面54b1被作為第二掩膜層的第十六光刻膠掩膜57覆蓋。
更加具體來說，要在NMOS形成區(qū)中形成LDD的NMOSLDD離子注入窗口(在NMOS形成區(qū)側(cè)上的第十六光刻膠掩膜57的L端)被設(shè)置在柵極的n型形成窗口(在NMOS形成區(qū)側(cè)上的第十四光刻膠掩膜55的K端)與NMOS柵極(位于PMOS形成區(qū)側(cè)上的柵絕緣膜53a上的多晶硅膜54的一端)之間的位置。
然后，例如在10keV、3×1014cm-2的條件下把作為第二雜質(zhì)的砷離子(As+)從上方注入，以執(zhí)行離子注入，用于NMOS晶體管的LDD形成。
然后，剝除第十六光刻膠掩膜57，并且沖洗被剝除部分。
接著，如圖12A中所示，在NMOS柵極形成層面54a1和PMOS柵極形成層面54b1的側(cè)壁上形成側(cè)壁襯墊58a和58b之后，形成作為第四掩膜層的第十七光刻膠掩膜59，以從上方覆蓋PMOS柵極形成層面54b1和PMOS形成區(qū)側(cè)上的NMOS柵極形成層面54a1的部分區(qū)域。
更加具體來說，按照類似于上述NMOSLDD離子注入情況的方式，在NMOS形成區(qū)側(cè)上的第十七光刻膠掩膜59的L端被設(shè)置為定位在柵極的n型形成窗口(在NMOS形成區(qū)側(cè)上的第十四光刻膠掩膜55的K端)以及NMOS柵極(在PMOS形成區(qū)側(cè)上的柵絕緣膜53a上的多晶硅膜54的一端)之間。
然后，例如在40keV、2×1015cm-2的條件下把作為第四雜質(zhì)的砷離子(As+)從上方注入，以在半導(dǎo)體基片(未示出)的NMOS形成區(qū)中形成高濃度的源區(qū)和漏區(qū)。
從而，在NMOS柵極形成層面54a1和54b1中，在被第十七光刻膠掩膜59所覆蓋的區(qū)域中的離子濃度N+與在不被覆蓋的區(qū)域中的離子濃度N++之間的差別大約為1.5×1020cm-3。
然后，第十七光刻膠掩膜59被剝除，并且沖洗被剝除部分。
接著，如圖12B中所示，除了要形成PMOS柵極的區(qū)域M之外的區(qū)域被作為第三掩膜層的第十八光刻膠掩膜60所覆蓋。
然后，例如在7keV、2×1015cm-2的條件下把作為第三雜質(zhì)的硼離子(B+)從上方注入。通過該處理，用于形成PMOS柵極的PMOS柵極形成層面54b1被轉(zhuǎn)變?yōu)閜型，同時(shí)，在半導(dǎo)體基片(未示出)的PMOS形成區(qū)中形成高濃度的源區(qū)和漏區(qū)。
接著，如圖12C中所示，通過加熱半導(dǎo)體基片的元件形成區(qū)51，可以激活離子注入的雜質(zhì)。然后，使用高熔點(diǎn)的金屬在柵極以及源區(qū)和漏區(qū)中形成硅化物61a和61b。
在此時(shí)，通過如圖12A中所示砷離子(As+)的注入，由于碳化物被驅(qū)使到位于第十七光刻膠掩膜57的M端處的多晶硅膜的表面，因此硅化物61a不形成在該部分上。
但是，根據(jù)本實(shí)施例的制造方法，不形成上述硅化物61a的不形成硅化物區(qū)域62形成在NMOS柵極形成層面54a1。
相應(yīng)地，不形成硅化物區(qū)域62可以被設(shè)置為不與柵極形成層面54a1和54b1的pn結(jié)相重疊，從而上述不形成硅化物區(qū)域62所在的部分可以與濃度為1020cm-3的多晶硅電阻相連接。
因此，即使在不用相同的多晶硅形成的半導(dǎo)體基片中，不形成硅化物區(qū)域62可以形成在n型形成區(qū)(NMOS柵極形成層面54a1)上，這類似于本實(shí)施例的第一至第三實(shí)施例中的CMOS晶體管的情況，并且不形成硅化物區(qū)域62不位于pn結(jié)上。
可以避免由柵極上形成pn結(jié)所構(gòu)成的寄生二極管，這避免不形成硅化物區(qū)域62的電阻增加。
另外，在本實(shí)施例的PMOS晶體管中，硅化物61b可以良好地形成在PMOS柵極形成層面54b1上。相應(yīng)地，可以完全消除由于硅化物地形成對半導(dǎo)體器件所造成的不利影響。
應(yīng)當(dāng)指出，類似于第一和第二實(shí)施例，盡管在本實(shí)施例中，磷離子被用作為第一雜質(zhì)，并且砷離子被用作為第二和第四雜質(zhì)，但是第一雜質(zhì)和第二雜質(zhì)不限于此?？梢圆捎萌魏挝镔|(zhì)，只要構(gòu)成第一雜質(zhì)的元素的質(zhì)量小于構(gòu)成第二雜質(zhì)的元素的質(zhì)量即可。
另外，在上述第一和第四實(shí)施例中，盡管磷離子被用作為柵極的材料，但是由于柵極的材料不限于此?？梢圆捎萌魏尾牧?，只要它是半導(dǎo)體膜即可。
用于對磷離子、硼離子和砷離子的離子注入條件不不限于上述第一和第四實(shí)施例所述的數(shù)值。也就是說，對于磷離子來說在20keV、4×1015cm-2或更小的條件下注入，對于硼離子來說在7keV、4×1015cm-2或更小的條件下注入，以及對于砷離子來說在10keV、6×1013cm-2或更大的條件下注入是可接受的。
本實(shí)施例被認(rèn)為是說明性的而非限制性，并且包含在權(quán)利要求的含義和等價(jià)表述的范圍內(nèi)的所有變化。本發(fā)明可以用其它具體形式來體現(xiàn)，而不脫離其精神實(shí)質(zhì)。
如上文所述，根據(jù)本發(fā)明，形成在半導(dǎo)體基片上的相同導(dǎo)電型的半導(dǎo)體膜被連接，并且沿著半導(dǎo)體基片的表面具有兩種或多種不同的濃度，并且可以在具有不同濃度的區(qū)域上形成沒有硅化物膜的區(qū)域。這樣可以在相同導(dǎo)電型的半導(dǎo)體膜上形成該不形成硅化物區(qū)域，并且防止由pn結(jié)所構(gòu)成的寄生二極管形成在柵極上。結(jié)果，可以實(shí)現(xiàn)成本的降低和精細(xì)結(jié)構(gòu)的形成，并且抑制由于在半導(dǎo)體膜上形成硅化物而導(dǎo)致的不良影響。
權(quán)利要求
1.一種半導(dǎo)體器件，包括形成在半導(dǎo)體基片上方的半導(dǎo)體膜；以及形成在所述半導(dǎo)體膜上的硅化物膜，其中形成在所述半導(dǎo)體基片上的相同導(dǎo)電型的半導(dǎo)體膜中的至少一個(gè)半導(dǎo)體膜沿著所述半導(dǎo)體基片的表面具有電連接的兩個(gè)或多個(gè)不同濃度的區(qū)域。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中不形成硅化物膜的區(qū)域形成在具有不同濃度的所述區(qū)域上。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其中不形成所述硅化物膜的區(qū)域位于具有最高濃度的區(qū)域和具有次最高濃度的區(qū)域之間的邊界上。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中存在于所述半導(dǎo)體膜上的高濃度區(qū)域的雜質(zhì)的質(zhì)量比該半導(dǎo)體膜的低濃度區(qū)域中的雜質(zhì)的質(zhì)量更大。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述半導(dǎo)體器件包括具有兩個(gè)或多個(gè)不同濃度的第一導(dǎo)電型半導(dǎo)體膜；以及與所述第一導(dǎo)電型不同的第二導(dǎo)電型半導(dǎo)體膜，其中在所述第一導(dǎo)電型半導(dǎo)體膜上的低濃度區(qū)域連接到所述第二導(dǎo)電型半導(dǎo)體膜。
6.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其中在所述第一導(dǎo)電型半導(dǎo)體膜和所述第二導(dǎo)電型半導(dǎo)體膜的低濃度區(qū)域沿著所述半導(dǎo)體基片的表面相互電連接。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，所述半導(dǎo)體器件包括具有兩個(gè)或多個(gè)不同濃度的第一導(dǎo)電型半導(dǎo)體膜；與所述第一導(dǎo)電型不同的第二導(dǎo)電型半導(dǎo)體膜；以及未摻雜有雜質(zhì)的未摻雜半導(dǎo)體膜，其中所述未摻雜半導(dǎo)體膜沿著半導(dǎo)體基片的表面被夾在所述第一導(dǎo)電型半導(dǎo)體膜中的低濃度區(qū)域與所述第二導(dǎo)電型半導(dǎo)體膜之間。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述半導(dǎo)體器件包括具有兩個(gè)或多個(gè)不同濃度的第一導(dǎo)電型半導(dǎo)體膜；以及與所述第一導(dǎo)電型不同的具有兩個(gè)或多個(gè)不同濃度的第二導(dǎo)電型半導(dǎo)體膜，其中在所述第一導(dǎo)電型半導(dǎo)體膜中的低濃度區(qū)域與第二導(dǎo)電型半導(dǎo)體膜的低濃度區(qū)域相互電連接。
9.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其中在所述第一導(dǎo)電型半導(dǎo)體膜中的低濃度區(qū)域與所述第二導(dǎo)電型半導(dǎo)體膜中的低濃度區(qū)域沿著所述半導(dǎo)體基片的表面相互電連接。
10.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其中砷離子存在于所述第一導(dǎo)電型半導(dǎo)體膜中的高濃度區(qū)域中。
11.根據(jù)權(quán)利要求5所述的半導(dǎo)體器件，其中磷離子存在于所述第一導(dǎo)電型半導(dǎo)體膜的低濃度區(qū)域中。
12.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其中銦離子存在于所述第二導(dǎo)電型半導(dǎo)體膜的高濃度區(qū)域中。
13.根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其中硼離子存在于所述第二導(dǎo)電型半導(dǎo)體膜的低濃度區(qū)域中。
14.根據(jù)上述任何一項(xiàng)權(quán)利要求所述的半導(dǎo)體器件，其中該半導(dǎo)體器件包括形成在所述半導(dǎo)體基片的表面上的絕緣膜；以及形成在所述半導(dǎo)體基片中的擴(kuò)散層，其夾住相同導(dǎo)電型半導(dǎo)體膜的下部區(qū)域，以及其中所述半導(dǎo)體器件包括一個(gè)晶體管，它以所述半導(dǎo)體膜作為柵極，以所述絕緣膜作為柵絕緣膜，以及以所述擴(kuò)散層作為源極和漏極。
15.根據(jù)權(quán)利要求14所述的半導(dǎo)體器件，其中所述半導(dǎo)體器件包括一個(gè)CMOS晶體管，其中所述CMOS晶體管包括第一MOS晶體管，它以所述第一導(dǎo)電型半導(dǎo)體膜作為柵極，以所述絕緣膜作為柵絕緣膜，以及以夾住第一導(dǎo)電型半導(dǎo)體膜的下部區(qū)域的所述擴(kuò)散層作為源極和漏極；以及第二MOS晶體管，它以所述第二導(dǎo)電型半導(dǎo)體膜作為柵極，以所述絕緣膜作為柵絕緣膜，以及以夾住第二導(dǎo)電型半導(dǎo)體膜的下部區(qū)域的所述擴(kuò)散層作為源極和漏極。
16.根據(jù)權(quán)利要求15所述的半導(dǎo)體器件，其中形成在所述第一MOS晶體管和所述第二MOS晶體管之間的邊界區(qū)域上的絕緣膜的厚度比其它區(qū)域的厚度更厚。
17.根據(jù)權(quán)利要求15所述的半導(dǎo)體器件，其中所述擴(kuò)散層包括不同的濃度。
18.根據(jù)權(quán)利要求14所述的半導(dǎo)體器件，其中所述側(cè)壁襯墊形成在所述半導(dǎo)體膜的兩側(cè)上。
19.一種半導(dǎo)體器件的制造方法包括第一步驟，在半導(dǎo)體基片之上形成半導(dǎo)體膜；第二步驟，形成覆蓋所述半導(dǎo)體膜的部分區(qū)域的第一掩膜層；第三步驟，通過使用所述第一掩膜層作為掩膜，把第一導(dǎo)電型的第一雜質(zhì)注入到所述半導(dǎo)體膜中，而在所述半導(dǎo)體膜中形成第一導(dǎo)電型半導(dǎo)體膜；第四步驟，除去所述第一掩膜層；第五步驟，形成第二掩膜層，其覆蓋所述第一導(dǎo)電型半導(dǎo)體膜以及與所述第一導(dǎo)電型半導(dǎo)體膜不同的半導(dǎo)體膜的部分區(qū)域，包括所述第一導(dǎo)電型半導(dǎo)體膜和與所述第一導(dǎo)電型半導(dǎo)體膜不同的半導(dǎo)體膜之間的邊界區(qū)域；第六步驟，通過使用所述第二掩膜層作為掩膜，把包含比所述第一雜質(zhì)的質(zhì)量更重的元素的與所述第一導(dǎo)電型相同導(dǎo)電型的第二雜質(zhì)注入到所述半導(dǎo)體膜，形成高濃度的第一導(dǎo)電型半導(dǎo)體膜以及低濃度的第一導(dǎo)電型半導(dǎo)體膜；第七步驟，除去所述第二掩膜層；以及第八步驟，在半導(dǎo)體膜上形成硅化物。
20.根據(jù)權(quán)利要求19所述的制造半導(dǎo)體器件的方法，其中在所述第七步驟和第八步驟之間進(jìn)一步包括如下步驟第九步驟，形成第三掩膜層，覆蓋所述低濃度的第一導(dǎo)電型半導(dǎo)體膜和所述高濃度的第一導(dǎo)電型半導(dǎo)體膜的部分區(qū)域或整個(gè)區(qū)域；第十步驟，使用所述第三掩膜層作為掩膜，把與所述第一導(dǎo)電型不同的第二導(dǎo)電型的第三雜質(zhì)注入到所述半導(dǎo)體膜中；以及第十一步驟，除去所述第三掩膜層。
21.根據(jù)權(quán)利要求20所述的制造半導(dǎo)體器件的方法，其中在所述第七步驟和第九步驟之間進(jìn)一步包括如下步驟第十二步驟，在所述半導(dǎo)體膜的兩側(cè)上形成側(cè)壁襯墊；第十三步驟，形成第四掩膜層，覆蓋所述第一導(dǎo)電型半導(dǎo)體膜和與所述第一導(dǎo)電型半導(dǎo)體膜不同的半導(dǎo)體膜的部分區(qū)域，包括所述第一導(dǎo)電型半導(dǎo)體膜和與所述第一導(dǎo)電型半導(dǎo)體膜不同的半導(dǎo)體膜之間的邊界區(qū)域；第十四步驟，使用所述第四掩膜層作為掩膜，把包含比所述第一雜質(zhì)的質(zhì)量更重的元素的與所述第一導(dǎo)電型相同導(dǎo)電型的第四雜質(zhì)注入到所述半導(dǎo)體膜；以及第十五步驟，除去所述第四掩膜層。
22.根據(jù)權(quán)利要求21所述的制造半導(dǎo)體器件的方法，其中在所述第四步驟和第五步驟之間進(jìn)一步包括如下步驟第十六步驟，形成第五掩膜層，覆蓋所述第一導(dǎo)電型半導(dǎo)體膜；第十七步驟，使用所述第五掩膜層作為掩膜，把與所述第一導(dǎo)電型不同的第二導(dǎo)電型的第五雜質(zhì)注入到所述半導(dǎo)體膜，把與所述第一導(dǎo)電型半導(dǎo)體膜不同的半導(dǎo)體膜轉(zhuǎn)變?yōu)榈诙?dǎo)電型半導(dǎo)體膜；以及第十八步驟，除去所述第五掩膜層，以及在所述第七步驟和第十二步驟之間進(jìn)一步包括如下步驟第十九步驟，形成第六掩膜層，覆蓋所述第一導(dǎo)電型半導(dǎo)體膜和所述第二導(dǎo)電型半導(dǎo)體膜的部分區(qū)域，包括所述第一導(dǎo)電型半導(dǎo)體膜和所述第二導(dǎo)電型半導(dǎo)體膜之間的邊界區(qū)域；第二十步驟，使用所述第六掩膜層作為掩膜，把包含比所述第五雜質(zhì)的質(zhì)量更重的元素的與所述第二導(dǎo)電型相同導(dǎo)電型的第六雜質(zhì)注入到所述半導(dǎo)體膜，形成高濃度的第二導(dǎo)電型半導(dǎo)體膜以及低濃度的第二導(dǎo)電型半導(dǎo)體膜；以及第二十一步驟，除去所述第六掩膜。
23.根據(jù)權(quán)利要求19所述的制造半導(dǎo)體器件的方法，其中所述第三步驟包括把磷離子注入到所述半導(dǎo)體膜中。
24.根據(jù)權(quán)利要求19所述的制造半導(dǎo)體器件的方法，其中所述第六步驟包括把砷離子注入到所述半導(dǎo)體膜中。
25.根據(jù)權(quán)利要求20所述的制造半導(dǎo)體器件的方法，其中所述第九步驟形成第三掩膜層，覆蓋所述第一導(dǎo)電型半導(dǎo)體膜和與所述第一導(dǎo)電型半導(dǎo)體膜不同的半導(dǎo)體膜的部分區(qū)域，包括所述第一導(dǎo)電型半導(dǎo)體膜和與所述第一導(dǎo)電型半導(dǎo)體膜不同的半導(dǎo)體膜之間的邊界區(qū)域。
26.根據(jù)權(quán)利要求21所述的制造半導(dǎo)體器件的方法，其中所述第十步驟包括把濃度比在所述第三步驟注入到半導(dǎo)體膜的第一導(dǎo)電型雜質(zhì)的濃度更低的第二導(dǎo)電型雜質(zhì)進(jìn)行注入。
27.根據(jù)權(quán)利要求26所述的制造半導(dǎo)體器件的方法，其中所述第十步驟包括把硼離子注入到所述半導(dǎo)體膜。
28.根據(jù)權(quán)利要求21所述的制造半導(dǎo)體器件的方法，其中所述第十四步驟包括注入與所述第二雜質(zhì)相同的雜質(zhì)。
29.根據(jù)權(quán)利要求28所述的制造半導(dǎo)體器件的方法，其中所述第十四步驟包括把銦離子注入到所述半導(dǎo)體膜。
30.根據(jù)權(quán)利要求22所述的制造半導(dǎo)體器件的方法，其中所述第七步驟包括把硼離子注入到所述半導(dǎo)體膜。
31.根據(jù)權(quán)利要求22所述的制造半導(dǎo)體器件的方法，其中所述第十二步驟包括把銦離子注入到所述半導(dǎo)體膜。
32.根據(jù)權(quán)利要求19所述的制造半導(dǎo)體器件的方法，其中進(jìn)一步包括第二十二步驟，在所述第一步驟之前，于所述半導(dǎo)體基片的表面上形成一個(gè)絕緣膜，其中所述第一步驟包括在形成于半導(dǎo)體基片上的絕緣膜上形成半導(dǎo)體膜。
33.一種半導(dǎo)體器件，包括柵半導(dǎo)體膜，其在兩個(gè)不同導(dǎo)電型的半導(dǎo)體膜相互連接的狀態(tài)下形成在半導(dǎo)體基片上；以及形成在所述柵半導(dǎo)體膜上的硅化物膜，其中所述硅化物膜至少形成在所述柵半導(dǎo)體膜的結(jié)合部上，以及至少一個(gè)相同導(dǎo)電型的半導(dǎo)體膜具有兩個(gè)或多個(gè)不同的濃度。
34.根據(jù)權(quán)利要求33所述的半導(dǎo)體器件，其中不形成硅化物膜的區(qū)域形成在具有不同濃度的所述區(qū)域上。
35.根據(jù)權(quán)利要求33所述的半導(dǎo)體器件，其中存在于相同導(dǎo)電型半導(dǎo)體膜上的高濃度區(qū)域的雜質(zhì)的質(zhì)量比所述半導(dǎo)體膜的低濃度區(qū)域中的雜質(zhì)的質(zhì)量更大。
36.根據(jù)權(quán)利要求33所述的半導(dǎo)體器件，其中所述不同濃度為1.5×1020cm-3或更大以及2×1020cm-3或更小。
37.一種半導(dǎo)體器件的制造方法，在形成柵半導(dǎo)體膜之后通過在所述柵半導(dǎo)體膜上形成硅化膜而制造半導(dǎo)體器件，其中兩個(gè)不同導(dǎo)電型的半導(dǎo)體膜在柵半導(dǎo)體基片上相互接合，該半導(dǎo)體器件的所述制造方法包括第一步驟，通過在所述柵半導(dǎo)體膜的至少一個(gè)相同導(dǎo)電型的半導(dǎo)體膜中注入輕元素的雜質(zhì)離子而在所述相同導(dǎo)電型半導(dǎo)體膜中形成低濃度區(qū)域；第二步驟，通過把具有比所述輕元素質(zhì)量更重的重元素的雜質(zhì)離子注入到相對于兩個(gè)不同導(dǎo)電型半導(dǎo)體膜之間的結(jié)合部的相同導(dǎo)電型半導(dǎo)體膜中的較低濃度區(qū)域側(cè)，而在相同導(dǎo)電型半導(dǎo)體膜中形成高濃度區(qū)域；以及第三步驟，在所述兩個(gè)不同導(dǎo)電型半導(dǎo)體膜之間的結(jié)合部上形成硅化物膜。
38.根據(jù)權(quán)利要求37所述的制造半導(dǎo)體器件的方法，其中所述第一步驟包括注入至少磷離子或硼離子中的一種。
39.根據(jù)權(quán)利要求37所述的制造半導(dǎo)體器件的方法，其中所述第二步驟包括注入至少砷離子或銦離子中的一種。
全文摘要
當(dāng)注入質(zhì)量較大的砷離子(As
文檔編號H01L21/3205GK1426110SQ0211977
公開日2003年6月25日 申請日期2002年5月16日 優(yōu)先權(quán)日2001年12月11日
發(fā)明者粂野一幸 申請人:富士通株式會社