專利名稱：半導體元件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導體元件，尤其涉及一種形成結(jié)晶態(tài)的in族氮化薄 膜于硅基材上。
背景技術(shù)：
m族氮化物(一般稱為nr-氮化物或in-N)，例如氮化鎵(GaN)以及其相關(guān) 的合金，由于其于電子與光電元件上的應(yīng)用深具潛力，近年來受到相當?shù)牟?目。潛在可能的光電元件包括藍光發(fā)光二極管與激光二極管，以及uv光檢 測器。因為這些in族氮化物具有較大能階差以及高電子飽和速度，使其成為 高溫與高速功率電子元件的最佳候選材料。
由于氮于一般成長溫度下，具有高平衡壓力，因此要獲的氮化鎵的塊狀 結(jié)晶是極為困難的。因為缺乏合適的塊狀成長方法，氮化鎵一般外延沉積于
基材上，例如碳化硅以及藍寶石(三氧化二鋁，A1203)。然而，目前制備氮化
鎵薄膜的方法遭遇的問題在于，沒有容易取得且其晶格常數(shù)與熱膨脹系數(shù)又 可以與氮化鎵匹配的基材。
碳化硅(SiC)是一種半導體材料，其具有優(yōu)異的導熱能力，但是卻非常貴
且只能在較小的晶片尺寸中獲得。于碳化硅上直接成長氮化鎵一般是困難
的，因為這些材料之間的親合性差(poor wetting)。雖然有一些緩沖層，例如 氮化鋁或氮化鋁鎵可用于改善親合的問題，但是這些緩沖層會造成上層元件 與下層基材之間的電阻增加。此外，很難制備具有平滑表面的碳化硅，只要 碳化硅一有粗糙界面與氮化鎵接觸，就會造成氮化鎵層缺陷密度提高。
最高純度的半導體基材是硅基材，也被考慮用于成長氮化鎵薄膜。硅基 材之所以被考慮，是因為其低價格、大直徑、高結(jié)晶性與高表面質(zhì)量、可控 制的導電性，以及高導熱性。使用硅晶片可確保以氮化鎵為主的光電元件能 輕易與硅為主的電子元件整合。
在這些合適的基材中，硅(100)基材是CMOS電路領(lǐng)域中所熟知的基材。
4然而，硅(100)與氮化鎵的晶格嚴重失配。造成氮化鎵薄膜成長于硅(100)基材
時具多晶態(tài)，而非想要的單晶態(tài)。另一方面，硅(lll)基材因為具有三角形的 對稱型態(tài)，因此適合成長氮化鎵薄膜。然而，硅(lll)基材卻鮮少用于傳統(tǒng)的
CMOS元件，因此具有相對高價格與較低的利用性。由上述的觀點得知，必 須折衷考慮價格、性能表現(xiàn)、及/或工藝復(fù)雜性。因此，需要一種氮化鎵薄膜 的新制法，以解決上述遇到的問題。

發(fā)明內(nèi)容
本發(fā)明為了解決上述技術(shù)問題而提供了半導體元件。
本發(fā)明的目的之一就是提供一種半導體元件，包括硅基材；多個硅三角
錐體形成于硅基材的上表面；以及一ni族氮化層位于硅刻面結(jié)構(gòu)上。這些硅
刻面結(jié)構(gòu)彼此分離且具有一重復(fù)圖案。本發(fā)明的目的之一就是提供一種半導 體元件，包括一硅(100)基材；以及多個硅刻面結(jié)構(gòu)形成于硅(100)基材的上表 面且接觸硅(100)基材。這些硅刻面結(jié)構(gòu)是以陣列排列。這些硅刻面結(jié)構(gòu)的斜 面具有(lll)的表面晶相。半導體元件還包括一氮化鎵層，其位于硅刻面結(jié)構(gòu) 之上，其中此氮化鎵層接觸硅刻面結(jié)構(gòu)的斜面；以及一掩模，其具有一格子 結(jié)構(gòu)用于分隔每一硅刻面結(jié)構(gòu)，其中該掩模介于氮化鎵層與硅(100)基材之 間。本發(fā)明的另一目的就是提供一種半導體元件，包括一硅(100)基材；以及 多個硅刻面結(jié)構(gòu)形成于以及接觸于硅(100)基材的上表面。這些硅刻面結(jié)構(gòu)是 以陣列排列。這些硅刻面結(jié)構(gòu)的斜面具有(lll)的表面晶相。半導體元件還包 括一氮化鎵層，其位于硅刻面結(jié)構(gòu)之上。此氮化鎵層接觸硅刻面結(jié)構(gòu)的斜面。 此氮化鎵層具有一結(jié)晶態(tài)。半導體元件還包括一額外層，位于以及接觸于氮 化鎵層。氮化鎵層以及額外層是由不同材料組成。
本發(fā)明的另一目的就是提供制備半導體元件的方法，包括提供一硅基 材；外延成長多個硅刻面結(jié)構(gòu)于硅基材的上表面；以及形成一IE氮化層位于
硅刻面結(jié)構(gòu)上。此m族氮化層接觸硅刻面結(jié)構(gòu)的斜面。
本發(fā)明的另一目的就是提供制備半導體元件的方法，包括提供一硅(ioo)
基材；形成具格子圖案的一掩模，其中硅(100)基材的上表面部分經(jīng)由掩模曝 光以形成一陣列；外延成長硅刻面結(jié)構(gòu)于硅(100)基材的上表面曝光部分，其 中硅刻面結(jié)構(gòu)的斜面具有(lll)表面晶相；以及成長一氮化鎵層于硅刻面結(jié)構(gòu)上，其中氮化鎵層接觸硅刻面結(jié)構(gòu)的斜面。本發(fā)明提供了一種半導體元件， 包括一硅基材；多個硅刻面結(jié)構(gòu)，形成于該硅基材的上表面，其中所述多個
硅刻面結(jié)構(gòu)彼此分離；以及一m族氮化層，位于所述多個硅刻面結(jié)構(gòu)上。
本發(fā)明提供一種半導體元件，包括一硅(100)基材；多個硅刻面結(jié)構(gòu)，
形成于該硅(100)基材的上表面且接觸該硅(100)基材，其中所述多個硅
刻面結(jié)構(gòu)以一陣列排列，以及其中所述多個硅刻面結(jié)構(gòu)的斜面具有(111)
表面晶相；以及一氮化鎵層，位于所述多個硅刻面結(jié)構(gòu)上，其中該氮化鎵層 接觸所述多個硅刻面結(jié)構(gòu)的斜面。
本發(fā)明提供一種半導體元件，包括一硅基材，具有一表面晶相，實質(zhì)上 自以下所構(gòu)成的族群中選擇(100)以及(110)的表面晶相；多個硅刻面結(jié)構(gòu)，
形成于且接觸該硅基材的上表面，其中所述多個硅刻面結(jié)構(gòu)以一陣列排列，
以及其中所述多個硅刻面結(jié)構(gòu)的斜面具有(111)的表面晶相； 一氮化鎵層，
位于所述多個硅刻面結(jié)構(gòu)上，其中該氮化鎵層接觸所述多個硅刻面結(jié)構(gòu)的斜
面，以及其中該氮化鎵層具有一結(jié)晶結(jié)構(gòu)；以及一額外層，位于以及接觸于 該氮化鎵層，其中該氮化鎵層以及該額外層由不同材料組成。
依照本發(fā)明的一個實施例，m族氮化層可以形成于硅(ioo)基材上，因此
使其能于硅(100)基材上形成光學元件。
本發(fā)明折衷考慮了基材的價格、性能表現(xiàn)、及/或工藝復(fù)雜性。 為讓本發(fā)明的上述和其他目的、特征、和優(yōu)點能更明顯易懂，下文特舉
出優(yōu)選實施例，并配合所附附圖，作詳細說明如下


圖1A、圖1B、圖2A、圖2B、圖3A、圖3B、圖4~圖11為一系列剖 面圖，用以說明本發(fā)明一個實施例的制備流程。
圖12A 圖12B為剖面圖，用以說明本發(fā)明的兩種刻面結(jié)構(gòu)。
其中，附圖標記說明如下
2~半導體芯片
10 ~基材
12 絕緣區(qū)
14 ~內(nèi)埋氧化層16 ~上層的硅層 18 掩模
18! ~平行線
182~平行線 20~開口
24 硅區(qū)域、硅三角錐、硅刻面結(jié)構(gòu)
26 硅刻面結(jié)構(gòu)的斜面
28 硅三角錐的頂端區(qū)域
32 ~掩模
34 ~掩模
38 ~氮化鎵層
40 氮化鎵層的最低點
41 ~空氣穴
42 發(fā)光二極管
46 分布式布拉格反射器(DBR)
48 n-氮化鎵
50 多層量子阱(MQW)
52 p-氮化鎵
54 ~上電極
具體實施例方式
本發(fā)明提供一種ni族氮化薄膜的新制法以及其結(jié)構(gòu)。本發(fā)明的優(yōu)選實施 例的制備方法如下。下文討論優(yōu)選實施例的變化。各種附圖與實施例中類似 的元件將用類似的元件符號標出。
圖1A與圖1B顯示硅基材10。于一個實施例中，硅基材10為具有(100) 表面晶相的基材，雖然其可能具有其他的表面晶相，例如(IIO)。硅基材10 可能是一塊狀基材，如圖1A所示，或是絕緣層上覆硅基材(SOI)，其具有內(nèi) 埋氧化層14介于硅層之間，如圖1B所示。請參見圖1B，上方的硅層16較 佳具有(100)或(110)表面晶相。于一個實施例中，硅基材10位于半導體芯片 2中，其可能還包括絕緣區(qū)域12于硅基材10中。半導體芯片2可以是晶片的一部分。
請參見圖2A與圖2B，掩模18形成于硅基材10之上。圖2A為一種俯 視圖，而圖2B為沿著圖2A的A-A'線的剖面圖。掩模18較佳由介電材料組 成，以及較佳不與之后形成的硅三角錐24親合，如圖3A所示。于一實施例 中，掩模18由硅氧化物組成，其可以是熱氧化物或沉積氧化物。此外，掩 模18也可以由其他材料組成，例如氮化硅(SiN》、氮氧化硅(SiON)、氧化鋁 (A10x)，或其他類似的化合物等。形成掩模18的方法可包括毯覆式(blanket) 地形成掩模層以及圖案化此掩模層。
于一個優(yōu)選的實施例中，掩模18被蝕刻成具有一重復(fù)圖案，例如一格 子圖案，其具有18,平行線垂直于182平行線。硅基材10露出于平行線18i 與182之間的開口 20(請參見圖2B)。于一個實施例中，平行線18,與182有 相同間距，因此硅基材10曝露的上表面被分割成矩形，較佳為正方形。介 于掩模中的平行線18i(或平行線182)之間的間距20的寬度Wl較佳約小于 100nm，較佳介于約0.02 10jim。須注意的是，圖中所繪制的尺寸只是舉例， 也可以使用其他尺寸。平行線18,及/或平行線182的寬度W2較佳盡可能越 小越好，例如等于形成本發(fā)明結(jié)構(gòu)所用的技術(shù)所能達到的最小尺寸。于一個 示范實施例中，寬度W2約小于10(Him。掩模18具有周期性的圖案，優(yōu)點 在于定義后續(xù)硅三角錐24的邊界，因此使硅三角錐24的圖案密度與尺寸能 更一致。
請參見圖3A，形成硅區(qū)域24。硅區(qū)域24可以由碳化硅(SiC)、硅化鍺(SiGe) 或大體上純硅所組成。硅區(qū)域24較佳借由選擇性外延成長而形成，因此能 局限于開口20。較佳的，沒有任何硅區(qū)域24形成于絕緣區(qū)域12上。在每一 介于掩模18的平行線的正方形或矩形間距之間形成一個硅區(qū)域24，較佳為 只有一個。上述工藝自然會形成刻面26(為硅區(qū)域的斜面)。工藝的條件較佳 調(diào)整成能加強刻面26的形成。例如，形成硅區(qū)域24的溫度可以高于約600 °C，以及較佳高于約700。C，以加強刻面的效應(yīng)。結(jié)果造成每一硅區(qū)域24具 有一三角錐形狀，其底部具有四邊，每一邊平行靠近對應(yīng)到最近的平行線18, 或平行線182。每一邊的硅區(qū)域24從底端到頂端隨之變窄。因此，硅區(qū)域24 在本文稱為硅三角錐24。圖12A與圖12B為兩種硅三角錐24的剖面圖。于 圖12A中，硅三角錐24具有一大體上理想的三角錐形狀，其具有斜面26(在
8此又稱刻面26)逐漸變窄且在頂端相遇。于圖12B中，硅三角錐24的剖面圖， 為一梯形形狀，其中硅三角錐24的頂端表面大體上是平坦。本文中敘述于 圖12A與圖12B中的硅三角錐24，兩者都屬于刻面結(jié)構(gòu)24。硅三角錐24 的底部可以是正方形或長方形形狀。另一種硅三角錐24的頂端區(qū)域(頂點)28 具有較不理想的三角錐形狀。掩模18的頂端表面較佳低于硅三角錐24的頂
^山頓。
硅三角錐24的斜面26具有(l 1 l)表面晶相，適合于其上成長一氮化鎵層。 因此，斜面26面積較佳使其最大化，而其他表面晶相(例如(IOO)或(IIO)) 的曝露的硅表面使其最小化。位于硅三角錐24的所有斜面26的總面積較佳 超過硅三角錐24的底部面積約1.73倍。另一種硅三角錐24，于接觸掩模18 之后，向上與橫向成長，最終彼此連接，如圖3B所示。硅三角錐24的頂端 區(qū)域28較佳具有理想的三角錐形狀，所以其他非(lll)表面晶相的面積會最 小。
如圖4所示，視需要地形成掩模32及/或掩模34，其中掩模32覆蓋掩 模18，以及掩模34覆蓋硅三角錐24的頂端區(qū)域28。于一個實施例中，借 由毯覆式地形成一掩模層以同時形成掩模32與34，以及圖案化此掩模層。 掩模32與34可由氧化物或硅化物所形成，例如氧化硅、氮化硅、氧化鋁或 其他類似的化合物。如果可以的話，掩模32較佳向外延伸到掩模18的底面 部分，可覆蓋整個硅基材10的曝露上表面。如果從上方觀察，掩模32可能 彼此連接，以形成類似掩模18的格子形狀。掩模34覆蓋硅三角錐24的頂 端區(qū)域28，但是彼此并未連接。既然頂端區(qū)域28的表面可能沒有(U1)表面 晶相，因此最好覆蓋這些部分，所以只有具有(lll)表面晶相的部分會曝露出 來。于另一個實施例中，單獨形成掩模32或掩模34，并非同時形成兩者。 于又一個實施例中，掩模32并未形成于所有開口 20。更確切地說，只有一 些開口 20，例如在交替的開口 20中形成掩模32。于此例中，掩模32也可 能延伸到斜面26的底端部分。
圖5顯示形成m族氮化物38，其較佳具有結(jié)晶結(jié)構(gòu)。如同其名稱，m族 氮化物38包括一個m族元素以及氮化物。于一個優(yōu)選實施例中，IK族氮化 物38包括氮化鎵(GaN)，因此于本文中稱為氮化鎵層38，雖然也可以使用其
他的材料。于另一個實施例中，也可使用其他in族氮化物材料，例如InxGa(1.x)N、 AlxInyGa(1.x.y)N，以及其他類似的化合物，或者是上述提及的材 料的組合。成長氮化鎵層38包括一垂直與一橫向的成長。結(jié)果造成，氮化 鎵層38的部分從不同硅三角錐24成長，往上或橫向成長，最終彼此連接以 形成一連續(xù)的氮化鎵層38，其延伸于多個硅三角錐24之上。結(jié)果使氮化鎵 層38的上表面成為一種高低起伏的重復(fù)地形。沒有任何的氮化鎵層38形成 于絕緣區(qū)域12。氮化鎵層38的厚度T例如介于約lpm到lp^im。于一個實 施例中，氮化鎵層38可以高于或不高于硅三角錐24的頂端。
掩模18(或掩模32)與其上方的氮化鎵層38之間較佳形成空氣穴(也稱為 空氣泡)4?？梢哉{(diào)整工藝的條件以增加空氣穴41的尺寸。掩模32的形成與 掩模32于斜面26的底端部分的擴張，也可以幫助空氣穴41的形成與擴張。 空氣穴41是想要的特征，因為其可以幫助形成半導體芯片時釋放內(nèi)應(yīng)力， 特別是由后續(xù)形成多層時產(chǎn)生的應(yīng)力。
圖5所示的結(jié)構(gòu)提供一HI族氮化薄膜，用以于其上形成元件，其中元件 可以為電子及/或光電元件，例如發(fā)光二極管(LED)、激光二極管、紫外光光 電檢測器等。圖6顯示LED42，于各種許多LED的設(shè)計中，其顯示一種示 范的版本。于一個實施例中，LED42包括(視需要地)分布式布拉格反射器 (DBR)46、 n-氮化鎵(氮化鎵摻雜一 n型雜質(zhì))48、多層量子阱(MQW)50、 p-氮化鎵(氮化鎵摻雜一p型雜質(zhì))52，以及上電極54。于一個優(yōu)選示范實施例 中，分布式布拉格反射器(DBR)46由AlInN/GaN或AlGaN/GaN組成。 一緩 沖層(圖中未顯示)例如由氮化鈦(TiN)、氧化鋅(ZnO)、氮化鋁(A1N)或其結(jié)合 所組成，可以插入層38與46之間。多層量子阱(MQW)50可以由例如InGaN 組成，以及作為發(fā)光的活化層。層46、 48、 50、 51與54是本領(lǐng)域的人士所 熟知，在此就不重復(fù)敘述。
由于氮化鎵層38是非平坦的，因此有助于其上形成非面層。據(jù)此，多 層量子阱(MQW)50的總面積因此增加(比起同芯片面積下的平坦式MQW)， 造成發(fā)光效率的提升。于另一個實施例中，氮化鎵層38可以于形成上方層 之前，類似于圖8所示，進行平坦化。
圖7到圖11顯示本發(fā)明的另一個實施例。此實施例初始的步驟同于圖 1A到圖3。接著，如圖7所示，掩模18被移除。請參見圖8，形成實質(zhì)上 同于圖4的掩模32及/或掩模34。圖9顯示形成氮化鎵層38。較佳的氮化鎵層38的最低點40高于硅三角錐24的頂端。圖10顯示一個平坦化的實施例， 例如化學機械研磨(CMP)，用以使氮化鎵層38的上表面平坦。另一個實施例 中，氮化鎵層38的上表面是不平坦的，類似圖5所示。接著，如圖11所示， 形成LED 42。
本發(fā)明的實施例有其許多優(yōu)點，可使一般的硅(100)基材來形成氮化鎵 層，不會遭遇晶格不匹配的問題。硅(111)形成于硅(100)基材之上，具有一三 角對稱形狀，因此造成氮化鎵層具有一改良的結(jié)晶結(jié)構(gòu)。此外，因為使用硅 (100)基材，使晶片彎曲(bowing)問題減少。
雖然本發(fā)明已以數(shù)個優(yōu)選實施例揭示如上，然其并非用以限定本發(fā)明， 任何所屬技術(shù)領(lǐng)域中具有通常知識的技術(shù)人員，在不脫離本發(fā)明的精神和范 圍內(nèi)，當可作任意的改動與修改，因此本發(fā)明的保護范圍當視所附的權(quán)利要 求書所界定的范圍為準。
權(quán)利要求
1.一種半導體元件，包括一硅基材；多個硅刻面結(jié)構(gòu)，形成于該硅基材的上表面，其中所述多個硅刻面結(jié)構(gòu)彼此分離；以及一III族氮化層，位于所述多個硅刻面結(jié)構(gòu)上。
2. 如權(quán)利要求1所述的半導體元件，其中該硅基材是硅(100)基材，以及 其中所述多個硅刻面結(jié)構(gòu)的斜面具有一(1H)表面晶相。
3. 如權(quán)利要求1所述的半導體元件，其中所述多個硅刻面結(jié)構(gòu)以重復(fù)圖 案排列。
4. 如權(quán)利要求1所述的半導體元件，其中該n族氮化層接觸所述多個硅刻面結(jié)構(gòu)的斜面。
5. 如權(quán)利要求1所述的半導體元件，還包括一掩模，該掩模包括多個第 一平行線，以及多個第二平行線垂直于所述多個第一平行線，其中該掩模分 隔所述多個硅刻面結(jié)構(gòu)，且該掩模包括介于所述多個硅刻面結(jié)構(gòu)且靠近于所 述多個硅刻面結(jié)構(gòu)底部的部分。
6，如權(quán)利要求1所述的半導體元件，還包括額外的掩模，覆蓋所述多個 硅刻面結(jié)構(gòu)較高的部分，其中所述多個硅刻面結(jié)構(gòu)的較低部分未被該額外的掩模覆蓋，以及其中該額外的掩模位于ni族氮化層下方。
7. 如權(quán)利要求i所述的半導體元件，還包括一發(fā)光二極管，位于m族氮化層上。
8. —種半導體元件，包括 一硅(100)基材；多個硅刻面結(jié)構(gòu)，形成于該硅(100)基材的上表面且接觸該硅(100)基材，其中所述多個硅刻面結(jié)構(gòu)以一陣列排列，以及其中所述多個硅刻面結(jié)構(gòu)的斜面具有(lll)表面晶相；以及一氮化鎵層，位于所述多個硅刻面結(jié)構(gòu)上，其中該氮化鎵層接觸所述多 個硅刻面結(jié)構(gòu)的斜面。
9. 如權(quán)利要求8所述的半導體元件，其中該氮化鎵層具有一非平坦的上 表面，其中該半導體元件還包括一發(fā)光二極管，該發(fā)光二極管包括一活化層，以及該活化層為非平坦。
10. 如權(quán)利要求8所述的半導體元件，還包括多個掩模，每一掩模覆蓋所 述多個硅刻面結(jié)構(gòu)的頂部分，其中所述多個掩模鄰接所述多個硅刻面結(jié)構(gòu)。
11. 如權(quán)利要求8所述的半導體元件，還包括一發(fā)光二極管，位于該氮化 鎵層上。
12. 如權(quán)利要求8所述的半導體元件，其中該掩模的上表面低于所述多個 硅刻面結(jié)構(gòu)的頂端。
13. —種半導體元件，包括一硅基材，具有一表面晶相，實質(zhì)上自以下所構(gòu)成的族群中選擇(100) 以及(110)的表面晶相；多個硅刻面結(jié)構(gòu)，形成于且接觸該硅基材的上表面，其中所述多個硅刻 面結(jié)構(gòu)以一陣列排列，以及其中所述多個硅刻面結(jié)構(gòu)的斜面具有(lll)的表面晶相；一氮化鎵層，位于所述多個硅刻面結(jié)構(gòu)上，其中該氮化鎵層接觸所述多 個硅刻面結(jié)構(gòu)的斜面，以及其中該氮化鎵層具有一結(jié)晶結(jié)構(gòu)；以及一額外層，位于以及接觸于該氮化鎵層，其中該氮化鎵層以及該額外層 由不同材料組成。
14. 如權(quán)利要求13所述的半導體元件，還包括一孔洞，介于兩個硅刻面 結(jié)構(gòu)之間。
15. 如權(quán)利要求13所述的半導體元件，其中該氮化鎵層以及該額外層是 非平坦的。
全文摘要
本發(fā)明提供一種半導體元件，包括一硅基材；多個硅刻面結(jié)構(gòu)形成于硅基材的上表面；以及一III族氮化層位于所述多個硅刻面結(jié)構(gòu)上。所述多個硅刻面結(jié)構(gòu)彼此分離，且具有重復(fù)的圖案。本發(fā)明折衷考慮了基材的價格、性能表現(xiàn)、及/或工藝復(fù)雜性。
文檔編號H01L27/15GK101562223SQ20081021506
公開日2009年10月21日 申請日期2008年9月9日 優(yōu)先權(quán)日2008年4月16日
發(fā)明者余振華, 陳鼎元 申請人:臺灣積體電路制造股份有限公司