專利名稱：：半導(dǎo)體裝置、其制造方法及驅(qū)動(dòng)方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種半導(dǎo)體裝置、其制造方法及驅(qū)動(dòng)方法，尤其涉及具備局部電荷積蓄型非易失性存儲(chǔ)器等的半導(dǎo)體裝置、其制造方法及驅(qū)動(dòng)方法。
背景技術(shù)：
：局部電荷積蓄型非易失性存儲(chǔ)器若在擴(kuò)散工序中通過充電(chargeup)接受電荷注入，則多數(shù)情況下在制造工序結(jié)束后難以將其去除。因此，抑制擴(kuò)散工序中對存儲(chǔ)器部的充電損害技術(shù)變得重要。因此，研究在擴(kuò)散工序中對存儲(chǔ)器部連接保護(hù)元件，抑制充電損害的技術(shù)(例如，參照美國注冊專利6337502號說明書。)。圖22表示現(xiàn)有的抑制充電損害的方法。如圖22所示，使用布線140將充電保護(hù)晶體管152連接至存儲(chǔ)器元件等的被保護(hù)元件150。在布線工序中，在向被保護(hù)元件150的電極施加正電荷時(shí)，也同時(shí)向保護(hù)晶體管152的電極施加正電壓。由此，由于保護(hù)晶體管152導(dǎo)通，所以電荷不在被保護(hù)元件150的電極上帶電地移動(dòng)到基板141。另外，在向被保護(hù)元件150施加負(fù)電荷時(shí)，保護(hù)晶體管152的源極漏極擴(kuò)散層和阱(well)擴(kuò)散層變成正向偏置。由此，電荷不在被保護(hù)元件150的電極上帶電地移動(dòng)到基板141。另外，在下面的說明中，將所謂源極漏極擴(kuò)散層的表述定義為意味著屬于一個(gè)晶體管的源極擴(kuò)散層及漏極擴(kuò)散層的任一方。這里，屬于一個(gè)晶體管的二個(gè)源極漏極擴(kuò)散層中的一方用作源極擴(kuò)散層時(shí)，另一方用作漏極擴(kuò)散層。但是，上述的現(xiàn)有技術(shù)存在保護(hù)效果有效的工序在布線工序以后的問題。因此，不能保護(hù)存儲(chǔ)器元件不受作為布線工序之前的制造工序的FEOL(FrontEndOfLine)處理中的擴(kuò)散工序中的充電的影響。另外，其構(gòu)造上存在不能在制造工序結(jié)束后向被保護(hù)元件施加負(fù)偏壓的問題。另外，不能忽視伴隨存儲(chǔ)器元件的細(xì)微化推進(jìn)，F(xiàn)EOL處理的擴(kuò)散工序中的充電對存儲(chǔ)器單元的初始閾值電壓(Vt)偏差等的影響，成為大問題。例如，伴隨元件的細(xì)微化，需要低溫處理。與之相伴，在FEOL處理中難以引入引出被積蓄的電荷的熱處理工序。因此，布線工序以后的存儲(chǔ)器元件保護(hù)不充分。另外，因使成為存儲(chǔ)器元件的柵極絕緣膜的ONO膜(氧化膜—氮化膜一氧化膜)的膜厚薄膜化，擴(kuò)散工序中的充電對策也變得重要。例如，若ONO膜的膜厚從30nm變?yōu)?5nm，則在利用FEOL處理的擴(kuò)散工序中的充電來長時(shí)間施加高電壓(例如10V)時(shí)，引起使初始Vt變動(dòng)的電荷注入的可能性變高。這樣，伴隨元件的細(xì)微化，充電的影響變得明顯。
發(fā)明內(nèi)容本發(fā)明的目的在于解決所述現(xiàn)有問題，可實(shí)現(xiàn)一種在無論正負(fù)的低電壓范圍內(nèi)，可都保護(hù)存儲(chǔ)器元件不受FEOL處理的擴(kuò)散工序中的充電影響，且在制造工序結(jié)束之后，可對存儲(chǔ)器元件施加存儲(chǔ)器元件驅(qū)動(dòng)所需的正負(fù)兩極性的高電壓的半導(dǎo)體裝置。為了解決所述問題，本發(fā)明使半導(dǎo)體裝置構(gòu)成為具備第1導(dǎo)電型的保護(hù)晶體管和第2導(dǎo)電型的保護(hù)晶體管，由擴(kuò)散層連接保護(hù)晶體管與被保護(hù)元件的柵極電極。具體地，本發(fā)明的第1半導(dǎo)體裝置的特征在于具備具有第l導(dǎo)電型阱及第2導(dǎo)電型阱的第1導(dǎo)電型的半導(dǎo)體基板；形成于半導(dǎo)體基板，具有被保護(hù)元件電極的被保護(hù)元件;形成于第2導(dǎo)電型阱的第1保護(hù)晶體管；形成于第1導(dǎo)電型阱的第2保護(hù)晶體管；形成于第2導(dǎo)電型阱，與被保護(hù)元件電極相接的第1導(dǎo)電型的第1擴(kuò)散層；和形成于第1導(dǎo)電型阱的第1導(dǎo)電型的第2擴(kuò)散層；第l保護(hù)晶體管具有形成于第2導(dǎo)電型阱上的第1柵極電極；和分別在第2導(dǎo)電型阱上的第1柵極電極的兩側(cè)形成的第1導(dǎo)電型的第1源極漏極擴(kuò)散層及第2源極漏極擴(kuò)散層；第2保護(hù)晶體管具有形成于第1導(dǎo)電型阱上的第2柵極電極；和分別在第l導(dǎo)電型阱上的第2柵極電極的兩側(cè)形成的第2導(dǎo)電型的第3源極漏極擴(kuò)散層及第4源極漏極擴(kuò)散層；使第4源極漏極擴(kuò)散層與第2擴(kuò)散層相接；使第3源極漏極擴(kuò)散層越過第1導(dǎo)電型阱與第2導(dǎo)電型阱的交界而延伸至第2導(dǎo)電型阱內(nèi)并且與第2源極漏極擴(kuò)散層相接；使第1源極漏極擴(kuò)散層與第1擴(kuò)散層相接。第1半導(dǎo)體裝置使第1保護(hù)晶體管的源極漏極擴(kuò)散層隔著第1擴(kuò)散層而與被保護(hù)元件電極連接。因此，可從布線工序以前的FEOL處理開始進(jìn)行被保護(hù)元件的保護(hù)。另外，由于具備形成于第2導(dǎo)電型阱的第1保護(hù)晶體管和形成于第1導(dǎo)電型阱上的第2保護(hù)晶體管，所以可在制造工序結(jié)束后對被保護(hù)元件施加正負(fù)兩極性的高電壓。在第1半導(dǎo)體裝置中，也可分別使第1源極漏極擴(kuò)散層、第2源極漏極擴(kuò)散層、第3源極漏極擴(kuò)散層、第4源極漏極擴(kuò)散層及第2擴(kuò)散層各自的表面金屬硅化物化。在第1半導(dǎo)體裝置中，也可將第1柵極電極和第2柵極電極相互連接。第1半導(dǎo)體裝置也可還具備與被保護(hù)元件電極平行并延伸的偽(dummy)電極，第1柵極電極及第2柵極電極分別與偽電極連接。在第1半導(dǎo)體裝置中，也可被保護(hù)元件電極具有包含上層和下層的層疊構(gòu)造，第l擴(kuò)散層與上層連接。在第1半導(dǎo)體裝置中，也可使被保護(hù)元件電極與第1擴(kuò)散層隔著厚度為4nm以下的絕緣膜而相接。在第1半導(dǎo)體裝置中，被保護(hù)元件也可是通過對電荷積蓄層積蓄或去除電子或空穴來使其特性變化的非易失性存儲(chǔ)器。本發(fā)明的第2半導(dǎo)體裝置的特征在于具備具有選擇性地形成的第2導(dǎo)電型的深阱、和形成于所述深阱上部的第1導(dǎo)電型阱及第2導(dǎo)電型阱的第1導(dǎo)電型的半導(dǎo)體基板；形成于所述半導(dǎo)體基板，具有被保護(hù)元件電極的被保護(hù)元件；形成于所述第l導(dǎo)電型阱的第l保護(hù)晶體管；形成于所述第2導(dǎo)電型阱的第2保護(hù)晶體管；形成于所述第l導(dǎo)電型阱，與所述被保護(hù)元件電極相接的第1導(dǎo)電型的第1擴(kuò)散層；和與所述第1保護(hù)晶體管隔開間隔而形成的第1導(dǎo)電型的第2擴(kuò)散層；所述第1保護(hù)晶體管具有形成于所述第1導(dǎo)電型阱上的第1柵極電極；和分別在所述第1導(dǎo)電型阱上的所述第1柵極電極的兩側(cè)形成的第2導(dǎo)電型的第1源極漏極擴(kuò)散層及第2源極漏極擴(kuò)散層；所述第2保護(hù)晶體管具有形成于所述第2導(dǎo)電型阱上的第2柵極電極；和分別在所述第2導(dǎo)電型阱上的所述第2柵極電極的兩側(cè)形成的第1導(dǎo)電型的第3源極漏極擴(kuò)散層及第4源極漏極擴(kuò)散層；使所述第1源極漏極擴(kuò)散層與所述第1擴(kuò)散層相接；使所述第2源極漏極擴(kuò)散層隔著所述半導(dǎo)體基板上形成的第1導(dǎo)電膜，與所述半導(dǎo)體基板的除了形成有所述深阱的區(qū)域以外的區(qū)域電連接；使所述第3源極漏極擴(kuò)散層與所述第2擴(kuò)散層相接；使所述第4源極漏極擴(kuò)散層隔著所述半導(dǎo)體基板上形成的第2導(dǎo)電膜，與所述半導(dǎo)體基板的除了形成有所述深阱的區(qū)域以外的區(qū)域電連接。第2半導(dǎo)體裝置使第1保護(hù)晶體管的源極漏極擴(kuò)散層隔著第1擴(kuò)散層而與被保護(hù)元件電極連接。因此，可保護(hù)被保護(hù)元件不受布線工序以前的FEOL處理的影響。另外，由于第1導(dǎo)電型阱上形成的第1保護(hù)晶體管、第2導(dǎo)電型阱上形成的第2保護(hù)晶體管，所以可在制造工序結(jié)束后，對被保護(hù)元件施加正負(fù)兩極性的高電壓。并且，由于具備第2導(dǎo)電型的深阱，故容易形成第2導(dǎo)電型擴(kuò)散層。在第2半導(dǎo)體裝置中，被保護(hù)元件的柵極電極、第1導(dǎo)電膜及第2導(dǎo)電膜也可為相同材料。第2半導(dǎo)體裝置也可還具備在半導(dǎo)體基板的除了形成有深阱的區(qū)域以外的區(qū)域上形成的第1導(dǎo)電型的第1連接用擴(kuò)散層及第2連接用擴(kuò)散層；使第1導(dǎo)電膜與第2源極漏極擴(kuò)散層及第1連接用擴(kuò)散層相接；使第2導(dǎo)電膜與第4源極漏極擴(kuò)散層及第2連接用擴(kuò)散層相接。在第2半導(dǎo)體裝置中，也可分別使第1源極漏極擴(kuò)散層、第2源極漏極擴(kuò)散層、第3源極漏極擴(kuò)散層、第4源極漏極擴(kuò)散層及第2擴(kuò)散層各自的表面金屬硅化物化。在第2半導(dǎo)體裝置中，也可使第l柵極電極和第2柵極電極電連接。在第2半導(dǎo)體裝置中，也可還具備與被保護(hù)元件電極平行并延伸的偽電極，第1柵極電極及第2柵極電極分別與偽電極連接。在第2半導(dǎo)體裝置中，被保護(hù)元件電極也可具有包含上層和下層的層疊構(gòu)造，第1擴(kuò)散層與上層連接。在第2半導(dǎo)體裝置中，也可使被保護(hù)元件電極和第1擴(kuò)散層隔著厚度為4nm以下的絕緣膜而相接。在第2半導(dǎo)體裝置中，被保護(hù)元件也可是通過對電荷積蓄層積蓄或去除電子或空穴來使其特性變化的非易失性存儲(chǔ)器。本發(fā)明的第3半導(dǎo)體裝置的特征在于具備具有選擇性地形成的第2導(dǎo)電型的深阱、和形成于深阱上部的第1導(dǎo)電型阱及第2導(dǎo)電型阱的第1導(dǎo)電型的半導(dǎo)體基板；形成于半導(dǎo)體基板，具有被保護(hù)元件電極的被保護(hù)元件；形成于第1導(dǎo)電型阱的第1保護(hù)晶體管及第2保護(hù)晶體管；形成于第2導(dǎo)電型阱的第3保護(hù)晶體管；形成于第l導(dǎo)電型阱，與被保護(hù)元件電極相接的第1導(dǎo)電型的第1擴(kuò)散層；和在第1導(dǎo)電型阱，與第1保護(hù)晶體管及第2保護(hù)晶體管隔開間隔而形成的第1導(dǎo)電型的第2擴(kuò)散層；第1保護(hù)晶體管具有在第1導(dǎo)電型阱上形成的第1柵極電極；和分別在第l導(dǎo)電型阱上的第1柵極電極的兩側(cè)形成的第2導(dǎo)電型的第1源極漏極擴(kuò)散層及公共擴(kuò)散層；第2保護(hù)晶體管具有在第1導(dǎo)電型阱上形成的第2柵極電極；和分別在第1導(dǎo)電型阱上的第2柵極電極的兩側(cè)形成的第2導(dǎo)電型的第2源極漏極擴(kuò)散層及公共擴(kuò)散層；第3保護(hù)晶體管具有在第2導(dǎo)電型阱上形成的第3柵極電極；和分別在第2導(dǎo)電型阱上的第3柵極電極的兩側(cè)形成的第1導(dǎo)電型的第3源極漏極擴(kuò)散層及第4源極漏極擴(kuò)散層；使第1源極漏極擴(kuò)散層與第1擴(kuò)散層相接；使第2源極漏極擴(kuò)散層隔著在半導(dǎo)體基板上形成的第1導(dǎo)電膜，與半導(dǎo)體基板的除了形成有深阱的區(qū)域以外的區(qū)域電連接；使第3源極漏極擴(kuò)散層與第2擴(kuò)散層相接；使第4源極漏極擴(kuò)散層隔著在半導(dǎo)體基板上形成的第2導(dǎo)電膜，與半導(dǎo)體基板的除了形成有深阱的區(qū)域以外的區(qū)域電連接。第3半導(dǎo)體裝置使第1保護(hù)晶體管的源極漏極擴(kuò)散層隔著第1擴(kuò)散層而與被保護(hù)元件電極連接。因此，可保護(hù)被保護(hù)元件不受布線工序以前的FEOL處理的影響。另外，由于具備在第1導(dǎo)電型阱上形成的第1保護(hù)晶體管及第2保護(hù)晶體管、和在第2導(dǎo)電型阱上形成的第3保護(hù)晶體管，所以可在制造工序結(jié)束后對被保護(hù)元件施加正負(fù)兩極性的高電壓。并且，由于具備第2導(dǎo)電型的深阱，故容易形成第2導(dǎo)電型擴(kuò)散層。在第3半導(dǎo)體裝置中，被保護(hù)元件電極、第1導(dǎo)電膜及第2導(dǎo)電膜也可為相同材料。在第3半導(dǎo)體裝置中，也可還具備在半導(dǎo)體基板的除了形成有深阱的區(qū)域以外的區(qū)域上形成的第1導(dǎo)電型的第1連接用擴(kuò)散層及第2連接用擴(kuò)散層；使第1導(dǎo)電膜與第2源極漏極擴(kuò)散層及第1連接用擴(kuò)散層相接；使第2導(dǎo)電膜與第4源極漏極擴(kuò)散層及第2連接用擴(kuò)散層相接。在第3半導(dǎo)體裝置中，也可使第1源極漏極擴(kuò)散層、公共擴(kuò)散層、第2源極漏極擴(kuò)散層、第3源極漏極擴(kuò)散層、第4源極漏極擴(kuò)散層及第2擴(kuò)散層各自的表面金屬硅化物化。在第3半導(dǎo)體裝置中，也可使第l柵極電極、第2柵極電極與第3柵極電極電連接。在第3半導(dǎo)體裝置中，也可還具備與被保護(hù)元件電極平行并延伸的偽電極，第1柵極電極、第2柵極電極及第3柵極電極分別與偽電極連接。在第3半導(dǎo)體裝置中，也可被保護(hù)元件電極具有包含上層和下層的層疊構(gòu)造，第1擴(kuò)散層與上層連接。在第3半導(dǎo)體裝置中，也可使被保護(hù)元件電極和第1擴(kuò)散層隔著厚度為4nm以下的絕緣膜而相接。在第3半導(dǎo)體裝置中，被保護(hù)元件也可是通過對電荷積蓄層積蓄或去除電子或空穴來使其特性變化的非易失性存儲(chǔ)器。最好本發(fā)明的第1半導(dǎo)體裝置的制造方法中，被保護(hù)元件是通過對電荷積蓄層積蓄或去除電子或空穴，其特性變化的非易失性存儲(chǔ)器。本發(fā)明的第1半導(dǎo)體裝置的制造方法的特征在于包括在第l導(dǎo)電型的半導(dǎo)體基板形成第1導(dǎo)電型阱及第2導(dǎo)電型阱的工序(a);在第1導(dǎo)電型阱上及第2導(dǎo)電型阱上形成絕緣膜的工序(b);在第2導(dǎo)電型阱上的絕緣膜的一部分形成開口部的工序(C);從開口部向第2導(dǎo)電型阱導(dǎo)入雜質(zhì)，在第2導(dǎo)電型阱形成第1導(dǎo)電型的第擴(kuò)散層的工序(d);在絕緣膜及開口部上形成導(dǎo)電膜后，對所形成的導(dǎo)電膜進(jìn)行構(gòu)圖，在第2導(dǎo)電型阱上形成第1柵極電極，在第1導(dǎo)電型阱上形成第2柵極電極，與第1擴(kuò)散層相接地形成被保護(hù)元件的柵極電極的工序(e);在第2導(dǎo)電型阱上的第1柵極電極的兩側(cè)分別形成第1導(dǎo)電型的第1源極漏極擴(kuò)散層及第2源極漏極擴(kuò)散層的工序(f);在第1導(dǎo)電型阱形成第1導(dǎo)電型的第2擴(kuò)散層的丄序(g);和在第1導(dǎo)電型阱上的第2柵極電極的兩側(cè)分別形成第2導(dǎo)電型的第3源極漏極擴(kuò)散層及第4源極漏極擴(kuò)散層的工序(h);在工序(f)中，形成為使第1源極漏極擴(kuò)散層與第1擴(kuò)散層連接；在工序(h)中，形成為使第3源極漏極擴(kuò)散層延伸至第2導(dǎo)電型阱，與第2源極漏極擴(kuò)散層相接；在工序(g)中，形成為使第4源極漏極擴(kuò)散層與第2擴(kuò)散層相接。第1半導(dǎo)體裝置的制造方法形成第1源極漏極擴(kuò)散層和第1擴(kuò)散層彼此連接。因此，可保護(hù)被保護(hù)元件不受布線工序以前的FEOL處理的影響。另外，由于在第2導(dǎo)電型阱上形成第1保護(hù)晶體管，在第l導(dǎo)電型阱上形成第2保護(hù)晶體管，所以可在制造工序結(jié)束后對被保護(hù)元件施加正負(fù)兩極性的高電壓。本發(fā)明的第2半導(dǎo)體裝置的制造方法的特征在于包括在第l導(dǎo)電型的半導(dǎo)體基板形成第1導(dǎo)電型阱、第2導(dǎo)電型阱，并且在第1導(dǎo)電型阱和第2導(dǎo)電型阱的下方，與該第1導(dǎo)電型阱和第2導(dǎo)電型阱的下面相接地形成第2導(dǎo)電型的深阱的工序(a);在第1導(dǎo)電型阱上及第2導(dǎo)電型阱上形成絕緣膜的工序(b);在第1導(dǎo)電型阱上的絕緣膜的一部分形成開口部的工序(C);從開口部向第1導(dǎo)電型阱導(dǎo)入雜質(zhì)，在第l導(dǎo)電型阱形成第2導(dǎo)電型的第1擴(kuò)散層的工序(d);在絕緣膜及開口部上形成導(dǎo)電膜后，對所形成的導(dǎo)電膜進(jìn)行構(gòu)圖，在第l導(dǎo)電型阱上形成第l柵極電極，在第2導(dǎo)電型阱上形成第2柵極電極，與第1擴(kuò)散層相接地形成被保護(hù)元件電極的工序(e);在第1導(dǎo)電型阱上的第.l柵極電極的兩側(cè)分別形成第2導(dǎo)電型的第1源極漏極擴(kuò)散層及第2源極漏極擴(kuò)散層的工序(f);在第2導(dǎo)電型阱上的第2柵極電極的兩側(cè)分別形成第1導(dǎo)電型的第3源極漏極擴(kuò)散層及第4源極漏極擴(kuò)散層，在第l導(dǎo)電型阱，與第3源極漏極擴(kuò)散層相接地形成第1導(dǎo)電型的第2擴(kuò)散層的工序(g);在半導(dǎo)體基板的第1導(dǎo)電型阱的側(cè)方形成第1導(dǎo)電型的第1連接用擴(kuò)散層，在第2導(dǎo)電型阱的側(cè)方形成第1導(dǎo)電型的第2連接用擴(kuò)散層的工序(h);和將第2源極漏極擴(kuò)散層與第1連接用擴(kuò)散層電連接，將第4源極漏極擴(kuò)散層與第2連接用擴(kuò)散層電連接的工序(i);在工序(f)中，形成為使第1源極漏極擴(kuò)散層與第1擴(kuò)散層相接；在工序(g)中，形成為使第2擴(kuò)散層與第1源極漏極擴(kuò)散層及第2源極漏極擴(kuò)散層分離。第2半導(dǎo)體裝置的制造方法形成第1源極漏極擴(kuò)散層和第1擴(kuò)散層彼此連接。因此，可保護(hù)被保護(hù)元件不受布線工序以前的FEOL處理的影響。另外，由于在第1導(dǎo)電型阱上形成第l保護(hù)晶體管，在第2導(dǎo)電型阱上形成第2保護(hù)晶體管，所以可在制造工序結(jié)束后對被保護(hù)元件施加正負(fù)兩極性的高電壓。最好在第2半導(dǎo)體裝置的制造方法中，工序(h)在工序(g)之前進(jìn)行。本發(fā)明的第3半導(dǎo)體裝置的制造方法的特征在于包括在第l導(dǎo)電型的半導(dǎo)體基板形成第1導(dǎo)電型阱和第2導(dǎo)電型阱，并且在第1導(dǎo)電型阱和第2導(dǎo)電型阱的下方，與該第1導(dǎo)電型阱和第2導(dǎo)電型阱的下面相接地形成第2導(dǎo)電型的深阱的工序(a);在第1導(dǎo)電型阱上及第2導(dǎo)電型阱上形成絕緣膜的工序(b);在第1導(dǎo)電型阱上的絕緣膜的一部分形成開口部的工序(C);從開口部向第1導(dǎo)電型阱導(dǎo)入雜質(zhì)，在第l導(dǎo)電型阱形成第2導(dǎo)電型的第1擴(kuò)散層的工序(d);在絕緣膜及開口部上形成導(dǎo)電膜后，對所形成的導(dǎo)電膜進(jìn)行構(gòu)圖，在第1導(dǎo)電型阱上形成第1柵極電極及第2柵極電極，在第2導(dǎo)電型阱上形成第3柵極電極，與第l擴(kuò)散層相接地形成被保護(hù)元件電極的工序(e);在第1導(dǎo)電型阱上的第1柵極電極與第2柵極電極之間形成第2導(dǎo)電型的公共擴(kuò)散層，在第1柵極電極的一側(cè)形成第2導(dǎo)電型的第l源極漏極擴(kuò)散層，在第2柵極電極的一側(cè)形成第2導(dǎo)電型的第2源極漏極擴(kuò)散層的工序(f);在第2導(dǎo)電型阱上的第3柵極電極的兩側(cè)分別形成第1導(dǎo)電型的第3源極漏極擴(kuò)散層及第4源極漏極擴(kuò)散層，在第1導(dǎo)電型阱，與第3源極漏極擴(kuò)散層相接地形成第1導(dǎo)電型的第2擴(kuò)散層的工序(g);在半導(dǎo)體基板的第1導(dǎo)電型阱的側(cè)方形成第1導(dǎo)電型的第1連接用擴(kuò)散層，在第2導(dǎo)電型阱的側(cè)方形成第1導(dǎo)電型的第2連接用擴(kuò)散層的工序(h);和將第2源極漏極擴(kuò)散層與第1連接用擴(kuò)散層電連接，將第4源極漏極擴(kuò)散層與第2連接用擴(kuò)散層電連接的工序(i);在工序(f)中，形成為使第1源極漏極擴(kuò)散層與第1擴(kuò)散層相接；在工序(g)中，形成為使第2擴(kuò)散層與第1源極漏極擴(kuò)散層及第2源極漏極擴(kuò)散層分離。第3半導(dǎo)體裝置的制造方法形成第1源極漏極擴(kuò)散層和第1擴(kuò)散層彼此連接。因此，可保護(hù)被保護(hù)元件不受布線工序以前的FEOL處理的影響。另外，由于在第1導(dǎo)電型阱上形成第1保護(hù)晶體管，在第2導(dǎo)電型阱上形成第2保護(hù)晶體管，所以可在制造工序結(jié)束后對被保護(hù)元件施加正負(fù)兩極性的高電壓。最好在第3半導(dǎo)體裝置的制造方法中，工序(h)在工序(g)之前進(jìn)行。本發(fā)明的第1半導(dǎo)體裝置的驅(qū)動(dòng)方法的特征在于，包括通過向被保護(hù)元件電極、第1柵極電極及第2導(dǎo)電型阱施加正的相同電位，進(jìn)行對被保護(hù)元件的電子注入及讀出的步驟；和通過向被保護(hù)元件電極施加負(fù)電位、向第l柵極電極及第2導(dǎo)電型阱施加接地電位，進(jìn)行對被保護(hù)元件的空穴注入或從被保護(hù)元件的電子引出的步驟。本發(fā)明的第2半導(dǎo)體裝置的驅(qū)動(dòng)方法的特征在于，包括通過向被保護(hù)元件電極施加正電位、向第1柵極電極及第1導(dǎo)電型阱施加接地電位，進(jìn)行對被保護(hù)元件的電子注入及讀出的步驟；和通過向被保護(hù)元件電極、第1柵極電極及第2導(dǎo)電型阱施加負(fù)的相同電位，進(jìn)行對被保護(hù)元件的空穴注入或從被保護(hù)元件的電子引出的步驟。本發(fā)明的第3半導(dǎo)體裝置的驅(qū)動(dòng)方法的特征在于，包括通過向被保護(hù)元件電極施加正電位、向第1柵極電極及第1導(dǎo)電型阱施加接地電位，進(jìn)行對被保護(hù)元件的電子注入及讀出的步驟；和通過向被保護(hù)元件電極、第1柵極電極及第2導(dǎo)電型阱施加負(fù)的相同電位，進(jìn)行對被保護(hù)元件的空穴注入或從被保護(hù)元件的電子引出的步驟。發(fā)明效果根據(jù)本發(fā)明的半導(dǎo)體裝置及其制造方法和驅(qū)動(dòng)方法，可保護(hù)存儲(chǔ)器元件不受FEOL處理的擴(kuò)散工序中的充電影響。另外，可在無論正負(fù)均為低電壓的范圍內(nèi)保護(hù)，并且，在存儲(chǔ)器元件動(dòng)作時(shí)對存儲(chǔ)器元件施加存儲(chǔ)器元件驅(qū)動(dòng)所需的正負(fù)兩極性的高電壓。圖1(a)及(b)表示本發(fā)明第1實(shí)施方式的半導(dǎo)體裝置，(a)是平面圖，(b)是(a)的lb—Ib線的截面圖。圖2是表示本發(fā)明第1實(shí)施方式的半導(dǎo)體裝置的電路圖。圖3是表示本發(fā)明第1實(shí)施方式的半導(dǎo)體裝置的制造方法的一工序的截面圖。圖4是表示本發(fā)明第1實(shí)施方式的半導(dǎo)體裝置的制造方法的一工序的截面圖。圖5是表示本發(fā)明第1實(shí)施方式的半導(dǎo)體裝置的制造方法的一工序的截面圖。圖6是表示本發(fā)明第1實(shí)施方式的半導(dǎo)體裝置的制造方法的一工序的截面圖。圖7是表示本發(fā)明第1實(shí)施方式的半導(dǎo)體裝置的制造方法的一工序的截面圖。圖8(a)(d)表示本發(fā)明第2實(shí)施方式的半導(dǎo)體裝置，(a)是平面圖，(b)是(a)的Vnib—VIIIb線的截面圖，(c)是(a)的VIIIc—VIIIc線的截面圖，(d)是(a)的vnid—vnid線的截面圖。圖9是表示本發(fā)明第2實(shí)施方式的半導(dǎo)體裝置的電路圖。圖10是表示本發(fā)明第2實(shí)施方式的半導(dǎo)體裝置的制造方法的一工序的截面圖。圖11是表示本發(fā)明第2實(shí)施方式的半導(dǎo)體裝置的制造方法的一工序的截面圖。圖12是表示本發(fā)明第2實(shí)施方式的半導(dǎo)體裝置的制造方法的一工序的截面圖。圖13是表示本發(fā)明第2實(shí)施方式的半導(dǎo)體裝置的制造方法的一工序的截面圖。圖14是表示本發(fā)明第2實(shí)施方式的半導(dǎo)體裝置的制造方法的一工序的截面圖。圖15(a)(d)表示本發(fā)明第3實(shí)施方式的半導(dǎo)體裝置，(a)是平面圖，(b)是(a)的XVb—XVb線的截面圖，(c)是(a)的XVc—XVc線的截面圖，(d)是(a)的XVd—XVd線的截面圖。圖16是表示本發(fā)明第3實(shí)施方式的半導(dǎo)體裝置的電路圖。圖17是表示本發(fā)明第3實(shí)施方式的半導(dǎo)體裝置的制造方法的一工序的截面圖。圖18是表示本發(fā)明第3實(shí)施方式的半導(dǎo)體裝置的制造方法的一工序的截面圖。圖19是表示本發(fā)明第3實(shí)施方式的半導(dǎo)體裝置的制造方法的一工序的截面圖。圖20是表示本發(fā)明第3實(shí)施方式的半導(dǎo)體裝置的制造方法的一工序的截面圖。圖21是表示本發(fā)明第3實(shí)施方式的半導(dǎo)體裝置的制造方法的一工序的截面圖。圖22是表示現(xiàn)有例的半導(dǎo)體裝置的電路圖。附圖標(biāo)記說明11半導(dǎo)體基板12分離絕緣膜13第1阱14第2阱15深阱16A第1柵極絕緣膜16B第2柵極絕緣膜16C第3柵極絕緣膜18A第l柵極電極18B第2柵極電極18C第3柵極電極21A第l源極漏極擴(kuò)散層21B第2源極漏極擴(kuò)散層22A第3源極漏極擴(kuò)散層22B第4源極漏極擴(kuò)散層26第1擴(kuò)散層27第2擴(kuò)散層31絕緣膜32被保護(hù)元件電極33偽電極35A第1導(dǎo)電膜35B第2導(dǎo)電膜41第1保護(hù)晶體管42第2保護(hù)晶體管43第3保護(hù)晶體管51A第1源極漏極擴(kuò)散層51B第2源極漏極擴(kuò)散層51C公共擴(kuò)散層52A第3源極漏極擴(kuò)散層52B第4源極漏極擴(kuò)散層56第1擴(kuò)散層57第2擴(kuò)散層58A第1連接用擴(kuò)散層58B第2連接用擴(kuò)散層59A第l導(dǎo)電型擴(kuò)散層59B第2導(dǎo)電型擴(kuò)散層66絕緣膜具體實(shí)施例方式(第1實(shí)施方式)圖1(a)及(b)是本發(fā)明第1實(shí)施方式的半導(dǎo)體裝置的一例，(a)表示平面結(jié)構(gòu)，(b)表示(a)的Ib—Ib線的截面結(jié)構(gòu)。本實(shí)施方式的半導(dǎo)體裝置具備作為被保護(hù)元件的存儲(chǔ)器元件、第1保護(hù)晶體管41及第2保護(hù)晶體管42。如圖1(a)及(b)所示，在第1導(dǎo)電型的半導(dǎo)體基板11中由分離絕緣膜12劃分的區(qū)域上，形成第1導(dǎo)電型的第1阱13和第2導(dǎo)電型的第2阱14。在第2阱14上，隔著第1柵極絕緣膜16，形成了第1柵極電極18A。分別在第2阱14中的第1柵極電極18A的兩側(cè)形成第1導(dǎo)電型的第1源極漏極擴(kuò)散層21A和第2源極漏極擴(kuò)散層21B。第1源極漏極擴(kuò)散層21A與第1導(dǎo)電型的第1擴(kuò)散層26相接。在第l擴(kuò)散層26上，隔著具有開口部的絕緣膜31，形成了作為被保護(hù)元件的柵極電極的被保護(hù)元件電極32。被保護(hù)元件電極32在開口部中與第1擴(kuò)散層26相接。在第1阱13上，隔著第2柵極絕緣膜16B，形成了第2柵極電極18B。分別在第1阱13中的第2柵極電極18B的兩側(cè)形成第2導(dǎo)電型的第3源極漏極擴(kuò)散層22A和第4源極漏極擴(kuò)散層22B。第3源極漏極擴(kuò)散層22A越過第1阱13和第2阱14的交界，延伸至第2阱14側(cè)，且與第2源極漏極擴(kuò)散層21B相接。在第1阱13中的第4源極漏極擴(kuò)散層22B側(cè)形成第1導(dǎo)電型的第2擴(kuò)散層27。第2擴(kuò)散層27和第4源極漏極擴(kuò)散層22B相接。另外，圖1中示出連接第1柵極電極18A和第2柵極電極18B、成為公共電極的實(shí)例。由此，由于與分別設(shè)為獨(dú)立的電極時(shí)相比，天線比提高，所以在防止制造工序中的充電時(shí)，由第1柵極電極18A及第2柵極電極18B可靠地施加與施加于被保護(hù)元件電極32的電壓同極性的電壓。因此，可更穩(wěn)定地得到保護(hù)效果。并且，在圖1中，第1柵極電極18A及第2柵極電極18B共用與同被保護(hù)元件電極32平行并延伸的偽電極33。由此，可進(jìn)一步提高天線比。圖2示出圖1示出的第1實(shí)施方式的半導(dǎo)體裝置的等效電路。如圖2所示，相對于作為被保護(hù)元件的存儲(chǔ)器元件的柵極電極，串聯(lián)地連接第1保護(hù)晶體管41及第2保護(hù)晶體管42。第1保護(hù)晶體管41由圖1示出的第1柵極電極18A、第1源極漏極擴(kuò)散層21A及第2源極漏極擴(kuò)散層21B形成。第2保護(hù)晶體管42由第2柵極電極18B、第3源極漏極擴(kuò)散層22A及第4源極漏極擴(kuò)散層22B形成。另外，利用各擴(kuò)散層和阱及阱和半導(dǎo)體基板形成PN結(jié)二極管。下面，參照圖l、圖2及表1說明本實(shí)施方式的半導(dǎo)體裝置的驅(qū)動(dòng)方法。另外，在以下的說明中，設(shè)被保護(hù)元件電極為端子VI;設(shè)第1柵極電極為端子V2;設(shè)第2阱為端子V3;設(shè)第2柵極電極為端子V4。表1<table>tableseeoriginaldocumentpage24</column></row><table>在包含布線工序前的制造工序中產(chǎn)生正充電時(shí)，如表1所示，向端子VI、端子V2及端子V4施加正電壓，第2保護(hù)晶體管42變?yōu)閷?dǎo)通狀態(tài)。這時(shí)，通過被保護(hù)元件電極32、第1擴(kuò)散層26、第2阱14、第3源極漏極擴(kuò)散層22A、第4源極漏極擴(kuò)散層22B及第2擴(kuò)散層27，電荷移動(dòng)到半導(dǎo)體基板ll。因此，可抑制對存儲(chǔ)器元件的電荷注入及從存儲(chǔ)器元件的電荷引出。更詳細(xì)地說明，被保護(hù)元件電極32和第1擴(kuò)散層26之間大致為金屬接合，兩者間的電位差大致為0V。由于第1擴(kuò)散層26和第2阱14之間PN結(jié)為正向偏置，所以兩者間的電位差為0.7V左右。由于第2阱14和第3源極漏極擴(kuò)散層22A之間是相同導(dǎo)電型，所以兩者間的電位差大致為0V。由于第2保護(hù)晶體管42導(dǎo)通，所以第3源極漏極擴(kuò)散層22A和第4源極漏極擴(kuò)散層22B之間的電位差大致為0V。另外，第4源極漏極擴(kuò)散層22B和第2擴(kuò)散層27之間利用金屬硅化物分路(金屬、>1;廿<K、乂卞y卜)結(jié)構(gòu)，所以電位差大致為0V。因此，作為整體，可將制造工序中的正充電抑制在1V左右。在包括布線工序前的制造工序中產(chǎn)生負(fù)充電時(shí)，如表1所示，向端子VI、端子V2及端子V4施加負(fù)電壓，第1保護(hù)晶體管41變?yōu)閷?dǎo)通狀態(tài)。由此，通過被保護(hù)元件電極32、第1擴(kuò)散層26、第1源極漏極擴(kuò)散層21A、第2源極漏極擴(kuò)散層21B、第3源極漏極擴(kuò)散層22A及第1阱13，電荷移動(dòng)到半導(dǎo)體基板ll。因此，可抑制對存儲(chǔ)器元件的電荷注入及從存儲(chǔ)器元件的電荷引出。更詳細(xì)地說明，被保護(hù)元件電極32與第1擴(kuò)散層26及第1源極漏極擴(kuò)散層21A之間大致為金屬接合，其間的電位差大致為OV。由于第l保護(hù)晶體管41導(dǎo)通，所以第1源極漏極擴(kuò)散層21A和第2源極漏極擴(kuò)散層21B之間的電位差大致為0V。接著，第2源極漏極擴(kuò)散層21B和第3源極漏極擴(kuò)散層22A之間利用金屬硅化物分路結(jié)構(gòu)，所以電位差大致為0V。由于第3源極漏極擴(kuò)散層22A和第1阱13之間PN結(jié)為正向偏置，所以兩者間的電位差為0.7V左右。因此，作為全部，可將制造工序中的負(fù)充電抑制在1V左右。另外，期望設(shè)定為端子V1、端子V2及端子V4的天線比為相同程度或與端子VI相比、端子V2及端子V4的天線比大。由此，即便對被保護(hù)元件施加的電荷很少，也可對第1保護(hù)晶體管41及第2保護(hù)晶體管42施加比閾值電壓還高的電壓，以使第1保護(hù)晶體管41及第2保護(hù)晶體管42變成導(dǎo)通狀態(tài)。制造工序結(jié)束后，在對存儲(chǔ)器元件的電子注入時(shí)，如表1所示，可通過分別對端子V1、端子V2及端子V3施加例如9V，不使保護(hù)元件動(dòng)作地向存儲(chǔ)器元件施加期望的電壓，可實(shí)現(xiàn)至存儲(chǔ)器元件的電子注入。另外，這時(shí)，可通過同時(shí)對存儲(chǔ)器元件的位線及存儲(chǔ)器元件的阱施加電壓，實(shí)現(xiàn)CHE(ChanneHotElectron)電流及FN(Fowler—Nordheim)電流等的各種電子注入動(dòng)作。制造工序結(jié)束后，在存儲(chǔ)器元件的電流讀出中，如表1所示，可通過分別對端子VI、端子V2及端子V3施加例如5V，不使保護(hù)元件動(dòng)作地向存儲(chǔ)器元件施加期望的電壓，實(shí)現(xiàn)存儲(chǔ)器元件的電流讀出。另外，這時(shí)，可通過同時(shí)對存儲(chǔ)器元件的位線及存儲(chǔ)器元件的阱施加電壓，調(diào)整讀出特性。制造工序結(jié)束后，在從存儲(chǔ)器元件引出電子時(shí)或注入空穴時(shí)，如表1所示，可通過對端子VI施加例如一6V、分別對端子V2及端子V3施加例如0V，不使保護(hù)元件動(dòng)作地向存儲(chǔ)器元件施加期望的電壓，可實(shí)現(xiàn)從存儲(chǔ)器元件的電子引出或空穴注入。另外，這時(shí)，可通過同時(shí)對存儲(chǔ)器元件的位線及存儲(chǔ)器元件的阱施加電壓，實(shí)現(xiàn)BTBT(BandToBandTunneling)電流及FN電流等的各種電子引出或空穴注入動(dòng)作。下面，參照本實(shí)施方式的半導(dǎo)體裝置的制造方法的一實(shí)例。首先，如圖3所示，在第1導(dǎo)電型的半導(dǎo)體基板11上的規(guī)定區(qū)域分別形成分離絕緣膜12、第1導(dǎo)電型的第1阱13及第2導(dǎo)電型的第2阱14;確定形成作為被保護(hù)元件的存儲(chǔ)器元件的存儲(chǔ)器元件區(qū)域、形成第1保護(hù)晶體管的第1保護(hù)晶體管區(qū)域及形成第2保護(hù)晶體管的第2保護(hù)晶體管區(qū)域。接著，如圖4所示，在存儲(chǔ)器元件區(qū)域、第1保護(hù)晶體管區(qū)域及第2保護(hù)晶體管區(qū)域形成膜厚為2nm30nm的絕緣膜66。另外，示出一體地形成絕緣膜66的實(shí)例，但也可分別在存儲(chǔ)器元件區(qū)域、第1保護(hù)晶體管區(qū)域及第2保護(hù)晶體管區(qū)域形成獨(dú)立的膜。并且，絕緣膜66將來變成柵極絕緣膜。接著，如圖5所示，在絕緣膜66中存儲(chǔ)器元件區(qū)域形成的部分形成開口部。接著，從開口部向第2阱14例如按lxlO"/cn^的注入量注入第1導(dǎo)電型雜質(zhì)，形成第1導(dǎo)電型的第1擴(kuò)散層26。另外，替代此方法，例如，也可在與用于設(shè)定周圍晶體管的閾值(Vt)的雜質(zhì)注入等的同時(shí)，經(jīng)絕緣膜66注入第1導(dǎo)電型雜質(zhì)。接著，如圖6所示，在存儲(chǔ)器元件區(qū)域形成作為存儲(chǔ)器元件的柵極電極的被保護(hù)元件電極32，在第1保護(hù)晶體管區(qū)域形成第1柵極電極18A,在第2保護(hù)晶體管區(qū)域形成第2柵極電極18B。另外，通過該工序中的熱處理，第1擴(kuò)散層26的分布區(qū)域比剛注入后寬。只要形成為被保護(hù)元件電極32在開口部中與第1擴(kuò)散層26直接相接即可。但是，也可構(gòu)成為在界面中存在厚度為4nm以下的絕緣膜。這是因?yàn)槿绻?nm以下，則由于被保護(hù)元件電極32和第1擴(kuò)散層26大致金屬接合，所以可充分確保被保護(hù)元件電極32和第1擴(kuò)散層26的電連接。另夕卜，如果存在4nm以下的絕緣膜，則由于可降低來自基板的Si異常生長的可能性，得到加工穩(wěn)定性增加的效果。另外，被保護(hù)元件電極32也可是由上層和下層構(gòu)成的2層結(jié)構(gòu)。這時(shí)，首先，堆積電極的下層，接著，通過蝕刻去除至少包含開口部的區(qū)域。之后，從開口部注入第1導(dǎo)電型雜質(zhì)后，形成第1擴(kuò)散層，然后，堆積電極的上層。由此，在開口部中，電極的上層和第1擴(kuò)散層直接或經(jīng)厚度為4nm以下的絕緣膜后連接。接著，如圖7所示，在第2阱14中的第1柵極電極18A的兩側(cè)的區(qū)域例如按lxlO'Vcn^的注入量注入第1導(dǎo)電型雜質(zhì)。由此，分別在第1柵極電極18A的兩側(cè)形成第1源極漏極擴(kuò)散層21A和第2源極漏極擴(kuò)散層21B。這時(shí)，進(jìn)行離子注入，以使第1源極漏極擴(kuò)散層21A和第1擴(kuò)散層26相接。另外，在第1阱13中的第2柵極電極18B的兩側(cè)的區(qū)域例如按lxl0's/cn^的注入量注入第2導(dǎo)電型雜質(zhì)。由此，分別在第2柵極電極18B的兩側(cè)形成第3源極漏極擴(kuò)散層22A和第4源極漏極擴(kuò)散層22B。這時(shí)，第3源極漏極擴(kuò)散層22A延伸至第2阱14，與第2源極漏極擴(kuò)散層21B相接。并且，在第1阱13中，注入第1導(dǎo)電型雜質(zhì)后，形成第2擴(kuò)散層27，以與第4源極漏極擴(kuò)散層22B相接。另外，雜質(zhì)注入的順序未特別限定。并且，也可組合相同導(dǎo)電型的雜質(zhì)注入后進(jìn)行。另外，在每個(gè)被保護(hù)元件、第1保護(hù)晶體管及第2保護(hù)晶體管中，即可在柵極電極上形成側(cè)壁，也可在擴(kuò)散層上設(shè)置擴(kuò)張(extention)區(qū)域等。另外，最好在第1源極漏極擴(kuò)散層21A、第2源極漏極擴(kuò)散層21B、第3源極漏極擴(kuò)散層22A、第4源極漏極擴(kuò)散層22B及第2擴(kuò)散層27的上部形成金屬硅化物層。在沒有金屬硅化物層時(shí)，利用反向偏置時(shí)高濃度雜質(zhì)擴(kuò)散層之間的PN結(jié)的耐壓性低，來進(jìn)行第1導(dǎo)電型的第2源極漏極擴(kuò)散層21B和第2導(dǎo)電型的第3源極漏極擴(kuò)散層22A的連接及第2導(dǎo)電型的第4源極漏極擴(kuò)散層22B和第1導(dǎo)電型的第2擴(kuò)散層27的連接。但是，可通過形成金屬硅化物層，變成直接的金屬接合，所以提高連接性，將制造工序中的充電保護(hù)電壓范圍設(shè)為更低電壓。如上所述，現(xiàn)有技術(shù)中被保護(hù)元件的保護(hù)效果僅能在布線工序以后發(fā)揮，相反，本實(shí)施方式的半導(dǎo)體裝置從FEOL處理開始發(fā)揮保護(hù)效果。并且，在現(xiàn)有技術(shù)中，其結(jié)構(gòu)上在制造工序結(jié)束后不能對被保護(hù)元件施加負(fù)電壓，相反，本實(shí)施方式的半導(dǎo)體裝置得到如下效果在制造工序結(jié)束后可對被保護(hù)元件施加正負(fù)兩極性的高電壓。并且，在本實(shí)施方式中，通過經(jīng)第1擴(kuò)散層連接作為被保護(hù)元件的存儲(chǔ)器元件的柵極電極、和第l保護(hù)晶體管的源極漏極擴(kuò)散層，從FEOL處理開始發(fā)揮保護(hù)效果。但是，通過與現(xiàn)有技術(shù)相同的布線工序連接存儲(chǔ)器元件的柵極電極和第1保護(hù)晶體管的源極漏極擴(kuò)散層的結(jié)構(gòu)也有用。這時(shí)，在布線工序之后保護(hù)被保護(hù)元件，但可在制造工序結(jié)束后為了驅(qū)動(dòng)存儲(chǔ)器元件而對存儲(chǔ)器元件施加負(fù)極性的高電壓，同時(shí)，對應(yīng)未直接連接基板中的擴(kuò)散層彼此的構(gòu)造，可得到降低制造工序數(shù)量及制造難度的效果。(第2實(shí)施方式)下面，參照本發(fā)明的第2實(shí)施方式。圖8(a)(d)是第2實(shí)施方式的半導(dǎo)體裝置的一實(shí)例，(a)表示平面結(jié)構(gòu)，(b)表示(a)的VlIIb—VIIIb線的截面結(jié)構(gòu)，(c)表示(a)的VIIIc—VIIIc線的截面結(jié)構(gòu)，(d)表示(a)的VIIId—VIIId線的截面結(jié)構(gòu)。本實(shí)施方式的半導(dǎo)體裝置具備作為被保護(hù)元件的存儲(chǔ)器元件、第1保護(hù)晶體管及第2保護(hù)晶體管。如圖8(a)(d)所示，本實(shí)施方式的半導(dǎo)體裝置在第1導(dǎo)電型的半導(dǎo)體基板11上形成第2導(dǎo)電型的深阱15。在深阱15的上部形成第1導(dǎo)電型的第1阱13和第2導(dǎo)電型的第2阱14。在第1阱13形成第1保護(hù)晶體管41。第1保護(hù)晶體管41具有在第1阱13上依次形成的第1柵極絕緣膜16A及第1柵極電極18A;分別在第1阱13上的第1柵極電極18A的兩側(cè)形成的第2導(dǎo)電型的第1源極漏極擴(kuò)散層51A及第2源極漏極擴(kuò)散層51B。第1源極漏極擴(kuò)散層51A與第2導(dǎo)電型的第1擴(kuò)散層56相接。在第l擴(kuò)散層56上，隔著具有開口部的絕緣膜31后，形成作為被保護(hù)元件的柵極電極的被保護(hù)元件電極32。在開口部，被保護(hù)元件電極32與第l擴(kuò)散層56相接。在第1阱13中由分離絕緣膜12分離的區(qū)域中，形成第1導(dǎo)電型的第2擴(kuò)散層57。在第2阱14形成第2保護(hù)晶體管42。第2保護(hù)晶體管42具有在第2阱14上依次形成的第2柵極絕緣膜16B及第2柵極電極18B;和分別在第2阱14中的第2柵極電極18B的兩側(cè)形成的第1導(dǎo)電型的第3源極漏極擴(kuò)散層52A及第4源極漏極擴(kuò)散層52B。第3源極漏極擴(kuò)散層52A與第2擴(kuò)散層57相接。在半導(dǎo)體基板11中的形成深阱15的區(qū)域和由分離絕緣膜12分離的區(qū)域，形成第1導(dǎo)電型的第1連接用擴(kuò)散層58A及第2連接用擴(kuò)散層58B。將第1連接用擴(kuò)散層58A和第2源極漏極擴(kuò)散層51B通過作為連接用電極的第1導(dǎo)電膜35A電連接，將第2連接用擴(kuò)散層58B和第4源極漏極擴(kuò)散層52B通過第2導(dǎo)電膜35B電連接。另外，圖8中示出連接第1柵極電極18A和第2柵極電極18B而成為公共電極的實(shí)例。由此，由于與分別設(shè)為獨(dú)立的電極時(shí)相比，天線比提高，所以在防止制造工序中的充電時(shí)，通過第1柵極電極18A及第2柵極電極18B可靠地施加與施加于被保護(hù)元件電極32的電壓同極性的電壓。因此，可更穩(wěn)定地得到保護(hù)效果。并且，在圖8中，第1柵極電極18A、第2柵極電極18B共用與同被保護(hù)元件電極32平行并延伸的偽電極33。由此，可進(jìn)一步提高天線比。圖9表示圖8示出的半導(dǎo)體裝置的等效電路。如圖9所示，相對于作為被保護(hù)元件的存儲(chǔ)器元件的柵極電極，串聯(lián)地連接第1保護(hù)晶體管41和第2保護(hù)晶體管。第1保護(hù)晶體管41由圖8示出的第1柵極電極18A、第1源極漏極擴(kuò)散層51A及第2源極漏極擴(kuò)散層51B形成。第2保護(hù)晶體管42由第2柵極電極18B、第3源極漏極擴(kuò)散層52A及第4源極漏極擴(kuò)散層52B形成。另外，利用各擴(kuò)散層和阱及阱和半導(dǎo)體基板形成PN結(jié)二極管。下面，參照圖8、圖9及表2說明本實(shí)施方式的半導(dǎo)體裝置的驅(qū)動(dòng)方法。另外，在下面的說明中，設(shè)被保護(hù)元件電極為端子VI;設(shè)第1柵極電極為端子V2;設(shè)第2阱為端子V3;設(shè)第2柵極電極為端子V4。<formula>formulaseeoriginaldocumentpage29</formula>在包含布線工序前的制造工序中產(chǎn)生正充電時(shí)，如表2所示，向端子VI、端子V2、及端子V4施加正電壓，第1保護(hù)晶體管變成導(dǎo)通狀態(tài)。由此，通過被保護(hù)元件電極32、第1擴(kuò)散層56、第1源極漏極擴(kuò)散層51A、第2源極漏極擴(kuò)散層51B、第1導(dǎo)電膜35A、第1連接用擴(kuò)散層58A，電荷移動(dòng)到半導(dǎo)體基板ll。因此，可抑制至作為被保護(hù)元件的存儲(chǔ)器元件的電荷注入及從存儲(chǔ)器元件的電荷引出。更詳細(xì)地說明，被保護(hù)元件電極32和第1擴(kuò)散層56之間大致為金屬接合，兩者間的電位差大致為0V。由于第1保護(hù)晶體管導(dǎo)通，所以第1源極漏極擴(kuò)散層51A和第2源極漏極擴(kuò)散層51B之間的電位差大致為0V。另外，由于第2源極漏極擴(kuò)散層51B和半導(dǎo)體基板11之間大致為金屬接合，所以電位差大致為0V。因此，作為整體，可將制造工序中的正充電抑制在1V左右。在包含布線工序前的制造工序中產(chǎn)生負(fù)充電時(shí)，如表2所示，向端子VI、端子V2及端子V4施加負(fù)電壓，第2保護(hù)晶體管變成導(dǎo)通狀態(tài)。由此，通過被保護(hù)元件電極32、第1擴(kuò)散層56、第1阱13、第2擴(kuò)散層57、第3源極漏極擴(kuò)散層52A、第2導(dǎo)電膜35B、第2連接用擴(kuò)散層58B，電荷移動(dòng)到半導(dǎo)體基板ll。因此，可抑制至存儲(chǔ)器元件的電荷注入及從存儲(chǔ)器元件的電荷引出。更詳細(xì)地說明，被保護(hù)元件電極32和第1擴(kuò)散層56之間大致為金屬接合，兩者間的電位差大致為0V。第1擴(kuò)散層56和第1阱13之間PN結(jié)為正向偏置，電位差為0.7V左右。由于第2保護(hù)晶體管導(dǎo)通，所以第3源極漏極擴(kuò)散層52A和第4源極漏極擴(kuò)散層52B之間的電位差為0V。由于第4源極漏極擴(kuò)散層52B和半導(dǎo)體基板11之間大致為金屬接合，所以電位差大致為OV。因此，作為整體，可將制造工序中的負(fù)充電抑制在IV左右。另外，期望設(shè)定為端子V1、端子V2及端子V4的天線比為相同程度或與端子V1相比、端子V2及端子V4的天線比大。這是因?yàn)榈趌保護(hù)晶體管及第2保護(hù)晶體管以較少電荷被施加比閾值電壓高的電壓，變成導(dǎo)通狀態(tài)。制造工序結(jié)束后，在至存儲(chǔ)器元件的電子注入時(shí)，如表2所示，可通過對端子VI例如施加9V、分別對端子V2及端子V3例如施加0V，不使保護(hù)元件動(dòng)作地向存儲(chǔ)器元件施加期望電壓。由此，可實(shí)現(xiàn)至存儲(chǔ)器元件的電子注入。另外，這時(shí)，通過同時(shí)對存儲(chǔ)器元件的位線及存儲(chǔ)器元件的阱施加電壓，可實(shí)現(xiàn)CHE電流或FN電流等的各種電子注入動(dòng)作。制造工序結(jié)束后，在存儲(chǔ)器元件的電流讀出中，如表2所示，可通過對端子VI施加5V、分別對端子V2及端子V3施加0V，可不使保護(hù)元件動(dòng)作地向存儲(chǔ)器元件施加期望的電壓。因此，可實(shí)現(xiàn)存儲(chǔ)器元件的電流讀出。另外，這時(shí)，可通過同時(shí)對存儲(chǔ)器元件的位線及存儲(chǔ)器元件的阱施加電壓，調(diào)整讀出特性。制造工序結(jié)束后，在從存儲(chǔ)器元件的電子引出時(shí)或空穴注入時(shí)，如表2所示，可通過分別對端子V1、端子V2及端子V3施加一6V，可不使保護(hù)元件動(dòng)作地向存儲(chǔ)器元件施加期望的電壓。由此，可實(shí)現(xiàn)從存儲(chǔ)器元件的電子引出或空穴注入。另外，這時(shí)，可通過同時(shí)對存儲(chǔ)器元件的位線及存儲(chǔ)器元件的阱施加電壓，實(shí)現(xiàn)BTBT電流或FN電流等的各種電子引出或空穴注入動(dòng)作。下面，參照第2實(shí)施方式的半導(dǎo)體裝置的制造方法的一例。圖10圖14分別按工序順序表示第2實(shí)施方式的半導(dǎo)體裝置的制造方法。另外，在各圖中，(a)表示圖8(a)的VIIIb—VIIIb線的截面，(b)表示VIIIc—VIIIc線的截面，(c)表示VIIId—VIIId線的截面。首先，如圖10所示，在第l導(dǎo)電型的半導(dǎo)體基板ll的規(guī)定區(qū)域形成分離絕緣膜12、第1導(dǎo)電型的第1阱13、第2阱14及第2導(dǎo)電型的深阱15，并確定存儲(chǔ)器元件區(qū)域、第1保護(hù)晶體管區(qū)域及第2保護(hù)晶體管區(qū)域。接著，如圖11所示，在存儲(chǔ)器元件區(qū)域、第1保護(hù)晶體管區(qū)域及第2保護(hù)晶體管區(qū)域形成膜厚2nm30nm的絕緣膜66。絕緣膜66在存儲(chǔ)器元件區(qū)域、第1保護(hù)晶體管區(qū)域及第2保護(hù)晶體管區(qū)域內(nèi)即可是公共的膜，也可是分別獨(dú)立的膜。接著，如圖12所示，在存儲(chǔ)器元件區(qū)域的一部分中，去除絕緣膜66，形成開口部。接著，從該開口部向第1阱13內(nèi)例如按lxlO"/cri^的注入量注入第2導(dǎo)電型雜質(zhì)，形成第1擴(kuò)散層56。另外，替代此方法，例如，也可在與用于設(shè)定周圍晶體管的閾值(vt)的注入等同時(shí)，經(jīng)絕緣膜66注入第2導(dǎo)電型雜質(zhì)。之后，有選擇地去除絕緣膜66，例如，按lxlO"/cn^的注入量注入第1導(dǎo)電型雜質(zhì)，在半導(dǎo)體基板11中形成深阱15的區(qū)域外側(cè)、且隔著分離絕緣膜12與第1阱13相鄰的區(qū)域形成第1連接用擴(kuò)散層58A，在隔著分離絕緣膜12與第2阱14相鄰的區(qū)域形成第2連接用擴(kuò)散層58B。另外，在第2阱14中隔著分離絕緣膜12與第2連接用擴(kuò)散層58B對置的區(qū)域形成第1導(dǎo)電型擴(kuò)散層59A。第1導(dǎo)電型擴(kuò)散層59A將來與第4源極漏極擴(kuò)散層變成一體。另外，例如，按lxlO's/cr^的注入量注入第2導(dǎo)電型雜質(zhì)，在第1阱13中隔著分離絕緣膜12與第1連接用擴(kuò)散層58A對置的區(qū)域形成第2導(dǎo)電型擴(kuò)散層59B。第2導(dǎo)電型擴(kuò)散層59B將來與第2源極漏極擴(kuò)散層51B變成一體。接著，如圖13所示，分別在存儲(chǔ)器元件的形成區(qū)域形成作為存儲(chǔ)器元件的柵極電極的被保護(hù)元件電極32，在第1保護(hù)晶體管的形成區(qū)域形成第1柵極電極18A，在第2保護(hù)晶體管區(qū)域形成第2柵極電極18B。并且，形成跨過分離絕緣膜12而電連接第2導(dǎo)電型擴(kuò)散層59B和第1連接用擴(kuò)散層58A的第1導(dǎo)電膜35A、和跨過絕緣膜12而電連接第1導(dǎo)電型擴(kuò)散層59A和第2連接用擴(kuò)散層58B的第2導(dǎo)電膜35B。另外，通過該工序中的熱處理，第1擴(kuò)散層56的分布區(qū)域比剛注入后寬。只要形成為被保護(hù)元件電極32在開口部與第l擴(kuò)散層56直接連接即可。但是，也可構(gòu)成為在界面下存在厚度為4nm以下的絕緣膜。這是因?yàn)槿绻?nm以下，則由于被保護(hù)元件電極32和第1擴(kuò)散層26大致金屬接合，所以可充分確保被保護(hù)元件電極32和第1擴(kuò)散層26的電連接。如果存在4nm以下的絕緣膜，則由于可降低來自基板的Si異常生長的可能性，所以得到加工穩(wěn)定性增加的效果。另外，被保護(hù)元件電極32也可是由上層和下層構(gòu)成的2層結(jié)構(gòu)。這時(shí)，首先，堆積電極的下層，接著，通過蝕刻去除至少包含開口部的區(qū)域。之后，從開口部注入第1導(dǎo)電型雜質(zhì)后，形成第l擴(kuò)散層，然后，堆積電極的上層。由此，在開口部中，電極的上層和第1擴(kuò)散層直接或經(jīng)厚度為4nm以下的絕緣膜后連接。接著，如圖14所示，在第1阱13中的第1柵極電極18A的兩側(cè)區(qū)域例如按lxl0's/cr^的注入量注入第2導(dǎo)電型雜質(zhì)。由此，分別在第l柵極電極18A的兩側(cè)形成第1源極漏極擴(kuò)散層51A和第2源極漏極擴(kuò)散層51B。這時(shí)，進(jìn)行離子注入，以使第1源極漏極擴(kuò)散層51A和第1擴(kuò)散層56相接。另外，進(jìn)行離子注入，以使第2源極漏極擴(kuò)散層51B和第2導(dǎo)電型擴(kuò)散層59B相接并成為一體。由此，第2源極漏極擴(kuò)散層51B經(jīng)第1導(dǎo)電膜35A及第1連接用擴(kuò)散層58A后，與半導(dǎo)體基板11連接。另夕卜，在第2阱14中的第2柵極電極18B的兩側(cè)例如按lxl015/cm2的注入量注入第1導(dǎo)電型雜質(zhì)。由此，分別在第2柵極電極18B的兩側(cè)形成第3源極漏極擴(kuò)散層52A和第4源極漏極擴(kuò)散層52B。這時(shí)，第4源極漏極擴(kuò)散層52B與第1導(dǎo)電型擴(kuò)散層59A相接并成為一體。由此，第4源極漏極擴(kuò)散層52B經(jīng)第2導(dǎo)電膜35B及第2連接用擴(kuò)散層58B后，與半導(dǎo)體基板ll連接。然后，在第1阱13中，注入第l導(dǎo)電型雜質(zhì)，形成第2擴(kuò)散層57，以使其與第2源極漏極擴(kuò)散層51B分離。這時(shí)，第2擴(kuò)散層57跨在第1阱13和第2阱14上，在第2阱內(nèi)形成為與第3源極漏極擴(kuò)散層52相接。另外，雜質(zhì)注入順序未特別限定。并且，也可組合相同導(dǎo)電型的雜質(zhì)注入后進(jìn)行。另外，也可不利用分離絕緣膜12分離第2源極漏極擴(kuò)散層51B和半導(dǎo)體基板ll，而采用使用了第1導(dǎo)電型擴(kuò)散層的擴(kuò)散層分離方式。這時(shí)，不利用分離絕緣膜12上形成的第1導(dǎo)電膜35A連接第2源極漏極擴(kuò)散層51B和半導(dǎo)體基板，只要利用半導(dǎo)體基板11上形成的金屬硅化物分路結(jié)構(gòu)連接即可。這時(shí)，第1連接用擴(kuò)散層58A及第2導(dǎo)電型擴(kuò)散層59B不必在上述的制造工序中形成，并且，注入量為lxlO"/cn^左右即可。另外，第4源極漏極擴(kuò)散層52B和半導(dǎo)體基板11也一樣，作為擴(kuò)散層分離方式，也可通過半導(dǎo)體基板11上形成的金屬硅化物分路結(jié)構(gòu)來連接。另外，在每個(gè)被保護(hù)元件、第l保護(hù)晶體管及第2保護(hù)晶體管中，即可在柵極電極形成側(cè)壁，也可在擴(kuò)散層形成擴(kuò)張區(qū)域。另外，也可在第1源極漏極擴(kuò)散層51A、第2源極漏極擴(kuò)散層51B、第3源極漏極擴(kuò)散層52A、第4源極漏極擴(kuò)散層52B及第2擴(kuò)散層57的上部形成金屬硅化物層。由此，各保護(hù)晶體管的驅(qū)動(dòng)力增加，工序中充電時(shí)電荷逃逸的效果提高。如上所述，現(xiàn)有技術(shù)中被保護(hù)元件的保護(hù)效果僅能在布線工序以后發(fā)揮，相反，本實(shí)施方式的半導(dǎo)體裝置從FEOL處理開始發(fā)揮保護(hù)效果。并且，在現(xiàn)有技術(shù)中，其結(jié)構(gòu)上不能在制造工序結(jié)束后對被保護(hù)元件施加負(fù)電壓，相反，本實(shí)施方式的半導(dǎo)體裝置得到如下效果在制造工序結(jié)束后可對被保護(hù)元件施加正負(fù)兩極性的高電壓。并且，在本實(shí)施方式中，通過經(jīng)第1擴(kuò)散層連接作為被保護(hù)元件的存儲(chǔ)器元件的柵極電極和第1保護(hù)晶體管的源極漏極擴(kuò)散層，使保護(hù)效果從FEOL處理開始就發(fā)揮。但是，通過與現(xiàn)有技術(shù)相同的布線工序連接存儲(chǔ)器元件的柵極電極和第1保護(hù)晶體管的源極漏極擴(kuò)散層的結(jié)構(gòu)也有用。這時(shí)，在布線工序以后保護(hù)被保護(hù)元件，但在制造工序結(jié)束后為了驅(qū)動(dòng)存儲(chǔ)器元件而可對存儲(chǔ)器元件施加負(fù)極性的高電壓，同時(shí)，對應(yīng)未直接連接基板中的擴(kuò)散層彼此的結(jié)構(gòu)，得到可降低制造工序數(shù)量及制造難度的效果。另外，第2實(shí)施方式的半導(dǎo)體裝置與第1實(shí)施方式相比，形成保護(hù)結(jié)構(gòu)所需的布局面積大，但第2導(dǎo)電型的雜質(zhì)擴(kuò)散層容易形成。具體地，如果在作為被保護(hù)元件的存儲(chǔ)器元件是使用上下2層層疊電極的非易失性存儲(chǔ)器時(shí)，將電極下層用作掩膜，則可將用于形成存儲(chǔ)器元件的源極漏極擴(kuò)散層的注入工序和用于形成第2型導(dǎo)電型的雜質(zhì)擴(kuò)散層的注入工序作為1個(gè)工序。(第3實(shí)施方式)下面，參照本發(fā)明的第3實(shí)施方式。圖15(a)(d)是第3實(shí)施方式的半導(dǎo)體裝置的一例。(a)表示平面結(jié)構(gòu)，(b)表示(a)的XVb—XVb線的截面結(jié)構(gòu)，(c)表示(a)的XVc—XVc線的截面結(jié)構(gòu)，(d)表示(a)的XVd—XVd線的截面結(jié)構(gòu)。本實(shí)施方式的半導(dǎo)體裝置具備在第1導(dǎo)電型的第1阱13形成的第1保護(hù)晶體管及第2保護(hù)晶體管；在第2阱14形成的第2保護(hù)晶體管。如圖15(a)(d)所示，本實(shí)施方式的半導(dǎo)體裝置形成第1導(dǎo)電型的半導(dǎo)體基板11、第2導(dǎo)電型的深阱15。在深阱15的上部形成第1阱13和第2阱14。在第1阱13形成第1保護(hù)晶體管41及第2保護(hù)晶體管42。第1保護(hù)晶體管41具有在第1阱13上依次形成的第1柵極絕緣膜16A及第1柵極電極18A;和分別在第1阱13中的第1柵極電極18A的兩側(cè)形成的第2導(dǎo)電型的第1源極漏極擴(kuò)散層51A及公共擴(kuò)散層51C。第2保護(hù)晶體管42具有在第1阱13上依次形成的第2柵極絕緣膜16B及第2柵極電極18B;和分別在第1阱13中的第2柵極電極18B的兩側(cè)形成的第2導(dǎo)電型的公共擴(kuò)散層51C和第2源極漏極擴(kuò)散層51B。第1保護(hù)晶體管41和第2保護(hù)晶體管42共享公共擴(kuò)散層51C。第1源極漏極擴(kuò)散層51A與第2導(dǎo)電型的第1擴(kuò)散層56連接。在第1擴(kuò)散層56上，隔著具有開口部的絕緣膜31后，形成作為被保護(hù)元件的柵極電極的被保護(hù)元件電極32。被保護(hù)元件電極32在開口部中與第1擴(kuò)散層56連接。在第1阱13中的由分離絕緣膜12分離的區(qū)域上形成第1導(dǎo)電型的第2擴(kuò)散層57。在第2阱14上，隔著第3柵極絕緣膜16C后，形成第3柵極電極18C。分別在第2阱中14的第3柵極電極18C的兩側(cè)形成第1導(dǎo)電型的第3源極漏極擴(kuò)散層52A及第4源極漏極擴(kuò)散層52B。第3源極漏極擴(kuò)散層漏極52A漏極與第2擴(kuò)散層57相接。在半導(dǎo)體基板11中的形成深阱15的區(qū)域和由分離絕緣膜12分離的區(qū)域上，形成第1導(dǎo)電型的第1連接用擴(kuò)散層58A及第2連接用擴(kuò)散層58B。第1連接用擴(kuò)散層58A和第2源極漏極漏極擴(kuò)散層51B通過作為連接用電極的第1導(dǎo)電膜35A電連接，第2連接用擴(kuò)散層58B和第4源極漏極擴(kuò)散層52B通過第2導(dǎo)電膜35B電連接。另外，在圖15中示出連接第1柵極電極18A、第2柵極電極18B及第3柵極電極18C變成公共電極的實(shí)例。由此，由于與分別設(shè)為獨(dú)立的電極時(shí)相比，天線比提高，所以在防止制造工序中的充電時(shí)，由第l柵極電極18A、第2柵極電極18B及第3柵極電極18C可靠地施加與施加于被保護(hù)元件電極32的電壓同極性的電壓。因此，可更穩(wěn)定地得到保護(hù)效果。并且，在圖15中，第1柵極電極18A、第2柵極電極18B及第3柵極電極18C共用與同被保護(hù)元件電極32并行并延伸的偽電極33。由此，可進(jìn)一步提高天線比。圖16表示圖15示出的半導(dǎo)體裝置的等效電路。如圖16所示，相對于作為被保護(hù)元件的存儲(chǔ)器元件的柵極電極，串聯(lián)地連接第l保護(hù)晶體管41、第2保護(hù)晶體管42及第3保護(hù)晶體管43。第1保護(hù)晶體管41由圖15示出的第1柵極電極18A、第1源極漏極擴(kuò)散層51A及公共擴(kuò)散層51C形成。第2保護(hù)晶體管42由第2柵極電極18B、第2源極漏極擴(kuò)散層51B及公共擴(kuò)散層51C形成。第3保護(hù)晶體管43由第3柵極電極18C、第3源極漏極擴(kuò)散層52A及第4源極漏極擴(kuò)散層52B形成。另外，由各擴(kuò)散層和阱及阱和半導(dǎo)體基板形成PN結(jié)二極管。下面，參照圖15、圖16及表3說明本實(shí)施方式的半導(dǎo)體裝置的驅(qū)動(dòng)方法。另外，在下面的說明中，設(shè)被保護(hù)元件電極為端子VI;設(shè)第1柵極電極為端子V2;設(shè)第2阱為端子V3;設(shè)第2柵極電極為端子V4;設(shè)第3柵極電極為端子V5。<table>tableseeoriginaldocumentpage36</column></row><table>在包含布線工序前的制造工序中產(chǎn)生正充電時(shí)，如表3所示，向端子VI、端子V2、端子V4及端子V5施加正電壓，第1保護(hù)晶體管及第2保護(hù)晶體管變成導(dǎo)通狀態(tài)。由此，通過被保護(hù)元件電極32、第1擴(kuò)散層56、第1源極漏極擴(kuò)散層51A、公共擴(kuò)散層51C、第2源極漏極擴(kuò)散層51B、第1導(dǎo)電膜35A、及第1連接用擴(kuò)散層58A，電荷移動(dòng)到半導(dǎo)體基板ll。因此，可抑制至存儲(chǔ)器元件的電荷注入及從存儲(chǔ)器元件的電荷引出。更詳細(xì)地說明，被保護(hù)元件電極32和第1擴(kuò)散層56之間大致為金屬接合，兩者間的電位差大致為0V。由于第1保護(hù)晶體管及第2保護(hù)晶體管導(dǎo)通，所以第1源極漏極擴(kuò)散層51A和第2源極漏極擴(kuò)散層51B之間的電位差大致為OV。另外，由于第2源極漏極擴(kuò)散層51B和半導(dǎo)體基板ll之間大致為金屬接合，所以電位差大致為OV。因此，作為整體，可將制造工序中的正充電抑制在1V左右。在包含布線工序前的制造工序中產(chǎn)生負(fù)充電時(shí)，如表3所示，向端子VI、端子V2、端子V4、端子V5施加負(fù)電壓，第3保護(hù)晶體管變成導(dǎo)通狀態(tài)。由此，通過被保護(hù)元件電極32、第1擴(kuò)散層56、第1阱13、第2擴(kuò)散層57、第3源極漏極擴(kuò)散層52A、第2導(dǎo)電膜35B、及第2連接用擴(kuò)散層58B，電荷移動(dòng)到半導(dǎo)體基板11。因此，可抑制至存儲(chǔ)器元件的電荷注入及從存儲(chǔ)器元件的電荷引出。更詳細(xì)地說明，被保護(hù)元件電極32和第1擴(kuò)散層56之間大致為金屬接合，兩者間的電位差大致為0V。第1擴(kuò)散層56和第1阱13之間PN結(jié)為正向偏置，電位差為0.7V左右。由于第2保護(hù)晶體管導(dǎo)通，所以第3源極漏極擴(kuò)散層52A和第4源極漏極擴(kuò)散層52B之間的電位差為0V。由于第4源極漏極擴(kuò)散層52B和半導(dǎo)體基板11之間大致為金屬接合，所以電位差大致為OV。因此，作為整體，可將制造工序中的負(fù)充電抑制在IV左右。另外，期望設(shè)定為端子V1、端子V2、端子V4及端子V5的天線比為相同程度或與端子V1相比、端子V2、端子V4及端子V5的天線比大。這是因?yàn)榈?保護(hù)晶體管及第2保護(hù)晶體管以較少電荷被施加比閾值電壓高的電壓，變成導(dǎo)通狀態(tài)。制造工序結(jié)束后，在至存儲(chǔ)器元件的電子注入時(shí)，如表3所示，可通過對端子VI例如施加9V、分別對端子V2及端子V3例如施加0V，不使保護(hù)元件動(dòng)作地向存儲(chǔ)器元件施加期望的電壓。由此，可實(shí)現(xiàn)至存儲(chǔ)器元件的電子注入。另外，這時(shí)，可通過同時(shí)對存儲(chǔ)器元件的位線及存儲(chǔ)器元件的阱施加電壓，實(shí)現(xiàn)CHE電流或FN電流等的各種電子注入動(dòng)作。制造工序結(jié)束后，在存儲(chǔ)器元件的電流讀出中，如表3所示，可通過對端子VI施加5V、分別向端子V2及端子V3施加0V，不使保護(hù)元件動(dòng)作地向存儲(chǔ)器元件施加期望的電壓。由此，可實(shí)現(xiàn)存儲(chǔ)器元件的電流讀出。另外，這時(shí)，可通過同時(shí)對存儲(chǔ)器元件的位線及存儲(chǔ)器元件的阱施加電壓，調(diào)整讀出特性。制造工序結(jié)束后，在從存儲(chǔ)器元件的引出電子時(shí)或注入空穴時(shí)，如表3所示，可通過分別對端子V1、端子V2及端子V3施加一6V，不使保護(hù)元件動(dòng)作地向存儲(chǔ)器元件施加期望的電壓。由此，可實(shí)現(xiàn)從存儲(chǔ)器元件的電子引出或空穴注入。另外，這時(shí)，可通過同時(shí)對存儲(chǔ)器元件的位線及存儲(chǔ)器元件的阱施加電壓，實(shí)現(xiàn)BTBT電流或FN電流等的各種電子引出或空穴注入動(dòng)作。下面，參照第3實(shí)施方式的半導(dǎo)體裝置的制造方法的一例。圖17圖21分別按工序順序表示第3實(shí)施方式的半導(dǎo)體裝置的制造方法。另外，在各圖中，(a)表示圖15(a)的XVb—XVb線的截面；(b)表示XVc—XVc線的截面；(c)表示XVd—XVd線的截面。首先，如圖17所示，在第1導(dǎo)電型的半導(dǎo)體基板11的規(guī)定區(qū)域上形成分離絕緣膜12、第1導(dǎo)電型的第1阱13、第2導(dǎo)電型的第2阱14及第2導(dǎo)電型的深阱15，并確定存儲(chǔ)器元件區(qū)域、第l保護(hù)晶體管區(qū)域、第2保護(hù)晶體管區(qū)域及第3保護(hù)晶體管區(qū)域。接著，如圖18所示，在存儲(chǔ)器元件區(qū)域、第1保護(hù)晶體管區(qū)域、第2保護(hù)晶體管區(qū)域及第3保護(hù)晶體管區(qū)域形成膜厚2nm30nm的絕緣膜66。絕緣膜66在存儲(chǔ)器元件區(qū)域、第1保護(hù)晶體管區(qū)域及第2保護(hù)晶體管區(qū)域是公共的膜，也可是分別獨(dú)立的膜。然后，如圖19所示，在存儲(chǔ)器元件區(qū)域的一部分中去除絕緣膜66，形成開口部。接著，從開口部向第1阱13內(nèi)例如按lxlO's/cn^的注入量注入第2導(dǎo)電型雜質(zhì)，形成第1擴(kuò)散層56。另外，替代此方法，例如也可在與用于設(shè)定周圍晶體管的閾值(Vt)的注入等的同時(shí)，經(jīng)絕緣膜66后，注入第2導(dǎo)電型雜質(zhì)。之后，有選擇地去除絕緣膜66，例如按lxlO"/cn^的注入量注入第1導(dǎo)電型雜質(zhì)，在半導(dǎo)體基板11中形成深阱15的區(qū)域外側(cè)、且與第1阱13鄰接的區(qū)域中形成第1連接用擴(kuò)散層58A，在與第2阱14鄰接的區(qū)域中形成第2連接用擴(kuò)散層58B。另外，在第2阱14中隔著分離絕緣膜12與第2連接用擴(kuò)散層58B對置的區(qū)域中形成第1導(dǎo)電型擴(kuò)散層59A。第1導(dǎo)電型擴(kuò)散層59A將來與第4源極漏極擴(kuò)散層成為一體。另外，例如按lxl0's/cn^的注入量注入第2導(dǎo)電型雜質(zhì)，在第1阱13中隔著分離絕緣膜12與第1連接用擴(kuò)散層58A對置的區(qū)域中形成第2導(dǎo)電型擴(kuò)散層59B。第2導(dǎo)電型擴(kuò)散層59B將來與第2源極漏極擴(kuò)散層51B成為一體。然后，如圖20所示，在存儲(chǔ)器元件的形成區(qū)域形成作為存儲(chǔ)器元件的柵極電極的被保護(hù)元件電極32，在第1保護(hù)晶體管的形成區(qū)域形成第1柵極電極18A，在第2保護(hù)晶體管區(qū)域形成第2柵極電極18B，在第3保護(hù)晶體管區(qū)域形成第3柵極電極18C。另外，形成跨過分離絕緣膜12電連接第2導(dǎo)電型擴(kuò)散層59B和第1連接用擴(kuò)散層58A的第1導(dǎo)電膜35A、和跨過分離絕緣膜12電連接第1導(dǎo)電型擴(kuò)散層59A和第2連接用擴(kuò)散層58B的第2導(dǎo)電膜35B。另外，通過該工序中的熱處理，第1擴(kuò)散層56的分布區(qū)域比剛注入后寬。只要形成被保護(hù)元件電極32在開口部中與第1擴(kuò)散層56直接連接即可。但是，也可構(gòu)成為在界面下存在厚度為4nm以下的絕緣膜。這是因?yàn)槿绻麨?nm以下，則由于被保護(hù)元件電極32和第1擴(kuò)散層56大致金屬接合，所以可充分確保被保護(hù)元件電極32和第1擴(kuò)散層56的電連接。另外，如果存在4nm以下的絕緣膜，則由于可降低來自基板的Si異常生長的可能性，所以得到加工穩(wěn)定性增加的效果。另外，也可為被保護(hù)元件是由上層和下層構(gòu)成的2層結(jié)構(gòu)。這時(shí)，首先，堆積電極下層，接著，通過蝕刻去除至少包含開口部的區(qū)域。然后，從開口部注入第1導(dǎo)電型雜質(zhì)后，形成第1擴(kuò)散層，然后，堆積電極上層。由此，在開口部中，電極上層和第l擴(kuò)散層直接或經(jīng)厚度為4nm以下的絕緣膜后連接。接著，如圖21所示，在第1阱13中的第1柵極電極18A的兩側(cè)的區(qū)域例如按lxl0's/cn^的注入量注入第2導(dǎo)電型雜質(zhì)。由此，分別形成第1源極漏極擴(kuò)散層51A、第2源極漏極擴(kuò)散層51B和公共擴(kuò)散層51C。這時(shí)，進(jìn)行離子注入，以使第1源極漏極擴(kuò)散層51A和第1擴(kuò)散層56相接。另外，進(jìn)行離子注入，以使第2源極漏極擴(kuò)散層51B和第2導(dǎo)電型擴(kuò)散層59B相接并成為一體。由此，第2源極漏極擴(kuò)散層51B經(jīng)第1導(dǎo)電膜35及第1連接用擴(kuò)散層58A后與半導(dǎo)體基板11連接。另外，在第2阱14中的第2柵極電極18B的兩側(cè)區(qū)域例如按lxl015/cn^的注入量注入第1導(dǎo)電型雜質(zhì)。由此，分別在第2柵極電極18B的兩側(cè)形成第3源極漏極擴(kuò)散層52A和第4源極漏極擴(kuò)散層52B。這時(shí)，第4源極漏極擴(kuò)散層52B與第1導(dǎo)電型擴(kuò)散層59A相接成為一體。由此，第4源極漏極擴(kuò)散層52B經(jīng)第2導(dǎo)電膜35B及第2連接用擴(kuò)散層58B后與半導(dǎo)體基板ll連接。然后，在第1阱13中，注入第1導(dǎo)電型雜質(zhì)后，形成第2擴(kuò)散層57，以使其與第2源極漏極擴(kuò)散層51B分離。這時(shí)，第2擴(kuò)散層57形成為跨在第1阱13和第2阱14上，在第2阱內(nèi)與第3源極漏極擴(kuò)散層52A相接。另外，雜質(zhì)注入順序未特別限定。并且，也可組合相同導(dǎo)電型的雜質(zhì)注入后進(jìn)行。另外，也可不利用分離絕緣膜12分離第2源極漏極擴(kuò)散層51B和半導(dǎo)體基板ll，而采用使用了第1導(dǎo)電型擴(kuò)散層的擴(kuò)散層分離方式。這時(shí)，不利用分離絕緣膜12上形成的第1導(dǎo)電膜35A連接第2源極漏極擴(kuò)散層51B和半導(dǎo)體基板，只要利用半導(dǎo)體基板11上形成的金屬硅化物分路結(jié)構(gòu)連接即可。這時(shí)，第1連接用擴(kuò)散層58A及第2導(dǎo)電型擴(kuò)散層59B不必在上述制造工序中形成，并且，注入量為lxlO"/cr^左右即可。另外，第4源極漏極擴(kuò)散層52B和半導(dǎo)體基板11也相同，作為擴(kuò)散層分離方式，也可通過半導(dǎo)體基板11上形成的金屬硅化物分路結(jié)構(gòu)來連接。另外，在每個(gè)被保護(hù)元件、第l保護(hù)晶體管、第2保護(hù)晶體管及第3保護(hù)晶體管中，即可在柵極電極中形成側(cè)壁，也可在擴(kuò)散層中設(shè)置擴(kuò)張區(qū)域等。另外，也可在第1源極漏極擴(kuò)散層51A、第2源極漏極擴(kuò)散層51B、公共擴(kuò)散層51C、第3源極漏極擴(kuò)散層52A、第4源極漏極擴(kuò)散層52B及第2擴(kuò)散層57的上部形成金屬硅化物層。由此，各保護(hù)晶體管的驅(qū)動(dòng)力增加，工序中充電時(shí)逃逸電荷的效果提高。如上所述，現(xiàn)有技術(shù)中被保護(hù)元件的保護(hù)效果僅能在布線工序以后發(fā)揮，相反，本實(shí)施方式的半導(dǎo)體裝置從FEOL處理開始發(fā)揮保護(hù)效果。并且，在現(xiàn)有技術(shù)中，其結(jié)構(gòu)上在制造工序結(jié)束后不能對被保護(hù)元件施加負(fù)電壓，相反，本實(shí)施方式的半導(dǎo)體裝置得到如下效果在制造工序結(jié)束后可對被保護(hù)元件施加正負(fù)兩極性的高電壓。并且，在本實(shí)施方式中，通過經(jīng)第1擴(kuò)散層連接作為被保護(hù)元件的存儲(chǔ)器元件的柵極電極與第1保護(hù)晶體管的源極漏極擴(kuò)散層，從FEOL處理開始發(fā)揮保護(hù)效果。但是，通過與現(xiàn)有技術(shù)相同的布線工序連接存儲(chǔ)器元件的柵極電極和第1保護(hù)晶體管的源極漏極擴(kuò)散層的結(jié)構(gòu)也有用。這時(shí)，在布線工序之后保護(hù)被保護(hù)元件，但可在制造工序結(jié)束后為了驅(qū)動(dòng)存儲(chǔ)器元件而對存儲(chǔ)器元件施加負(fù)極性的高電壓，同時(shí)，對應(yīng)未直接連接基板中的擴(kuò)散層彼此的構(gòu)造，得到可降低制造工序數(shù)量及制造難度的效果。另外，第3實(shí)施方式的半導(dǎo)體裝置與第1實(shí)施方式相比，形成保護(hù)結(jié)構(gòu)所需的布局面積大，但第2導(dǎo)電型雜質(zhì)擴(kuò)散層容易形成。具體地，如果在作為被保護(hù)元件的存儲(chǔ)器元件是使用上下2層層疊電極的非易失性存儲(chǔ)器時(shí)，將電極下層用作掩膜，則可將用于形成存儲(chǔ)器元件的源極漏極擴(kuò)散層的注入工序和用于形成第2型導(dǎo)電型的雜質(zhì)擴(kuò)散層的注入工序作為1個(gè)工序。另外，本實(shí)施方式的半導(dǎo)體裝置必需3個(gè)保護(hù)晶體管，但也可在相同側(cè)(偽電極側(cè))形成第2源極漏極擴(kuò)散層和半導(dǎo)體基板的連接部及第4源極漏極擴(kuò)散層和半導(dǎo)體基板的連接部。因此，具有可降低布局面積的效果。在各實(shí)施方式中，設(shè)第l導(dǎo)電型為n型，第2導(dǎo)電型為p型，但既便是相反結(jié)構(gòu)也得到相同的效果。產(chǎn)業(yè)上的可利用性本發(fā)明的半導(dǎo)體裝置、其制造方法及驅(qū)動(dòng)方法可實(shí)現(xiàn)一種在無論正負(fù)的低電壓范圍內(nèi)，都保護(hù)存儲(chǔ)器元件不受FEOL處理的擴(kuò)散工序中的充電影響，且在制造工序結(jié)束之后，可對存儲(chǔ)器元件施加存儲(chǔ)器元件驅(qū)動(dòng)所需的正負(fù)兩極性的高電壓的半導(dǎo)體裝置，尤其是，作為局部電荷積蓄型非易失性存儲(chǔ)器等的半導(dǎo)體裝置、其制造方法及驅(qū)動(dòng)方法而有用。權(quán)利要求1、一種半導(dǎo)體裝置，具備具有第1導(dǎo)電型的第1阱及第2導(dǎo)電型的第2阱的第1導(dǎo)電型的半導(dǎo)體基板；形成于所述半導(dǎo)體基板，具有被保護(hù)元件電極的被保護(hù)元件；形成于所述第2阱的第1保護(hù)晶體管；形成于所述第1阱的第2保護(hù)晶體管；形成于所述第2阱，與所述被保護(hù)元件電極相接的第1導(dǎo)電型的第1擴(kuò)散層；和形成于所述第1阱的第1導(dǎo)電型的第2擴(kuò)散層；所述第1保護(hù)晶體管具有形成于所述第2阱上的第1柵極電極；和分別在所述第2阱上的所述第1柵極電極的兩側(cè)形成的第1導(dǎo)電型的第1源極漏極擴(kuò)散層及第2源極漏極擴(kuò)散層；所述第2保護(hù)晶體管具有形成于所述第1阱上的第2柵極電極；和分別在所述第1阱上的所述第2柵極電極的兩側(cè)形成的第2導(dǎo)電型的第3源極漏極擴(kuò)散層及第4源極漏極擴(kuò)散層；使所述第4源極漏極擴(kuò)散層與所述第2擴(kuò)散層相接；使所述第3源極漏極擴(kuò)散層越過所述第1阱與所述第2阱的交界而延伸至所述第2阱內(nèi)并且與所述第2源極漏極擴(kuò)散層相接；使所述第1源極漏極擴(kuò)散層與所述第1擴(kuò)散層相接。2、根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述第1源極漏極擴(kuò)散層、第2源極漏極擴(kuò)散層、第3源極漏極擴(kuò)散層、第4源極漏極擴(kuò)散層及第2擴(kuò)散層各自的表面被實(shí)施金屬硅化物化。3、根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，使所述第1柵極電極與所述第2柵極電極相互連接。4、根據(jù)權(quán)利要求l所述的半導(dǎo)體裝置，其特征在于，還具備與所述被保護(hù)元件電極平行延伸的偽電極；使所述第1柵極電極及第2柵極電極分別與所述偽電極連接。5、根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，所述被保護(hù)元件電極具有包含上層和下層的層疊構(gòu)造；使所述第1擴(kuò)散層與所述上層相接。6、根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于，使所述被保護(hù)元件電極與所述第1擴(kuò)散層隔著厚度為4nm以下的絕緣膜而相接。7、根據(jù)權(quán)利要求l所述的半導(dǎo)體裝置，其特征在于，所述被保護(hù)元件是通過對電荷積蓄層積蓄或去除電子或空穴來使其特性變化的非易失性存儲(chǔ)器。8、一種半導(dǎo)體裝置，具備具有選擇性地形成的第2導(dǎo)電型的深阱、和形成于所述深阱上部的第1導(dǎo)電型的第1阱及第2導(dǎo)電型的第2阱的第1導(dǎo)電型的半導(dǎo)體基板；形成于所述半導(dǎo)體基板，具有被保護(hù)元件電極的被保護(hù)元件；形成于所述第1阱的第1保護(hù)晶體管；形成于所述第2阱的第2保護(hù)晶體管；形成于所述第1阱，與所述被保護(hù)元件電極相接的第1導(dǎo)電型的第1擴(kuò)散層；和與所述第1保護(hù)晶體管隔開間隔而形成的第1導(dǎo)電型的第2擴(kuò)散層；所述第l保護(hù)晶體管具有形成于所述第1阱上的第l柵極電極；和分別在所述第1阱上的所述第1柵極電極的兩側(cè)形成的第2導(dǎo)電型的第1源極漏極擴(kuò)散層及第2源極漏極擴(kuò)散層；所述第2保護(hù)晶體管具有形成于所述第2阱上的第2柵極電極；和分別在所述第2阱上的所述第2柵極電極的兩側(cè)形成的第1導(dǎo)電型的第3源極漏極擴(kuò)散層及第4源極漏極擴(kuò)散層；使所述第1源極漏極擴(kuò)散層與所述第1擴(kuò)散層相接；使所述第2源極漏極擴(kuò)散層隔著所述半導(dǎo)體基板上形成的第1導(dǎo)電膜，與所述半導(dǎo)體基板的除了形成有所述深阱的區(qū)域以外的區(qū)域電連接；使所述第3源極漏極擴(kuò)散層與所述第2擴(kuò)散層相接；使所述第4源極漏極擴(kuò)散層隔著所述半導(dǎo)體基板上形成的第2導(dǎo)電膜，與所述半導(dǎo)體基板的除了形成有所述深阱的區(qū)域以外的區(qū)域電連接。9、根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置，其特征在于，所述被保護(hù)元件的柵極電極、所述第1導(dǎo)電膜及所述第2導(dǎo)電膜由相同材料構(gòu)成。10、根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置，其特征在于，還具備在所述半導(dǎo)體基板的除了形成有所述深阱的區(qū)域以外的區(qū)域上形成的第1導(dǎo)電型的第1連接用擴(kuò)散層及第2連接用擴(kuò)散層；使所述第1導(dǎo)電膜與所述第2源極漏極擴(kuò)散層及所述第1連接用擴(kuò)散層相接；使所述第2導(dǎo)電膜與所述第4源極漏極擴(kuò)散層及所述第2連接用擴(kuò)散層相接。11、根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置，其特征在于，所述第1源極漏極擴(kuò)散層、第2源極漏極擴(kuò)散層、第3源極漏極擴(kuò)散層、第4源極漏極擴(kuò)散層及第2擴(kuò)散層各自的表面被實(shí)施金屬硅化物化。12、根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置，其特征在于，使所述第1柵極電極與所述第2柵極電極電連接。13、根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置，其特征在于，還具備與所述被保護(hù)元件電極平行延伸的偽電極；使所述第1柵極電極及第2柵極電極分別與所述偽電極連接。14、根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置，其特征在于，所述被保護(hù)元件電極具有包含上層和下層的層疊構(gòu)造；所述第1擴(kuò)散層與所述上層相接。15、根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置，其特征在于，使所述被保護(hù)元件電極與所述第l擴(kuò)散層隔著厚度為4nm以下的絕緣膜而相接。16、根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置，其特征在于，所述被保護(hù)元件是通過對電荷積蓄層積蓄或去除電子或空穴來使其特性變化的非易失性存儲(chǔ)器。17、一種半導(dǎo)體裝置，具備具有選擇性地形成的第2導(dǎo)電型的深阱、和形成于所述深阱上部的第1導(dǎo)電型的第1阱及第2導(dǎo)電型的第2阱的第1導(dǎo)電型的半導(dǎo)體基板；形成于所述半導(dǎo)體基板，具有被保護(hù)元件電極的被保護(hù)元件；形成于所述第1阱的第1保護(hù)晶體管及第2保護(hù)晶體管；形成于所述第2阱的第3保護(hù)晶體管；形成于所述第1阱，與所述被保護(hù)元件電極相接的第1導(dǎo)電型的第1擴(kuò)散層；和在所述第1阱，與所述第1保護(hù)晶體管及第2保護(hù)晶體管隔開間隔而形成的第1導(dǎo)電型的第2擴(kuò)散層；所述第l保護(hù)晶體管具有在所述第l阱上形成的第l柵極電極；和分別在所述第1阱上的所述第1柵極電極的兩側(cè)形成的第2導(dǎo)電型的第1源極漏極擴(kuò)散層及公共擴(kuò)散層；所述第2保護(hù)晶體管具有在所述第1阱上形成的第2柵極電極；和分別在所述第1阱上的所述第2柵極電極的兩側(cè)形成的第2導(dǎo)電型的第2源極漏極擴(kuò)散層及所述公共擴(kuò)散層；所述第3保護(hù)晶體管具有在所述第2阱上形成的第3柵極電極；和分別在所述第2阱上的所述第3柵極電極的兩側(cè)形成的第1導(dǎo)電型的第3源極漏極擴(kuò)散層及第4源極漏極擴(kuò)散層；使所述第1源極漏極擴(kuò)散層與所述第1擴(kuò)散層相接；使所述第2源極漏極擴(kuò)散層隔著在所述半導(dǎo)體基板上形成的第1導(dǎo)電膜，與所述半導(dǎo)體基板的除了形成有所述深阱的區(qū)域以外的區(qū)域電連接；使所述第3源極漏極擴(kuò)散層與所述第2擴(kuò)散層相接；使所述第4源極漏極擴(kuò)散層隔著在所述半導(dǎo)體基板上形成的第2導(dǎo)電膜，與所述半導(dǎo)體基板的除了形成有所述深阱的區(qū)域以外的區(qū)域電連接。18、根據(jù)權(quán)利要求17所述的半導(dǎo)體裝置，其特征在于，所述被保護(hù)元件電極、所述第1導(dǎo)電膜及所述第2導(dǎo)電膜由相同材料構(gòu)成。19、根據(jù)權(quán)利要求17所述的半導(dǎo)體裝置，其特征在于，還具備在所述半導(dǎo)體基板的除了形成有所述深阱的區(qū)域以外的區(qū)域上形成的第1導(dǎo)電型的第1連接用擴(kuò)散層及第2連接用擴(kuò)散層；使所述第1導(dǎo)電膜與所述第2源極漏極擴(kuò)散層及所述第1連接用擴(kuò)散層相接；使所述第2導(dǎo)電膜與所述第4源極漏極擴(kuò)散層及所述第2連接用擴(kuò)散層相接。20、根據(jù)權(quán)利要求17所述的半導(dǎo)體裝置，其特征在于，所述第1源極漏極擴(kuò)散層、公共擴(kuò)散層、第2源極漏極擴(kuò)散層、第3源極漏極擴(kuò)散層、第4源極漏極擴(kuò)散層及第2擴(kuò)散層各自的表面被實(shí)施金屬硅化物化。21、根據(jù)權(quán)利要求17所述的半導(dǎo)體裝置，其特征在于，使所述第1柵極電極、所述第2柵極電極與所述第3柵極電極電連接。22、根據(jù)權(quán)利要求17所述的半導(dǎo)體裝置，其特征在于，還具備與所述被保護(hù)元件電極平行延伸的偽電極；使所述第1柵極電極、第2柵極電極及第3柵極電極分別與所述偽電極連接。23、根據(jù)權(quán)利要求17所述的半導(dǎo)體裝置，其特征在于，所述被保護(hù)元件電極具有包含上層和下層的層疊構(gòu)造；使所述第1擴(kuò)散層與所述上層連接。24、根據(jù)權(quán)利要求17所述的半導(dǎo)體裝置，其特征在于，使所述被保護(hù)元件電極與所述第l擴(kuò)散層隔著厚度為4nm以下的絕緣膜而相接。25、根據(jù)權(quán)利要求17所述的半導(dǎo)體裝置，其特征在于，所述被保護(hù)元件是通過對電荷積蓄層積蓄或去除電子或空穴來使其特性變化的非易失性存儲(chǔ)器。26、一種半導(dǎo)體裝置的制造方法，包括在第1導(dǎo)電型的半導(dǎo)體基板形成第1導(dǎo)電型的第1阱及第2導(dǎo)電型的第2阱的工序(a);在所述第1阱上及第2阱上形成絕緣膜的工序(b);在所述第2阱上的所述絕緣膜的一部分形成開口部的工序(c);從所述開口部向所述第2阱導(dǎo)入雜質(zhì)，在所述第2阱形成第1導(dǎo)電型的第1擴(kuò)散層的工序(d);在所述絕緣膜及所述開口部上形成導(dǎo)電膜后，對所形成的導(dǎo)電膜進(jìn)行構(gòu)圖，在所述第2阱上形成第1柵極電極，在所述第1阱上形成第2柵極電極，與所述第l擴(kuò)散層相接地形成被保護(hù)元件的柵極電極的工序(e);在所述第2阱上的所述第1柵極電極的兩側(cè)分別形成第1導(dǎo)電型的第1源極漏極擴(kuò)散層及第2源極漏極擴(kuò)散層的工序(f);在所述第1阱形成第1導(dǎo)電型的第2擴(kuò)散層的工序(g);和在所述第1阱上的所述第2柵極電極的兩側(cè)分別形成第2導(dǎo)電型的第3源極漏極擴(kuò)散層及第4源極漏極擴(kuò)散層的工序(h);在所述工序(f)中，形成為使所述第1源極漏極擴(kuò)散層與所述第1擴(kuò)散層連接；在所述工序(h)中，形成為使所述第3源極漏極擴(kuò)散層延伸至所述第2阱，與所述第2源極漏極擴(kuò)散層相接；在所述工序(g)中，形成為使所述第4源極漏極擴(kuò)散層與所述第2擴(kuò)散層相接。27、一種半導(dǎo)體裝置的制造方法，包括在第1導(dǎo)電型的半導(dǎo)體基板形成第1導(dǎo)電型的第1阱、第2導(dǎo)電型的第2阱，并且在所述第1阱和第2阱的下方，與該第1阱和第2阱的下面相接地形成第2導(dǎo)電型的深阱的工序(a);在所述第1阱上及第2阱上形成絕緣膜的工序(b);在所述第1阱上的所述絕緣膜的一部分形成開口部的工序(C);從所述開口部向所述第1阱導(dǎo)入雜質(zhì)，在所述第1阱形成第2導(dǎo)電型的第1擴(kuò)散層的工序(d);在所述絕緣膜及所述開口部上形成導(dǎo)電膜后，對所形成的導(dǎo)電膜進(jìn)行構(gòu)圖，在所述第1阱上形成第1柵極電極，在所述第2阱上形成第2柵極電極，與所述第1擴(kuò)散層相接地形成被保護(hù)元件電極的工序(e);在所述第1阱上的所述第1柵極電極的兩側(cè)分別形成第2導(dǎo)電型的第1源極漏極擴(kuò)散層及第2源極漏極擴(kuò)散層的工序(f);在所述第2阱上的所述第2柵極電極的兩側(cè)分別形成第1導(dǎo)電型的第3源極漏極擴(kuò)散層及第4源極漏極擴(kuò)散層，在所述第1阱，與所述第3源極漏極擴(kuò)散層相接地形成第1導(dǎo)電型的第2擴(kuò)散層的工序(g);在所述半導(dǎo)體基板的所述第1阱的側(cè)方形成第1導(dǎo)電型的第1連接用擴(kuò)散層，在所述第2阱的側(cè)方形成第1導(dǎo)電型的第2連接用擴(kuò)散層的工序(h);和將所述第2源極漏極擴(kuò)散層與所述第1連接用擴(kuò)散層電連接，將所述第4源極漏極擴(kuò)散層與所述第2連接用擴(kuò)散層電連接的工序(i);在所述工序(f)中，形成為使所述第1源極漏極擴(kuò)散層與所述第1擴(kuò)散層相接；在所述工序(g)中，形成為使所述第2擴(kuò)散層與所述第1源極漏極擴(kuò)散層及第2源極漏極擴(kuò)散層分離。28、根據(jù)權(quán)利要求27所述的半導(dǎo)體裝置的制造方法，其特征在于，所述工序(h)在所述工序(g)之前進(jìn)行。29、一種半導(dǎo)體裝置的制造方法，包括在第1導(dǎo)電型的半導(dǎo)體基板形成第1導(dǎo)電型的第1阱和第2導(dǎo)電型的第2阱，并且在所述第1阱和第2阱的下方，與該第1阱和第2阱的下面相接地形成第2導(dǎo)電型的深阱的工序(a);在所述第1阱上及第2阱上形成絕緣膜的工序(b);在所述第1阱上的所述絕緣膜的一部分形成開口部的工序(C);從所述開口部向所述第1阱導(dǎo)入雜質(zhì)，在所述第1阱形成第2導(dǎo)電型的第1擴(kuò)散層的工序(d);在所述絕緣膜及所述開口部上形成導(dǎo)電膜后，對所形成的導(dǎo)電膜進(jìn)行構(gòu)圖，在所述第1阱上形成第l柵極電極及第2柵極電極，在所述第2阱上形成第3柵極電極，與所述第1擴(kuò)散層相接地形成被保護(hù)元件電極的工序(e);在所述第1阱上的所述第1柵極電極與所述第2柵極電極之間形成第2導(dǎo)電型的公共擴(kuò)散層，在所述第1柵極電極的一側(cè)形成第2導(dǎo)電型的第1源極漏極擴(kuò)散層，在所述第2柵極電極的一側(cè)形成第2導(dǎo)電型的第2源極漏極擴(kuò)散層的工序(f);在所述第2阱上的所述第3柵極電極的兩側(cè)分別形成第1導(dǎo)電型的第3源極漏極擴(kuò)散層及第4源極漏極擴(kuò)散層，在所述第1阱，與所述第3源極漏極擴(kuò)散層相接地形成第1導(dǎo)電型的第2擴(kuò)散層的工序(g);在所述半導(dǎo)體基板的所述第1阱的側(cè)方形成第1導(dǎo)電型的第1連接用擴(kuò)散層，在所述第2阱的側(cè)方形成第1導(dǎo)電型的第2連接用擴(kuò)散層的工序(h);和將所述第2源極漏極擴(kuò)散層與所述第l連接用擴(kuò)散層電連接，將所述第4源極漏極擴(kuò)散層與所述第2連接用擴(kuò)散層電連接的工序(i);在所述工序(f)中，形成為使所述第1源極漏極擴(kuò)散層與所述第1擴(kuò)散層相接；在所述工序(g)中，形成為使所述第2擴(kuò)散層與所述第1源極漏極擴(kuò)散層及第2源極漏極擴(kuò)散層分離。30、根據(jù)權(quán)利要求29所述的半導(dǎo)體裝置的制造方法，其特征在于，所述工序(h)在所述工序(g)之前進(jìn)行。31、一種半導(dǎo)體裝置的驅(qū)動(dòng)方法，該半導(dǎo)體裝置是權(quán)利要求17中任一項(xiàng)所述的半導(dǎo)體裝置，所述驅(qū)動(dòng)方法包括通過向所述被保護(hù)元件電極、所述第1柵極電極及所述第2阱施加正的相同電位，進(jìn)行對所述被保護(hù)元件的電子注入及讀出的步驟；和通過向所述被保護(hù)元件電極施加負(fù)電位、向所述第1柵極電極及所述第2阱施加接地電位，進(jìn)行對所述被保護(hù)元件的空穴注入或從所述被保護(hù)元件的電子引出的步驟。32、一種半導(dǎo)體裝置的驅(qū)動(dòng)方法，該半導(dǎo)體裝置是權(quán)利要求816中任一項(xiàng)所述的半導(dǎo)體裝置，所述驅(qū)動(dòng)方法包括通過向所述被保護(hù)元件電極施加正電位、向所述第1柵極電極及所述第1阱施加接地電位，進(jìn)行對所述被保護(hù)元件的電子注入及讀出的步驟；禾口通過向所述被保護(hù)元件電極、所述第1柵極電極及所述第2阱施加負(fù)的相同電位，進(jìn)行對所述被保護(hù)元件的空穴注入或從所述被保護(hù)元件的電子引出的步驟。33、一種半導(dǎo)體裝置的驅(qū)動(dòng)方法，該半導(dǎo)體裝置是權(quán)利要求1725中任一項(xiàng)所述的半導(dǎo)體裝置，.所述驅(qū)動(dòng)方法包括通過向所述被保護(hù)元件電極施加正電位、向所述第1柵極電極及所述第1阱施加接地電位，進(jìn)行對所述被保護(hù)元件的電子注入及讀出的步驟；和通過向所述被保護(hù)元件電極、所述第1柵極電極及所述第2阱施加負(fù)的相同電位，進(jìn)行對所述被保護(hù)元件的空穴注入或從所述被保護(hù)元件的電子引出的步驟。全文摘要半導(dǎo)體裝置具備形成于半導(dǎo)體基板(11)的被保護(hù)元件；形成于第2導(dǎo)電型阱(14)的第1保護(hù)晶體管；形成于第1導(dǎo)電型阱(13)的第2保護(hù)晶體管。第2保護(hù)晶體管的第4源極漏極擴(kuò)散層(52B)與第2擴(kuò)散層(57)相接，第3源極漏極擴(kuò)散層(52A)在第2導(dǎo)電型阱(14)與第1保護(hù)晶體管的第2源極漏極擴(kuò)散層(51B)相接。第1保護(hù)晶體管的第1源極漏極擴(kuò)散層(51A)與和被保護(hù)元件電極(32)相接的第1擴(kuò)散層(56)相接。從而，可實(shí)現(xiàn)一種在無論正負(fù)的低電壓范圍內(nèi)，都保護(hù)存儲(chǔ)器元件不受FEOL處理的擴(kuò)散工序中的充電影響，且在制造工序結(jié)束之后，可對存儲(chǔ)器元件施加存儲(chǔ)器元件驅(qū)動(dòng)所需的正負(fù)兩極性的高電壓的半導(dǎo)體裝置。文檔編號H01L27/04GK101378060SQ200810214939公開日2009年3月4日申請日期2008年8月29日優(yōu)先權(quán)日2007年8月29日發(fā)明者高橋信義,高橋桂太申請人:松下電器產(chǎn)業(yè)株式會(huì)社