專利名稱：靜電放電保護(hù)器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種靜電放電保護(hù)器件及其制造方法。
背景技術(shù)：
為了提高光接收單元的特性，和現(xiàn)有邏輯技術(shù)相比，CIS (CMOS圖像 傳感器)技術(shù)通常使用重?fù)诫s外延層。因此，外延層的摻雜濃度高于P阱的 摻雜濃度，使得外延層的電阻低于P阱的電阻。因此，作為基極區(qū)的外延層 的電阻低于通過現(xiàn)有邏輯技術(shù)獲得的外延層的電阻。
通過CIS技術(shù)產(chǎn)生的減小的基極電阻可導(dǎo)致具有多觸點(diǎn)(multi-finger) 結(jié)構(gòu)的靜電放電(ESD)器件的非均勻開啟，從而降低了整體ESD性能。
圖1為示意圖，示出了與用作0.13umCIS中的ESD保護(hù)器件相比，相 關(guān)于用作0.13 u m邏輯中的ESD保護(hù)器件觸點(diǎn)數(shù)目的It2 (熱逃逸電流)值。 如圖1所示，對于CIS工藝中的ESD器件而言，It2的值隨著多個(gè)觸點(diǎn)結(jié)構(gòu) 的觸點(diǎn)數(shù)目升高而降低。
根據(jù)相關(guān)領(lǐng)域，隨著光電二極管的尺寸下降，外延層的厚度也隨之降低。 在現(xiàn)有CIS工藝中使用重?fù)诫s襯底和高溫硅外延工藝的情況下，也可發(fā)生P 型離子(如硼離子)的外擴(kuò)散(out-diffUsion)。
圖2為示出外延層在深度方向上(X軸)的摻雜濃度(Y軸)分布的示 例圖。
參見圖2， L表示在一般邏輯器件中摻雜濃度分布。而且，圖2中3 u m、 4um和7um的箭頭分別指示用于CIS器件的摻雜濃度分布，這里，位于P 襯底上的外延層分別具有3um、 4um和7"m的厚度。
在一般邏輯器件中，襯底具有比P阱低的濃度。
同時(shí)，在CIS器件使用外延層的情況下，當(dāng)外延層的厚度約為7um時(shí)， 鄰近P阱的外延層的濃度低于該P(yáng)阱的濃度，這與邏輯器件的情況相似。 然而，當(dāng)外延層的厚度約為4um時(shí)，外擴(kuò)散發(fā)生在鄰近P阱的外延層的區(qū)域，使得外延層具有和P阱類似的濃度。此外，當(dāng)外延層的厚度約為3
um時(shí)，外擴(kuò)散頻繁地發(fā)生在鄰近P阱的外延層的區(qū)域，使得外延層的濃度
高于p阱的濃度。因此，作為基極區(qū)的外延層的電阻就會(huì)變得低于通過現(xiàn)有 邏輯技術(shù)獲得的外延層的電阻。
如上所述，減小的基極電阻可導(dǎo)致具有多觸點(diǎn)結(jié)構(gòu)的ESD器件的非均勻 開啟，從而降低了ESD的整體性能。

發(fā)明內(nèi)容
本發(fā)明實(shí)施例涉及一種靜電放電(ESD)保護(hù)器件及其制造方法。 當(dāng)現(xiàn)有CIS工藝使用具有厚度約為6 P m或更厚的外延層，可獲得和現(xiàn) 有邏輯工藝性能相似的器件。然而，當(dāng)在現(xiàn)有CIS工藝中使用具有厚度約為 4um或更薄的外延層時(shí)，ESD保護(hù)器件的性能有可能下降。因此，本發(fā)明 實(shí)施例提供一種能夠降低或抑制ESD性能下降的ESD保護(hù)器件及其制造方 法。
根據(jù)實(shí)施例，靜電放電保護(hù)器件包括在襯底上的第二導(dǎo)電類型外延層， 在第二導(dǎo)電類型外延層上方的第一區(qū)域上的第二導(dǎo)電類型阱，在第二導(dǎo)電類 型外延層和第二導(dǎo)電類型阱之間的第一導(dǎo)電類型深阱，通過在第二導(dǎo)電類型 外延層上方的多個(gè)隔離層所定義的多個(gè)有源區(qū)，以及在有源區(qū)中的晶體管和 離子注入?yún)^(qū)。
根據(jù)另一實(shí)施例中的靜電放電保護(hù)器件的制造方法，包括如下步驟在 襯底上形成第二導(dǎo)電類型外延層，在第二導(dǎo)電類型外延層上方的第一區(qū)域上 形成第二導(dǎo)電類型阱，在第二導(dǎo)電類型外延層和第二導(dǎo)電類型阱之間形成第 一導(dǎo)電類型深阱，通過在第二導(dǎo)電類型外延層上方形成的多個(gè)隔離層來定義 多個(gè)有源區(qū)，以及在有源區(qū)中形成晶體管。


圖1和圖2為示出表示根據(jù)相關(guān)領(lǐng)域的ESD保護(hù)器件的技術(shù)問題的圖表。
圖3為示出根據(jù)本發(fā)明實(shí)施例的ESD保護(hù)器件的剖視圖。
圖4為示出根據(jù)本發(fā)明實(shí)施例的ESD保護(hù)器件的效果的圖表。
具體實(shí)施例方式
在下文中，將通過引用附圖詳細(xì)闡述ESD保護(hù)器件及其制造方法的實(shí)施例。
在對實(shí)施例的描述中，應(yīng)該理解的是，當(dāng)層(或膜)被指為位于另一層 或襯底"上"時(shí)，其可以直接位于另一層或襯底上，或者可以存在中間層。 此外，可以理解的是，當(dāng)層(或膜)被指為位于另一層"下"時(shí)，其可以 直接位于另一層下，或者可以存在一個(gè)或多個(gè)中間層。此外，還可以理解的 是，當(dāng)層(或膜)被指為介于"兩層之間"時(shí)，其可以是介于兩層之間的一 個(gè)層，或者可以存在一個(gè)或多個(gè)中間層。
圖3示出根據(jù)本發(fā)明的實(shí)施例的ESD保護(hù)器件的剖視圖。在CIS工藝 中可制造目標(biāo)ESD器件。
根據(jù)實(shí)施例的ESD保護(hù)器件可包括:在襯底110上的第二導(dǎo)電類型外延 層120，在第二導(dǎo)電類型外延層120上的第一區(qū)域上方的第二導(dǎo)電類型阱140 (如P阱)，在第二導(dǎo)電類型外延層120和第二導(dǎo)電類型阱140之間的第一 導(dǎo)電類型深阱130 (如DN阱)，在第二導(dǎo)電類型外延層120上方的多個(gè)隔 離層160所定義的多個(gè)有源區(qū)，以及在有源區(qū)中形成的晶體管170和離子注 入?yún)^(qū)180、 182和184。晶體管170可包括與VSS線192連接的柵電極、離 子注入?yún)^(qū)180和182 (源極/漏極區(qū))。離子注入?yún)^(qū)180可連接到VSS線192， 另一個(gè)離子注入?yún)^(qū)182連接到焊盤線194。第三離子注入?yún)^(qū)184可以形成為 經(jīng)由隔離層160而與晶體管170相分隔，同時(shí)該隔離層160連接到VSS線 192。晶體管170的離子注入?yún)^(qū)180和182可為第一導(dǎo)電類型區(qū)，同時(shí)該第 三離子注入?yún)^(qū)184可為第二導(dǎo)電類型區(qū)。
在進(jìn)一步的實(shí)施例中，ESD器件可以包括在第二導(dǎo)電類型外延層120上 方的第二區(qū)域上的第一導(dǎo)電類型阱150，以及在第一導(dǎo)電類型阱150上方形 成的第四離子注入?yún)^(qū)186，同時(shí)該第一導(dǎo)電類型阱150與該第二導(dǎo)電類型阱 140水平排列。在第一導(dǎo)電類型阱150中的第四離子注入?yún)^(qū)186可與VDD 線196連接。
根據(jù)實(shí)施例的第二導(dǎo)電類型外延層120可具有約4pm (或更薄)的厚度， 在第二導(dǎo)電類型外延層120中可形成具有約l)am到2pm厚度的第一導(dǎo)電類型深阱130。
進(jìn)而，第一導(dǎo)電類型深阱130可具有約為lx1017 /cm3到lx1018 /cm3的 第一導(dǎo)電類型雜質(zhì)濃度。
圖4為示出根據(jù)實(shí)施例的ESD保護(hù)器件的效果分布圖。具體而言，第一 導(dǎo)電類型深阱130可置于第二導(dǎo)電類型外延層120和第二導(dǎo)電類型阱140之 間，使得第二導(dǎo)電類型阱140與襯底110電氣隔離。
如圖4所示，在摻雜中心值(central value) Rp約為lpm到2pm時(shí)，第 一導(dǎo)電類型深阱130的厚度約為lpm到2|im。這個(gè)值比P阱一般的結(jié)深度 (junction depth )(約為1,至U 2pm )更大。
因此，在第二導(dǎo)電類型外延層120和第二導(dǎo)電類型阱140之間形成第一 導(dǎo)電類型深阱130，使得第二導(dǎo)電類型阱140與P襯底110電氣隔離。
根據(jù)實(shí)施例的ESD保護(hù)器件，用作ESD器件的部分是電氣隔離的，通 過降低基極電阻來抑制NPN器件(參見圖3中的晶體管標(biāo)記)的性能的惡 化。
此外，根據(jù)實(shí)施例，第一導(dǎo)電類型深阱130與VDD端連接，因此在焊 盤和VDD端之間形成寄生二極管(參見圖3中的二極管標(biāo)記)。因此，寄 生二極管具有比現(xiàn)有PMOS器件中包括的P+/N阱寄生二極管更佳的Ro"特 性，由此而改善ESD的性能。
在下文中，結(jié)合圖3詳細(xì)闡述根據(jù)實(shí)施例的ESD保護(hù)器件的制造方法。
首先，可在襯底110上形成第二導(dǎo)電類型外延層120?？捎玫诙?dǎo)電類 型摻雜劑(dopant)摻雜襯底110。例如，在P型襯底IIO上可形成P型外 延層120。在特定實(shí)施例中，可形成具有厚度約為4pm或更薄的外延層120。
接下來，在第二導(dǎo)電外延層120上方的第一區(qū)域上可形成第二導(dǎo)電類型 阱140。例如，可將第三族離子注入到P型外延層120，以形成P型阱140。 此時(shí)，第二導(dǎo)電類型阱140可以具有約為lx1017 /cm3到lx1018 /cm3的摻雜 濃度。
然后，可在第二導(dǎo)電類型外延層120和第二導(dǎo)電類型阱140之間的邊界 處形成第一導(dǎo)電類型深阱130。在另一實(shí)施例中，可以在第二導(dǎo)電類型阱140 形成之前形成第一導(dǎo)電類型深阱130。
根據(jù)實(shí)施例，由第一導(dǎo)電類型深阱130將第二導(dǎo)電類型阱140的"電阻"Rl與第二導(dǎo)電類型外延層120 "電阻"R2電氣隔離，以得到和現(xiàn)有邏輯工
藝相同的"電阻"R1。因此，可抑制在多觸點(diǎn)結(jié)構(gòu)中非均勻觸發(fā)的發(fā)生。 在下文中，將詳細(xì)闡述第一導(dǎo)電類型深阱130的形成工藝。 根據(jù)實(shí)施例，當(dāng)?shù)诙?dǎo)電類型外延層120具有約為4pm或更薄的厚度吋，
可在第二導(dǎo)電類型外延層120中形成具有厚度約為lpm到2pm的第一導(dǎo)電
類型深阱130。
例如，可以約為1.0 MeV到2.0 MeV的能量將磷(P)注入到第二導(dǎo)電 類型外延層120中，以形成具有厚度約為lfxm到2pm的第一導(dǎo)電類型深阱 130。當(dāng)摻雜能量約為1.0MeV到2.0MeV時(shí)，距離第二導(dǎo)電類型外延層120 表面的摻雜的中心值Rp可約為l.Opm到2.0pm。
同時(shí)，在形成第一導(dǎo)電類型深阱130的步驟中，可以約為1.0xlO"/cm2到 5xl0"/cm2的劑量(dose)形成其濃度約為lx1017/cm3到lx1018/cm3的第一 導(dǎo)電類型深阱130。然而，根據(jù)實(shí)施例，離子注入量可以按照上述方式確定， 使得第一導(dǎo)電類型深阱130具有約為lx1017 /cm3到lx1018 /cm3的濃度，以 用于電氣隔離。
然后，可在第二導(dǎo)電類型阱140中形成隔離層160，以定義有源區(qū)。
此后，可在有源區(qū)中形成晶體管170和離子注入?yún)^(qū)。例如，通過向襯底 注入第一導(dǎo)電類型離子，可形成源極區(qū)180和漏極區(qū)182。然后，通過向襯 底注入第二導(dǎo)電類型離子，可形成第二導(dǎo)電類型離子注入?yún)^(qū)184。
根據(jù)進(jìn)一步實(shí)施例，在第二導(dǎo)電類型外延層120上方的第二區(qū)域上 可形成第一導(dǎo)電類型阱150，使得以與第二導(dǎo)電類型阱140的位置相水平 的方式排列第一導(dǎo)電類型阱150。
其后，在離子注入到有源區(qū)的步驟中(例如，形成區(qū)域180和182)， 可在第一導(dǎo)電類型阱150的上部形成第一導(dǎo)電類型離子注入?yún)^(qū)186。
然后，可形成與第一導(dǎo)電類型阱150的第一導(dǎo)電類型離子注入?yún)^(qū)186連 接的VDD線196。形成與源極區(qū)180、晶體管柵電極170和第二導(dǎo)電類型注 入?yún)^(qū)184連接的VSS線192，以及形成與漏極區(qū)182連接的焊盤195。
根據(jù)實(shí)施例的ESD保護(hù)器件及其制造方法，用作ESD器件的部分是電 氣隔離的，通過降低基極電阻來抑制NPN器件的性能的惡化。
更進(jìn)一步，根據(jù)實(shí)施例，可將鄰近第二導(dǎo)電類型阱的第一導(dǎo)電類型阱與VDD端連接，使得在焊盤和VDD端之間形成寄生二極管。因此，寄生二極 管具有比在現(xiàn)有PMOS器件中包括的P+/N阱寄生二極管更佳的特性， 以改善ESD的性能。
此外，根據(jù)實(shí)施例，在0.13pm或更小的CIS工藝中，可抑制ESD夾持 器件(clamp device)的性能的降低。此外，即使添加深N阱工藝，NMOS 器件的電特性可能也不會(huì)改變，從而能使用現(xiàn)有的i/o庫。此外，由于保護(hù) 環(huán)二極管(guard-ring diode)的形成，可提升寄生二極管的Ro"特性。
說明書中所涉及的"一實(shí)施例"、"實(shí)施例"、"示例性實(shí)施例"等， 其含義是結(jié)合實(shí)施例描述的特定特征、結(jié)構(gòu)、或特性均包括在本發(fā)明的至少 一個(gè)實(shí)施例中。說明書中出現(xiàn)于各處的這些短語并不一定都涉及同一個(gè)實(shí)施 例。此外，當(dāng)結(jié)合任何實(shí)施例描述特定特征、結(jié)構(gòu)或特性時(shí)，都認(rèn)為其落在 本領(lǐng)域技術(shù)人員結(jié)合其它實(shí)施例就可以實(shí)現(xiàn)這些特征、結(jié)構(gòu)或特性的范圍 內(nèi)。
盡管對實(shí)施例的描述中結(jié)合了其中多個(gè)示例性實(shí)施例，但可以理解的是 本領(lǐng)域技術(shù)人員完全可以推導(dǎo)出許多其它變化和實(shí)施例，并落入本公開內(nèi)容 的原理的精神和范圍之內(nèi)。尤其是，可以在該公開、附圖和所附權(quán)利要求的 范圍內(nèi)對組件和/或附件組合設(shè)置中的設(shè)置進(jìn)行多種變化和改進(jìn)。除組件和/ 或設(shè)置的變化和改進(jìn)之外，對于本領(lǐng)域技術(shù)人員而言，其它可選擇的應(yīng)用也 是顯而易見的。
10
權(quán)利要求
1. 一種靜電放電保護(hù)器件，包括第二導(dǎo)電類型外延層，位于襯底上；第一導(dǎo)電類型深阱，位于該第二導(dǎo)電類型外延層上；第二導(dǎo)電類型阱，位于該第一導(dǎo)電類型深阱上；多個(gè)有源區(qū)，位于該第二導(dǎo)電類型外延層上方且由多個(gè)隔離層定義；以及晶體管，位于所述多個(gè)有源區(qū)的第一有源區(qū)中，以及離子注入?yún)^(qū)，位于鄰近于所述多個(gè)有源區(qū)的該第一有源區(qū)的第二有源區(qū)中，其中該晶體管和該離子注入?yún)^(qū)設(shè)置在所述第二導(dǎo)電類型阱上。
2. 如權(quán)利要求l所述的靜電放電保護(hù)器件，還包括 第一導(dǎo)電類型阱，位于該第一導(dǎo)電類型深阱上，該第一導(dǎo)電類型阱與該第二導(dǎo)電類型阱水平排列；第一導(dǎo)電類型離子注入?yún)^(qū)，位于該第一導(dǎo)電類型阱中；以及， VDD線，與該第一導(dǎo)電類型阱中的該第一導(dǎo)電類型離子注入?yún)^(qū)連接。
3. 如權(quán)利要求2所述的靜電放電保護(hù)器件，其中，該第二導(dǎo)電類型外延 層的總厚度約為4pm或更薄；以及該第一導(dǎo)電類型深阱位于該第二導(dǎo)電類型 外延層中，且該第一導(dǎo)電類型深阱的厚度約為lpm到2pm。
4. 如權(quán)利要求2所述的靜電放電保護(hù)器件，其中，該第一導(dǎo)電類型深阱 的摻雜劑濃度約為lxl017/cm3到lxl018/cm3。
5. 如權(quán)利要求1所述的靜電放電保護(hù)器件，其中，該第二導(dǎo)電類型外延 層的總厚度約為4|am或更薄，并且設(shè)置在該第二導(dǎo)電類型外延層中的該第一 導(dǎo)電類型深阱的厚度約為lpm到2pm。
6. 如權(quán)利要求1所述的靜電放電保護(hù)器件，其中，該第一導(dǎo)電類型深阱 的摻雜劑濃度約為lxl017/cm3到lxl018/cm3。
7. 如權(quán)利要求1所述的靜電放電保護(hù)器件，其中，該晶體管包括柵電極， 第一導(dǎo)電類型源極區(qū)和第一導(dǎo)電類型漏極區(qū)，該靜電放電保護(hù)器件還包括VSS線，與該第一導(dǎo)電類型源極區(qū)，該離子注入?yún)^(qū)和該柵電極連接；以及，焊盤，與該第一導(dǎo)電類型漏極區(qū)連接。
8. 如權(quán)利要求1所述的靜電放電保護(hù)器件，其中該離子注入?yún)^(qū)包括第二 導(dǎo)電類型離子注入?yún)^(qū)，其中該晶體管包括第一導(dǎo)電類型源極區(qū)和第一導(dǎo)電類 型漏極區(qū)。
9. 一種靜電放電保護(hù)器件的制造方法，包括如下步驟 在襯底上形成第二導(dǎo)電類型外延層；在該第二導(dǎo)電類型外延層的第一區(qū)域上形成第二導(dǎo)電類型阱； 在該第二導(dǎo)電類型外延層和該第二導(dǎo)電類型阱之間形成第一導(dǎo)電類型 深阱；通過在該第二導(dǎo)電類型外延層上形成多個(gè)隔離層來定義多個(gè)有源區(qū)；以及在所述多個(gè)有源區(qū)的一個(gè)有源區(qū)中形成晶體管。
10. 如權(quán)利要求9所述的方法，還包括如下步驟在該第二導(dǎo)電類型外延層的第二區(qū)域上形成第一導(dǎo)電類型阱，使得該第一導(dǎo)電類型阱與該第二導(dǎo)電類型阱水平排列。在第一導(dǎo)電類型阱中形成第一導(dǎo)電類型離子注入?yún)^(qū)；以及 形成與該第一導(dǎo)電類型阱中的該第一導(dǎo)電類型離子注入?yún)^(qū)連接的VDD線。
11. 如權(quán)利要求10所述的方法，其中，形成該晶體管的步驟包括注入第 一導(dǎo)電類型摻雜劑，以形成源極區(qū)和漏極區(qū)。
12. 如權(quán)利要求ll所述的方法，其中，同時(shí)形成該第一導(dǎo)電類型離子注 入?yún)^(qū)，該源極區(qū)和該漏極區(qū)。
13. 如權(quán)利要求9所述的方法，其中，在形成該第二導(dǎo)電類型阱之后， 形成該第一導(dǎo)電類型深阱。
14. 如權(quán)利要求9所述的方法，其中，在形成該第二導(dǎo)電類型阱之前， 形成該第一導(dǎo)電類型深阱。
15. 如權(quán)利要求9所述的方法，其中，第二導(dǎo)電類型外延層形成為具有 約為4pm或更薄的厚度，并且該第一導(dǎo)電類型深阱形成在該第二導(dǎo)電外延層 中以具有約為lpm到2nm的厚度。
16. 如權(quán)利要求9所述的方法，其中，通過以約為1.0 MeV到2.0 MeV 的能量來注入磷，形成該第一導(dǎo)電類型深阱。
17. 如權(quán)利要求9所述的方法，其中，形成該第一導(dǎo)電類型深阱的步驟包括以1.0x1013 /cm2到5xl013 /cm2的劑量來注入第一導(dǎo)電類型離子。
18. 如權(quán)利要求9所述的方法，還包括如下步驟在以下的第二導(dǎo)電類型阱中形成第二導(dǎo)電類型離子注入?yún)^(qū)，在多個(gè)有源區(qū)中，該第二導(dǎo)電類型阱 位于與其中形成該晶體管的一個(gè)有源區(qū)相鄰的另一個(gè)有源區(qū)中。
19. 如權(quán)利要求18所述的方法，還包括如下步驟形成與該第二導(dǎo)電類型離子注入?yún)^(qū)以及晶體管的柵電極和源極區(qū)相連接的VSS線；以及形成與該晶體管的漏極連接的焊盤。
全文摘要
本發(fā)明公開一種靜電放電保護(hù)器件及其制造方法。靜電放電保護(hù)器件包括位于襯底上的第二導(dǎo)電類型外延層，位于第二導(dǎo)電類型外延層上方的第一區(qū)域上的第二導(dǎo)電類型阱，位于第二導(dǎo)電類型外延層和第二導(dǎo)電類型阱之間的第一導(dǎo)電類型深阱，通過在第二導(dǎo)電類型外延層上方的多個(gè)隔離層所定義的多個(gè)有源區(qū)、晶體管以及在有源區(qū)中的離子注入?yún)^(qū)。本發(fā)明能夠降低或抑制靜電放電器件的性能下降。
文檔編號H01L27/146GK101447498SQ20081018193
公開日2009年6月3日 申請日期2008年11月28日 優(yōu)先權(quán)日2007年11月30日
發(fā)明者金山弘 申請人:東部高科股份有限公司