專利名稱：電路結構的制作方法
技術領域：
本發(fā)明涉及半導體元件制造工藝，且特別涉及在硅基底上形成晶型第III 族氮化物膜，又更加特別涉及減少在晶型第III族氮化物膜中的應力。
背景技術：
第III族氮化物化合物，例如氮化鎵(GaN)與其相關合金，由于其在電子 與光電元件中的應用性，已于近幾年被熱烈地研究。潛在的光電元件包括藍 色發(fā)光二極管(light emitting diode)、激光二極管(laser diode)以及紫外光光檢 測器(ultra-violet photo-detector)。第III族氮化物化合物的巨大能隙(bandgap) 與高電子飽和速度(electron saturation velocity)也使其在高溫與高速能量電子 的應用中成為杰出的候選者。
由于氮在一般成長溫度的高平衡壓力，因此很難獲得GaN塊結晶。由于 缺乏可實施的塊狀成長方法，GaN—般沉積外延于基底上，例如SiC與藍寶 石(sapphire)(A1203)。然而，現(xiàn)今制造GaN薄膜的問題為，并無立即可得的 合適基底材料其晶格常數(shù)(lattice constant)與熱膨脹系數(shù)(thermal expansion coefficient)與GaN的晶格常數(shù)與熱膨脹系數(shù)接近相配。在對于GaN而言可能 的基底中，研究硅基底，雖然硅基底的晶格常數(shù)與GaN的晶格常數(shù)并不相配。 對于GaN成長而言，硅基底由于低成本、大直徑、高晶體與表面品質、可控 制的導電度與高導熱度而引人注目。硅基板的使用使得GaN的光電元件與硅 的電子元件的整合簡單化變?yōu)榭赡堋?br> 因此，由于缺乏適合讓GaN膜于其上成長的基底，而限制了 GaN膜的 尺寸。大的GaN膜會在GaN膜與下方的基底之間產(chǎn)生大的應力，且因此導 致基底彎曲。而此可引起許多不利的影響。第一，在晶體GaN膜中可能會產(chǎn) 生大量的缺陷。第二，所產(chǎn)生的GaN膜的厚度將較不均勻，導致形成于GaN 膜上的光學元件所發(fā)射的光波長偏移。第三，在遭受大應力的GaN膜中可能 產(chǎn)生碎裂。因此需要免于上述問題的新的GaN膜形成方法。

發(fā)明內(nèi)容
本發(fā)明提供一種電路結構，包括 一基底；以及一薄膜于所述基底上， 且包括多個部分其分配如多個橫列。所述多個部分的所述多個橫列的每一個 包括多個凸面部分；以及多個凹面部分。在所述多個橫列的每一個中，所 述多個凸面部分與所述多個凹面部分分配于一間隔的圖案中。
本發(fā)明提供另一種電路結構，包括 一半導體基底；以及一第III族氮 化物薄膜于所述半導體基底上。所述第III族氮化物薄膜包括多個部分實質 上彼此互相分離，其中所述多個部分形成一陣列包括多個橫列與縱列。所述 第III族氮化物薄膜的所述多個部分包括凸面部分以及凹面部分，其中在所 述多個橫列的每一個與所述多個縱列的每一個中，所述凸面部分與所述凹面 部分分配于一間隔的圖案中。
本發(fā)明還提供一種電路結構，包括 一硅基底具有一上表面；多個多面 式結構于所述硅基底的所述上表面上，其中所述多個多面式結構具有以(Ul) 的表面排列方向的斜面；多個多面式開口從所述硅基底的所述上表面延伸進 入所述硅基底，其中于所述多個多面式開口中的所述硅基底的表面為傾斜且 具有(lll)的表面排列方向；以及一氮化鎵膜。氮化鎵膜包括多個凸面部分 實質上彼此互相分離，且直接于所述多個多面式結構上；以及多個凹面部分 實質上彼此互相分離，且于所述多面式開口中。所述多個凸面部分與所述多 個凹面部分分配于一棋盤圖案中。所述電路結構還包括一介電層掩模于所述 硅基底的所述上表面上，其中所述介電層掩模將所述多個凸面部分與所述多 個凹面部分彼此互相分離。
本發(fā)明還提供一種形成電路結構的方法，包括提供一半導體基底；以 及形成一第m族氮化物薄膜于所述半導體基底上。形成所述第in族氮化物 薄膜步驟包括形成多個凸面部分；以及形成多個凹面部分。所述多個凸面部 分與所述多個凹面部分形成一陣列包括多個橫列與縱列，且在所述多個橫列 的每一個與所述多個縱列的每一個中，所述凸面部分與所述凹面部分分配于 一間隔的圖案中。
本發(fā)明另提供一種形成電路結構的方法，包括提供一半導體基底具有 一上表面；形成一介電層掩模于所述半導體底的所述上表面上；圖案化所述介電層掩模以形成第一開口露出所述半導體基底的所述上表面；經(jīng)由所述第 一開口蝕刻所述半導體基底的所述上表面以形成一第二開口于所述半導體 基底中；形成一額外的掩模以覆蓋所述第二開口；圖案化所述額外的掩模與 所述介電層掩模以形成第三開口露出所述半導體基底的所述上表面，其中所 述第二與第三開口形成一棋盤圖案；外延成長多面式的外延結構于所述半導 體基底上且于所述第三開口中；以及選擇性成長一第III族氮化物薄膜。所 述第III族氮化物薄膜于所述多面式的外延結構上的部分形成凸面部分，以 及所述第III族氮化物薄膜于所述第三開口中的部分形成凹面部分。所述介 電層掩模露出的表面實質上無所述第m族氮化物薄膜的成長。
本發(fā)明的優(yōu)點包括減少在GaN膜與下方基底之間的晶格位差(lattice mismatch)與減少由GaN膜產(chǎn)生的應力。
為了讓本發(fā)明的上述和其他目的、特征、和優(yōu)點能更明顯易懂，下文特 舉優(yōu)選實施例，并配合附圖，作詳細說明如下。


圖iA顯示本發(fā)明一實施例的俯視圖，其中于基底上形成一第m族氮化 物薄膜，其具有凸面部分與凹面部分。
圖1B顯示圖IA顯示的結構的剖面圖。
圖1C顯示本發(fā)明一額外的實施例的俯視圖，其中于相近橫列或縱列中 的凸面部分與凹面部分不對齊。
圖2-圖8顯示制造本發(fā)明一實施例的中間工藝剖面圖。
圖9顯示本發(fā)明一替代實施例的剖面圖。
上述附圖中的附圖標記說明如下
20 芯片
21 背面接點
22 掩模
221、 222 平行線
Wl 掩模22介于線22"司(或介于線222之間)的間隔的寬度
W2 平行線22:及/或222的寬度
24 棋盤圖案/凸面結構
730 基底
34 發(fā)光二極管
38 N-GaN層
40 多重量子阱/有源層
42 P-GaN層
70 上電極
48 上部接點
Tl 掩模22的厚度
Ll 基底30露出的表面的長度/成長膜的凹面部分的長度
L2 成長膜的凸面部分的長度
54 開口
55 開口 54的底部表面
56 斜面
58 薄掩模層
T2 薄掩模層58的厚度
60 光致抗蝕劑
62 開口
66 多面式結構
68 面
72 保角外延硅層 74 開口
具體實施例方式
提供于一基底上完成第III族氮化物薄膜的異質外延(hetero-epitaxial)成
長的方法與其所產(chǎn)生的結構。本發(fā)明一優(yōu)選實施例的制造中間工藝以附圖來 顯示。之后將討論多個優(yōu)選實施例。在本發(fā)明的所有附圖與所示出的實施例 中，相同的標號代表相同的元件。
圖1A與圖1B分別顯示本發(fā)明一實施例的俯視圖與剖面圖。參見圖1A， 提供芯片20，且芯片20的上表面被掩模22劃分成一陣列。較佳為掩模22由一介電材料所形成，例如氧化硅。掩模22較佳具有一重復的圖案，例如
一柵格圖案，其具有平行線22!重直于平行線222。在一實施例中，平均分隔 平行線22,與222，且因此通過掩模22定義的間隔為矩形，且更佳為正方形 (其也為矩形的一特別形式)。掩模22介于線22"司(或介于線222之間) 的間隔的寬度Wl較佳小于約100um，且更佳為約0.2-10 "m。然而需了解 的是，在敘述中所提及的尺寸僅僅為舉例，也可使用不同尺寸。平行線22, 及/或222的寬度W2較佳為約0.1-10 ii m。以周期出現(xiàn)的圖案有助于掩模22 定義接下來形成的凸面結構與凹面結構的邊界。
在優(yōu)選實施例中，通過掩模22定義的陣列包括分配于一間隔的圖案中 的棋盤圖案24與26與在屬于不同棋盤圖案24與26的在任何橫列與任何縱 列中的鄰近棋盤圖案。棋盤圖案24為凸面結構，因此也可在全文敘述中稱 為凸面結構24。反之，棋盤圖案26為凹面結構，因此也可在全文敘述中稱 為凹面結構26?；蛘呷〈灞P圖案，凸面結構24與凹面結構26可排成其他 圖案，例如在每橫列中，兩個凸面結構24互相相鄰，而兩個凹面結構26跟 隨在后。
圖1B顯示圖1A所顯示的結構的剖面圖，其中沿著圖1A中的線A-A' 的平面取剖面圖。圖1B顯示芯片20包括基底30。在一實施例中，基底30 為一半導體基底。在接下來討論的實施例中，基底30為一硅基底，且因此 稱為硅基底30。然而，基底30也可由其他材料，例如藍寶石或其類似物來 形成?；?0也可為一(100)基底其具有一(100)表面排列方向(surface orientation),然而其也具有其他表面排列方向，例如(lIO)或(111)。硅基底30 可為一塊狀基底，或一絕緣層上硅基底具有埋藏氧化層(buried oxide)于硅層 之間。
在如圖1B所示的實施例中，于硅基底30上形成一發(fā)光二極管34，其 中發(fā)光二極管34包括n-GaN (以一 n型雜質摻雜GaN)層38、多重量子阱 (multiple quantum well， MQW)40、 p-GaN (以一 p型雜質摻雜GaN)層42與 上電極70。多重量子阱40可由，例如InGaN來形成與對于發(fā)射光而言，做 為一有源層。N型GaN層38、有源層40與p型GaN層42的每一個包括于 基底30上的凸面部分與延伸于基底30中的凹面部分，其中N型GaN層38、 有源層40與p型GaN層42的每一個的凸面部分實質上與分別的凹面部分。上電極70可從凸面結構24上延伸至凹面 結構26上。進一步而言，上電極70電性連接凸面結構24與凹面結構26。 上部接點48可形成于上電極70上，并與其電性連接。背面接點21可形成 于硅基底30的背面上，并與其電性連接。上部接點48與背面接點21形成 對發(fā)光二極管34的連接。
再次參見圖1A，發(fā)光二極管34 (未標示)可延伸于陣列的多個橫列及/ 或縱列上，且因此發(fā)光二極管34可包括多個凸面結構與多個凹面結構，與 圖1B所示相似。
在替代實施例中，特別是，若基底30為一具有(lll)表面方向排列的硅 基底，則在各個橫列與縱列中的凸面結構24與凹面結構26分別不與在鄰近 的橫列或縱列中的凹面結構26與凸面結構24對齊。反而，凸面結構24與 凹面結構26是與在鄰近的橫列或縱列中的凸面結構24與凹面結構26間的 間隔對齊，如圖1C所示。
圖2-8顯示形成如圖1A與圖1B所示的實施例的中間工藝的剖面圖，其 中沿著圖1A中的線A-A，的平面取剖面圖。在圖2中，提供硅基底30，隨 后形成掩模22與將其圖案化。在一實施例中，掩模22由氧化硅形成，其可 為一熱氧化層(thermal oxide)或沉積氧化層(deposited oxide)。或者，掩模22 可由其他材料，例如氮化硅(SiNx)、氮氧化硅(SiON)、氧化鋁(A10x)或其類 似物所形成。掩模22的厚度T1可為約0,1-10 um。圖案化掩模22覆蓋未來 形成凸面部分24的區(qū)域，而露出未來形成凹面部分26的區(qū)域。基底30露 出的表面的長度L1小于約100 nm，且較佳為約0.2-10 u m。
接下來如圖3所示，執(zhí)行一濕蝕刻，例如使用一氫氧化鉀(KOH)溶液一 段時間為約5-30秒，較佳為約10秒。氫氧化鉀溶液具有約45%體積百分比 的KOH，其溶解于水中。在替代實施例中，也可使用對于(100)硅基底的其 他非等向濕蝕刻溶液，例如，氫氧化鉀/異丙醇、CsOH、氫氧化四甲基銨 (tetra-methyl ammonium hydroxide, TMAH)與乙二月安(thylenediamine)/乙醇氨 (pyrocetechol)/水。
濕蝕刻導致硅基底30的(lll)表面露出，且因此將所產(chǎn)生的開口 54進行 刻面，并具有斜面56其具有(111)表面排列方向。若由上方觀察，開口54具 有四個斜面56。依據(jù)濕蝕刻的時間，開口 54可為一實質上完美而顛倒的錐
10形，具有變窄的斜面56且在一底部點會合。或者，以較短的濕蝕刻時間， 開口54可為一梯形，其中開口 54的底部表面55實質上可為平的，如使用 虛線所繪示。
參見圖4，毯覆沉積一薄掩模層58，例如氧化硅層58?；蛘撸谀?58可由硅的熱氧化物來形成，而其只形成于開口 54中露出的硅表面上。薄 掩模層58的厚度T2可為約0.1-10 u m。薄掩模層58也可由不同于掩模22 的材料來形成。而在此例子中，可能增加厚度T2。
在圖5中，形成光致抗蝕劑60并將其圖案化，以覆蓋開口 54，而掩模 22的一部分經(jīng)由產(chǎn)生的開口 62露出。之后蝕刻薄掩模58與掩模22的露出 部分以露出下方硅基底30。接著移除光致抗蝕劑60。
再來，如圖6所示，外延成長多面式結構66。多面式結構66可由碳化 硅(SiC)、硅鍺(SiGe)或實質上為純硅來形成，然而可在原處摻雜p型或n型 雜質。更佳為經(jīng)原處摻雜的結構66具有與半導體基底30相同的導電型態(tài)。 通過選擇性外延成長(selective epitaxial growth)來形成多面式結構66，且因此 多面式結構66局限于開口 62中。外延成長為選擇性，且實質上無多面式結 構形成于薄掩模層58與掩模22露出的部分上。在掩模22的平行線間的各 正方形或矩形間隔中，形成一個，較佳為只形成一個多面式結構66。多面式 結構66具有刻面(其為多面式結構66的斜面)68?？烧{(diào)整工藝條件以幫助 多面式結構66的形成。例如，形成多面式結構66的溫度可高于約600。C， 且更佳可高于約700。C以增強刻面效應(faceteffect)。所以，各多面式結構66 可具有一錐形體，其具有四面，各面通過分別的掩模22,與222來定義。從下 至上，多面式結構66的四面漸漸變窄。因此多面式結構66可為一實質上完 美的錐形，具有變窄的斜面68且其在一頂部點會合?；蛘?，多面式結構66 的剖面圖為一梯形，其中多面式結構66的頂部表面67 (虛線)實質上可為 平的，例如以較短的外延成長時間就可達到此效果。
在圖7中，通過例如等向蝕刻來移除薄掩模58，其中控制蝕刻時間而不 蝕刻掩模22。在所產(chǎn)生的結構中，開口 54的露出的表面56與68全具有(lll) 表面排列方向。
圖8顯示n型GaN層38、有源層40與p型GaN層42的選擇性成長， 且其較佳可使用選擇性外延成長來形成。在一實施例中，使用有機金屬化學氣相沉積(metal organic chemical vapor deposition, MOCVD)。所產(chǎn)生的n型 GaN層38、有源層40與p型GaN層42形成于露出的硅(lll)表面上，但不 在掩模22之上。有益地，由于硅(lll)具有一三方晶系的對稱，因此所產(chǎn)生 的G aN層具有改善的結晶結構。
再回到圖1B，上電極70被形成，其可由p型歐姆材料(ohmic material), 例如AuZn合金或其他金屬材料來形成。此形成方法包括濺鍍、物理氣相沉 積或其類似的方法。在所形成的結構中，于多面式結構66之一上，各凸面 結構24 (也參見圖1A)包括n型GaN層38、有源層40與p型GaN層42， 且形成一小的發(fā)光二極管。于基底30中的開口 54之一中，各凹面結構26 包括n型GaN層38、有源層40與p型GaN層42，且形成一小的發(fā)光二極 管。上電極70使小的發(fā)光二極管互相連接成為一大的發(fā)光二極管34。
圖9顯示本發(fā)明的一替代實施例。于此實施例中，發(fā)光二極管34的凸 面部分24 (也參見圖1A)具有實質上平坦的上表面，其形成于保角外延硅 (conformal epitaxial silicon)層72之上。于開口 76中的發(fā)光二極管34的凹面 部分26具有實質上垂直的側壁與實質上平坦的底部。因此凹面部分26包括 側壁部分與一底部部分。形成顯示于圖9中的結構的工藝實質上與圖2-圖8 的工藝相似。然而當形成外延硅層72時，可降低形成溫度以減少刻面效應， 且可使用干蝕刻以形成開口 76。
需了解的是，雖然使用GaN的形成來做為例子，但是本發(fā)明的教示可用 來形成任何于基底上的薄膜，而與分別的芯片尺寸相較，無論什么時候薄膜 的總面積都明顯較大。在一實施例中，也可形成其他第III族氮化物材料， 例如InGaN或AlInGaN。
本發(fā)明實施例具有許多優(yōu)點。由于外延成長膜(例如GaN膜)具有中斷 的圖案，且中斷的圖案不在相同水平面，所以釋放出成長膜與下方基底間的 晶格位差所引的應力，且因此至少也減少了由外延成長膜引起的芯片彎曲。 也減少了于薄膜中的轉位(dislocation)，而產(chǎn)生品質改善的薄膜。由于GaN 膜形成在硅(lll)薄膜上，也減少了晶格位差，更進一步減少了應力。
為了使本發(fā)明的有益的影響最大化，成長膜的凸面部分與凹面部分較佳 為在尺寸與形狀上為對稱。例如，于圖8中，成長膜的凹面部分的長度Ll 較佳為等于成長膜的凸面部分的長度L2。更佳為，除了上下顛倒外，成長膜的凹面部分的形狀較佳為與成長膜的凸面部分的形狀相同。由于具有對稱的 結構，由凸面部分產(chǎn)生的應力可抵銷由凹面部分所產(chǎn)生的應力，而因此不管 成長膜的總面積，所產(chǎn)生的芯片將不會彎曲。因此在一實施例中，若多面式
結構66 (參見圖8)為一實質上完美的錐形，開口 54較佳也為一實質上完 美而顛倒的錐形。然而，若多面式結構66為一梯形，開口54較佳也為一顛 倒的梯形。
雖然本發(fā)明已以優(yōu)選實施例公開如上，然其并非用以限定本發(fā)明，任何 本領域的普通技術人員在不脫離本發(fā)明的精神和范圍內(nèi)，當可作些許的更動 與潤飾，因此本發(fā)明的保護范圍當視所附的權利要求所界定的范圍為準。
權利要求
1.一種電路結構，包括一基底；以及一薄膜于所述基底上，且包括多個部分其分配如多個橫列，其中所述多個部分的所述多個橫列的每一個包括多個凸面部分；以及多個凹面部分，其中在所述多個橫列的每一個中，所述多個凸面部分與所述多個凹面部分分配于一間隔的圖案中。
2. 如權利要求1所述的電路結構，其中所述薄膜的所述多個部分形成一 陣列。
3. 如權利要求1所述的電路結構，其中所述薄膜的所述多個部分實質上 彼此互相分離。
4. 如權利要求l所述的電路結構，還包括外延結構于所述基底的所述上表面上，其中所述多個凸面部分直接于所 述外延成長結構上；以及開口從所述基底的所述上表面延伸進入所述基底，其中所述多個凹面部 分于所述開口中。
5. 如權利要求4所述的電路結構，其中所述外延結構為多面式結構，且其中所述開口具有傾斜的側壁。
6. 如權利要求1所述的電路結構，還包括一導電上電極延伸于所述薄膜 的所述多個部分上，且與其電性連接。
7. 如權利要求1所述的電路結構，還包括一圖案化介電層掩模于所述基 底上，其中所述多個凸面部分的側邊緣與所述多個凹面部分的側邊緣接觸所 述圖案化介電層掩模的邊緣。
8. —種電路結構，包括一半導體基底；以及一第III族氮化物薄膜于所述半導體基底上，其中所述第III族氮化物薄 膜包括多個部分實質上彼此互相分離，其中所述多個部分形成一陣列包括多個橫列與縱列，且其中所述第m族氮化物薄膜的所述多個部分包括 凸面部分；以及凹面部分，在所述多個橫列的每一個與所述多個縱列的誒一個中，所述 凸面部分與所述凹面部分分配于一間隔的圖案中。
9. 如權利要求8所述的電路結構，其中所述第m族氮化物薄膜包括一n型氮化鎵層、 一有源層包括一發(fā)光材料于所述n型氮化鎵層上，以及一 p 型氮化鎵層于所述有源層上。
10. 如權利要求8所述的電路結構，還包括一介電層掩模將所述第III 族氮化物薄膜的所述多個部分彼此互相分離。
11. 如權利要求8所述的電路結構，還包括多面式結構于所述半導體基 底的一上表面上，其中所述凸面部分直接于所述多面式結構上；以及多面式 開口從所述半導體基底的所述上表面延伸進入所述半導體基底，其中所述凹 面部分于所述多面式開口中。
12. 如權利要求ll所述的電路結構，其中所述半導體基底為一硅基底， 且其中所述多面式結構與在所述多面式開口中的所述半導體基底露出的表 面具有(lll)的表面排列方向。
13. 如權利要求8所述的電路結構，其中各個所述凸面部分在尺寸上與 各個所述凹面部分對稱。
14. 一種電路結構，包括 一硅基底具有一上表面；多個多面式結構于所述硅基底的所述上表面上，其中所述多個多面式結 構具有以(l 1 l)的表面排列方向的斜面；多個多面式開口從所述硅基底的所述上表面延伸進入所述硅基底，其中 在所述多個多面式開口中的所述硅基底的表面為傾斜且具有(lll)的表面排 列方向；一氮化鎵膜包括多個凸面部分實質上彼此互相分離，且直接于所述多個多面式結構上；以及多個凹面部分實質上彼此互相分離，且于所述多面式開口中，其中所述 多個凸面部分與所述多個凹面部分分配于一棋盤圖案中；以及一介電層掩模于所述硅基底的所述上表面上，其中所述介電層掩模將所 述多個凸面部分與所述多個凹面部分彼此互相分離。
15.如權利要求14所述的電路結構，其中所述氮化鎵膜為n型氮化鎵膜，且其中所述電路結構還包括一有源層，其包括一發(fā)光材料于所述氮化鎵膜 上，以及一p型氮化鎵膜于所述有源層上，且其中所述有源層與所述p型氮 化鎵膜各包括額外的凸面部分與額外的凹面部分。
全文摘要
一種電路結構，包括一基底以及一薄膜于所述基底上，且包括多個部分其分配如多個橫列。所述多個部分的所述多個橫列的每一個包括多個凸面部分；以及多個凹面部分。在所述多個橫列的每一個中，所述多個凸面部分與所述多個凹面部分分配于一間隔的圖案中。本發(fā)明的優(yōu)點包括減少在GaN膜與下方基底之間的晶格位差與減少由GaN膜產(chǎn)生的應力。
文檔編號H01L33/00GK101621099SQ200810176670
公開日2010年1月6日 申請日期2008年11月14日 優(yōu)先權日2008年7月1日
發(fā)明者余振華, 陳鼎元 申請人:臺灣積體電路制造股份有限公司