專(zhuān)利名稱(chēng)：用以降低鄰近柵極間的干擾的半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明總體上涉及一種半導(dǎo)體器件及其制造方法，且更具體而言涉及一 種降低鄰近柵極間的干擾的半導(dǎo)體器件及其制造方法。
背景技術(shù)：
隨著半導(dǎo)體器件設(shè)計(jì)規(guī)則的減少，在嘗試?yán)脗鹘y(tǒng)平面溝道結(jié)構(gòu)去達(dá)到 目標(biāo)閾值電壓對(duì)會(huì)遭遇到限制。由于這些限制，已經(jīng)進(jìn)行朝著具有三維凹陷 溝道的半導(dǎo)體器件的方向的研究。
通過(guò)凹陷半導(dǎo)體基板的溝道形成區(qū)域，然后形成柵極于凹陷的溝道區(qū)域 之內(nèi)和之上，由此實(shí)現(xiàn)具有凹陷溝道的半導(dǎo)體器件。具有凹陷溝道的半導(dǎo)體 器件與具有平面溝道的傳統(tǒng)半導(dǎo)體器件相比具有優(yōu)點(diǎn)，這些優(yōu)點(diǎn)包括增加的 有效溝道長(zhǎng)度，使得可以獲得所需的閾值電壓。
為了沖是高DRAM ( dynamic random access memory, 動(dòng)態(tài)隨才幾存耳又存儲(chǔ) 器)的集成水平，減小單元晶體管的尺寸成為關(guān)鍵。然而，隨著單元晶體管 的尺寸減小以提高集成水平時(shí)，下述問(wèn)題出現(xiàn)，即，當(dāng)鄰近單元內(nèi)晶體管的 動(dòng)作產(chǎn)生干擾時(shí)，儲(chǔ)存于單元內(nèi)的數(shù)據(jù)可能丟失。在除去鄰近柵極引起的干 擾的努力中，本領(lǐng)域中已經(jīng)披露了 一種沉積重?fù)诫s多晶硅層圍繞有源區(qū)的方 法，以及防止場(chǎng)氧化物區(qū)(柵極多晶硅將沉積在其上)被蝕刻的局部鑲嵌 (local damascene )方法。
傳統(tǒng)除去鄰近柵極所造成干擾的方法須要供應(yīng)額外的偏壓，亦需要有額 外的工藝，這反過(guò)來(lái)使傳統(tǒng)方法的有效性劣化。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施例涉及一種減小鄰近柵極干擾的半導(dǎo)體器件及其制造方法。
此外，本發(fā)明的實(shí)施例涉及一種可通過(guò)簡(jiǎn)單工藝及方法而制造的可減小 鄰近柵極干擾的半導(dǎo)體器件。
再者，本發(fā)明的實(shí)施例涉及一種可減小鄰近柵極之間的干擾而由此改善其特性的半導(dǎo)體器件及其制造方法。
在一個(gè)方面， 一種半導(dǎo)體器件包括半導(dǎo)體基板，該半導(dǎo)體基板具有有源 區(qū)，該有源區(qū)具有延伸橫過(guò)該有源區(qū)的多個(gè)凹陷的溝道區(qū)以及也延伸橫過(guò)該 有源區(qū)的多個(gè)結(jié)區(qū)，其中該有源區(qū)中的任何兩個(gè)凹陷的溝道區(qū)或者任何兩個(gè)
結(jié)區(qū)不鄰接；柵極，形成于該有源區(qū)的凹陷的溝道區(qū)內(nèi)和上方；器件隔離結(jié) 構(gòu)，形成于該半導(dǎo)體基板內(nèi)以界定該有源區(qū)，其中該器件隔離結(jié)構(gòu)具有凹陷 部分，該凹陷部分的每一個(gè)形成于該有源區(qū)的結(jié)區(qū)的附近；以及棧塞(landing plug)，該棧塞的每一個(gè)形成于該有源區(qū)的每一個(gè)結(jié)區(qū)上方，并延伸以填充該 有源區(qū)外部的該器件隔離結(jié)構(gòu)的凹陷部分。
該器件隔離結(jié)構(gòu)的各凹陷部分靠近該有源區(qū)內(nèi)的結(jié)區(qū)，但與該有源區(qū)內(nèi) 的結(jié)區(qū)分離。
器件隔離結(jié)構(gòu)的各凹陷部分的寬度在200 A-500 A的范圍，且器件隔 離結(jié)構(gòu)的各凹陷部分的深度在500 A~ 1500 A的范圍。
各棧塞是由一堆疊體形成，該堆疊體包括第一導(dǎo)電材料，形成于各結(jié) 區(qū)上；以及第二導(dǎo)電材料，形成于該第一導(dǎo)電材料上以及該器件隔離結(jié)構(gòu)的 凹陷部分內(nèi)和上方。
第 一導(dǎo)電材料的尺寸大于結(jié)區(qū)的尺寸。
第 一導(dǎo)電材料包括外延硅層，第二導(dǎo)電層包括摻雜多晶硅層。 摻雜多晶硅層的摻雜濃度在1 x 102Q離子/厘米3 ~ 1 x 1022離子/厘米3 的范圍。
器件隔離結(jié)構(gòu)的 一 部分夾置于結(jié)區(qū)與第二導(dǎo)電材料之間。 在另一方面， 一種制造半導(dǎo)體器件的方法，包括步驟提供半導(dǎo)體基板， 該半導(dǎo)體基板具有有源區(qū)，該有源區(qū)具有延伸橫過(guò)該有源區(qū)的多個(gè)凹陷的溝 道形成區(qū)以及也延伸橫過(guò)該有源區(qū)的多個(gè)結(jié)形成區(qū)，其中該有源區(qū)中的任何 兩個(gè)凹陷的溝道形成區(qū)或者任何兩個(gè)結(jié)形成區(qū)不鄰接；形成器件隔離結(jié)構(gòu)于 半導(dǎo)體基板內(nèi)以界定該有源區(qū)；凹陷該有源區(qū)內(nèi)的該溝道形成區(qū)，由此形成 凹陷的溝道區(qū)；形成^f冊(cè)極于該有源區(qū)的凹陷的溝道區(qū)內(nèi)和上方；形成結(jié)區(qū)于 該有源區(qū)的結(jié)區(qū)形成區(qū)內(nèi)；形成層間電介質(zhì)于形成有該結(jié)區(qū)的該半導(dǎo)體基板 上方；蝕刻該層間電介質(zhì)以露出該結(jié)區(qū)以及在各結(jié)區(qū)前后的器件隔離結(jié)構(gòu)的 部分；形成第一導(dǎo)電材料于各露出的結(jié)區(qū)上，其中各第一導(dǎo)電材料在各結(jié)區(qū) 前后的該器件隔離結(jié)構(gòu)的露出部分的部分的上方延伸；蝕刻各結(jié)區(qū)前后的該件隔離結(jié)構(gòu)的露出部分，以形成在各結(jié)區(qū)前后的凹陷部分；以及形成第二 導(dǎo)電材料于各該第 一導(dǎo)電材料上以及在各結(jié)區(qū)前后的器件隔離結(jié)構(gòu)的該凹 陷部分內(nèi)和上方，由此形成包括該第 一導(dǎo)電材料和第二導(dǎo)電材料的堆疊體的棧塞。
蝕刻層間電介質(zhì)和第 一導(dǎo)電材料的步驟是利用掩模圖案進(jìn)行的，且在蝕 刻該器件隔離結(jié)構(gòu)的露出部分時(shí)使用該掩模圖案。
蝕刻該器件隔離結(jié)構(gòu)的露出部分的步驟被實(shí)施，使得鄰近該結(jié)區(qū)的該器 件隔離結(jié)構(gòu)的部分保留不被蝕刻。
器件隔離結(jié)構(gòu)的凹陷部分的寬度在200 A ~ 500 A的范圍，且深度在500
A- 1500A的范圍。
在蝕刻該層間電介質(zhì)以露出該結(jié)區(qū)的步驟之后以及在各露出的結(jié)區(qū)上 形成該第一導(dǎo)電材料的步驟之前，清洗露出的結(jié)區(qū)。
第一導(dǎo)電材料是利用選擇性外延生長(zhǎng)(SEG)工藝形成為外延硅層，且 第二導(dǎo)電材料形成為重?fù)诫s多晶硅層。
重?fù)诫s多晶硅層形成為摻雜濃度在1 x 102D離子/厘米3~ 1 x io22離子/
厘米3的范圍。


圖1為示出本發(fā)明實(shí)施例的半導(dǎo)體器件的平面圖。
圖2A為沿圖1的線X-X，截取的斷面圖。 圖2B為沿圖1的線Y-Y，截取的斷面圖。
圖3A至3D為沿圖1的線X-X，截取的斷面圖，用以解釋本發(fā)明實(shí)施例 的半導(dǎo)體器件制造方法的工藝。
圖4A至4D為沿圖1的線Y-Y，截取的斷面圖，用以說(shuō)明本發(fā)明另一實(shí) 施例的半導(dǎo)體器件制造方法的工藝。 附圖標(biāo)記說(shuō)明
100 110 104 142 112
半導(dǎo)體基板 柵極
器件隔離結(jié)構(gòu)
外延硅層
柵極絕緣層
102 106 140 144 114
有源區(qū)
結(jié)區(qū)
棧塞
重?fù)诫s多晶硅層 多晶硅層
7116:金屬基層120:間隔物H:槽
118:硬掩模層130:層間電介質(zhì)150:掩模圖案
具體實(shí)施例方式
下文中將參考附圖詳細(xì)描述本發(fā)明的具體實(shí)施例。
圖1為示出本發(fā)明實(shí)施例的半導(dǎo)體器件的平面圖，且圖2A和2B分別為沿圖1的線X-X，及Y-Y，截取的斷面圖。
參考這些圖示，在本發(fā)明實(shí)施例的半導(dǎo)體器件中，有源區(qū)102的溝道形成區(qū)被凹陷，柵極IIO形成于凹陷的溝道區(qū)內(nèi)和上方，由此形成凹陷的溝道結(jié)構(gòu)。結(jié)區(qū)106形成于位于柵極110兩側(cè)的有源區(qū)102的表面上。器件隔離結(jié)構(gòu)104界定有源區(qū)102。結(jié)區(qū)106附近的器件隔離結(jié)構(gòu)104的一部分被蝕刻(具體見(jiàn)圖2B)。棧塞(landing plug ) 140形成于結(jié)區(qū)106上以及器件隔離結(jié)構(gòu)104的被蝕刻部分上，形成圍繞各結(jié)區(qū)106的前后表面的形狀。
更詳細(xì)而言，各棧塞140具有外延硅層142和重?fù)诫s多晶硅層144的疊堆結(jié)構(gòu)。外延硅層142為第一導(dǎo)電材料，并形成于結(jié)區(qū)106以及鄰近結(jié)區(qū)106的器件隔離結(jié)構(gòu)104的部分上。重?fù)诫s多晶硅層144為形成于外延硅層142上的第二導(dǎo)電材料，并填充器件隔離結(jié)構(gòu)104的被蝕刻部分。重?fù)诫s多晶硅層144沿各溝道縱向方向圍繞結(jié)區(qū)106的前后表面。外延硅層142是利用選擇性外延生長(zhǎng)(SEG)工藝形成，重?fù)诫s多晶硅層144形成為具有在1 x 102Q~1 x 1022離子/厘米3的范圍內(nèi)的摻雜濃度。
如圖2B所示，'有源區(qū)102的前后表面具有正斜率，而與有源區(qū)102的結(jié)區(qū)106鄰近的器件隔離結(jié)構(gòu)104的部分未^f皮蝕刻。如此，棧塞140部分地與結(jié)區(qū)106分離，且鄰近結(jié)區(qū)106的器件隔離結(jié)構(gòu)104的部分保留并夾置于結(jié)區(qū)106與棧塞140之間。
在圖1、 2A及2B中，標(biāo)號(hào)IOO表示半導(dǎo)體基板，112表示柵極絕緣層，114表示多晶硅層，116表示金屬基層，118表示由氮化物層形成的硬掩模層，120表示間隔物，130表示層間電介質(zhì)，且H表示通過(guò)凹陷溝道形成區(qū)而界定的槽。
如上所述，本發(fā)明的半導(dǎo)體器件具有包括棧塞的重?fù)诫s多晶硅層的結(jié)構(gòu)，棧塞形成為圍繞各結(jié)區(qū)的前后表面。重?fù)诫s多晶硅層的存在抑制了鄰近說(shuō)明書(shū)第5/6頁(yè)
柵極造成的干擾。因此，本發(fā)明中單元晶體管的漏電流減小，改進(jìn)了半導(dǎo)體器件的特性。
此外，本發(fā)明中，通過(guò)僅添加蝕刻器件隔離結(jié)構(gòu)的工藝到形成棧塞的工藝中，即可實(shí)現(xiàn)圍繞各結(jié)區(qū)的前后表面的重?fù)诫s多晶硅層，因此可以形成圍繞各結(jié)區(qū)的前后表面的重?fù)诫s多晶硅層而不大幅改變現(xiàn)有工藝。因此，本發(fā)明達(dá)成工藝的簡(jiǎn)化與穩(wěn)定。
圖3A至3D以及圖4A至4D為用于解釋本發(fā)明另一實(shí)施例的半導(dǎo)體器件制造方法的工藝。這里，圖3A至3D為沿圖1的線X-X，截取的斷面圖。圖4A至4D為沿圖1的線Y-Y，截取的斷面圖。
參考圖3A與4A,器件隔離結(jié)構(gòu)104形成于半導(dǎo)體基板100以界定有源區(qū)102。有源區(qū)102的溝道形成區(qū)被選擇性地凹陷以形成槽H。柵極絕緣層112形成于槽H的表面上以及有源區(qū)102的表面上。多晶硅層114形成于柵極絕緣層112上以填充槽H，且金屬基層116及氮化物層制成的硬掩模層118依序形成于多晶硅層114上。然后，硬掩模層118、金屬基層116、多晶硅層114及柵極絕緣層112被蝕刻，以形成柵極110于界定于溝道形成區(qū)的槽H內(nèi)和上方以及于器件隔離結(jié)構(gòu)104的部分上。間隔物120形成于柵極110的兩個(gè)側(cè)壁上。結(jié)區(qū)106形成于柵極110兩側(cè)的有源區(qū)102表面內(nèi)，包括在形成有間隔物120的有源區(qū)102表面內(nèi)，由此形成一單元晶體管。
參考圖3B及4B,層間電介質(zhì)130形成于形成有單元晶體管的半導(dǎo)體基板100的整個(gè)表面上。掩模圖案150形成于層間電介質(zhì)130上以露出形成于柵極110與結(jié)區(qū)106上的層間電介質(zhì)130的一部分。利用掩模圖案150作為蝕刻掩模來(lái)蝕刻層間電介質(zhì)130的露出部分，以界定用于形成棧塞的接觸孔C。接觸孔C同時(shí)露出柵極IIO及結(jié)區(qū)106。
如圖4B所示，掩模圖案150也形成為露出沿溝道的縱向方向位于結(jié)區(qū)106前后的器件隔離結(jié)構(gòu)104的部分。器件隔離結(jié)構(gòu)104的各露出部分具有預(yù)定的寬度。如此，用于形成棧塞的接觸孔C露出結(jié)區(qū)106以及當(dāng)沿溝道的縱向方向觀看時(shí)位于結(jié)區(qū)106前后的器件隔離結(jié)構(gòu)104的部分。
參考圖3C及圖4C,保留掩模圖案150，清洗露出的結(jié)區(qū)106的表面。然后，通過(guò)SEG(選擇性外延生長(zhǎng))工藝生長(zhǎng)外延硅層142于經(jīng)清洗的結(jié)區(qū)106上。SEG工藝導(dǎo)致硅的生長(zhǎng)不僅沿向上方向進(jìn)行，而且也沿橫向方向進(jìn)行，因此外延硅層142不僅形成于結(jié)區(qū)106上，而且也形成于鄰近結(jié)區(qū)106
9的器件隔離結(jié)構(gòu)104的部分上。
本發(fā)明中，外延硅層142的生長(zhǎng)厚度調(diào)整為使得外延硅層142不生長(zhǎng)在器件隔離結(jié)構(gòu)104的整個(gè)露出部分上。因此，與結(jié)區(qū)106分離且具有預(yù)設(shè)寬度的器件隔離結(jié)構(gòu)104的部分露出。例如，外延硅層142生長(zhǎng)到一厚度，使得外延硅層142的邊緣與用于形成棧塞的接觸孔C的邊緣分離200 ~ 500 A。
使用在界定用于形成棧塞的接觸孔C時(shí)使用的掩模圖案150以及該外延硅層142作為蝕刻掩模，蝕刻器件隔離結(jié)構(gòu)104的露出部分。器件隔離結(jié)構(gòu)104的露出部分被蝕刻為具有200 ~ 500 A范圍的寬度與500 ~ 1500 A范圍的深度。如前所述，外延硅層142不僅形成于結(jié)區(qū)106上，而且也形成于鄰近結(jié)區(qū)106的器件隔離結(jié)構(gòu)104的部分上。因此，位于外延硅層142下方的鄰近結(jié)區(qū)106的器件隔離結(jié)構(gòu)104的部分不被蝕刻而保留原樣。
參考圖3D與圖4D，掩模圖案150被移除。重?fù)诫s多晶硅層144形成于層間電介質(zhì)130上，以完全填充用于形成棧塞的接觸孔C。優(yōu)選地，重?fù)诫s多晶硅層144的摻雜濃度設(shè)置為1 x 102D~ 1 x 1022離子/厘米3。通過(guò)化學(xué)機(jī)械拋光(CMP )重?fù)诫s多晶硅層144和層間電介質(zhì)130直到露出柵極110的硬掩模118為止，由此形成棧塞140。棧塞140是由外延硅層142和重?fù)诫s多晶硅層144的堆疊體制成，且形成于柵極IIO之間的結(jié)區(qū)106上。由于重?fù)诫s多晶硅層144形成為填充器件隔離結(jié)構(gòu)104的被蝕刻部分，重?fù)诫s多晶硅層144具有圍繞結(jié)區(qū)106的前后表面的形狀。因此，鄰近結(jié)區(qū)106的器件隔離結(jié)構(gòu)104的部分夾置于重?fù)诫s多晶硅層144與結(jié)區(qū)106之間。
此后，雖未在圖中示出，通過(guò)依序施行一系列公知工藝，完成本發(fā)明的半導(dǎo)體器件制造程序。
從上述說(shuō)明書(shū)顯而易見(jiàn)，本發(fā)明通過(guò)形成圍繞有源區(qū)的重?fù)诫s多晶硅層即結(jié)區(qū)而提供優(yōu)點(diǎn)。在本發(fā)明中，重?fù)诫s多晶硅層的存在抑制鄰近柵極所造成的干擾。相應(yīng)地，在本發(fā)明中，鄰近柵極所引起干擾的抑制造成單元晶體管的漏電流的減小，因而改進(jìn)了半導(dǎo)體器件的特性。
盡管已經(jīng)出于說(shuō)明的目的而描述了本發(fā)明的具體實(shí)施例，然而本領(lǐng)域技術(shù)人員將理解，在不背離如權(quán)利要求披露的本發(fā)明的范圍和精神內(nèi)可以進(jìn)行各種調(diào)整、添加和替代。
本申請(qǐng)主張2007年12月20日申請(qǐng)的韓國(guó)專(zhuān)利申請(qǐng)10-2007-0134034的優(yōu)先權(quán)，其全部?jī)?nèi)容引用結(jié)合于此。
權(quán)利要求
1. 一種半導(dǎo)體器件，包括半導(dǎo)體基板，所述半導(dǎo)體基板具有有源區(qū)，所述有源區(qū)具有延伸橫過(guò)所述有源區(qū)的多個(gè)凹陷的溝道區(qū)以及也延伸橫過(guò)所述有源區(qū)的多個(gè)結(jié)區(qū)，其中所述有源區(qū)中的任何兩個(gè)凹陷的溝道區(qū)或者任何兩個(gè)結(jié)區(qū)不鄰接；柵極，形成于所述有源區(qū)的凹陷的溝道區(qū)內(nèi)和上方；器件隔離結(jié)構(gòu)，形成于所述半導(dǎo)體基板內(nèi)以界定所述有源區(qū)，其中所述器件隔離結(jié)構(gòu)具有凹陷部分，所述凹陷部分的每一個(gè)形成于所述有源區(qū)的結(jié)區(qū)的附近；以及棧塞，所述棧塞的每一個(gè)形成于所述有源區(qū)的每一個(gè)結(jié)區(qū)上方，并延伸以填充所述有源區(qū)外部的所述器件隔離結(jié)構(gòu)的凹陷部分。
2. 如權(quán)利要求1所述的半導(dǎo)體器件，其中所述有源區(qū)外部的所述器件 隔離結(jié)構(gòu)的各凹陷部分靠近所述有源區(qū)內(nèi)的結(jié)區(qū)，但與所述有源區(qū)內(nèi)的結(jié)區(qū) 分離。
3. 如權(quán)利要求1所述的半導(dǎo)體器件，其中所述器件隔離結(jié)構(gòu)的各凹陷 部分的寬度在200 A ~ 500 A的范圍。
4. 如權(quán)利要求1所述的半導(dǎo)體器件，其中所述器件隔離結(jié)構(gòu)的各凹陷 部分的深度在500A~ 1500 A的范圍。
5. 如權(quán)利要求1所述的半導(dǎo)體器件，其中各棧塞由一堆疊體形成，所 述堆疊體包括第一導(dǎo)電材料，形成于各結(jié)區(qū)上；以及第二導(dǎo)電材料，形成于所述第 一導(dǎo)電材料上以及所述器件隔離結(jié)構(gòu)的凹 陷部分內(nèi)和上方。
6. 如權(quán)利要求5所述的半導(dǎo)體器件，其中所述第一導(dǎo)電材料的尺寸大 于所述結(jié)區(qū)的尺寸。
7. 如權(quán)利要求5所迷的半導(dǎo)體器件，其中所述第一導(dǎo)電材料包括外延 硅層，所述第二導(dǎo)電材料包括摻雜多晶硅層。
8. 如權(quán)利要求7所述的半導(dǎo)體器件，其中所述摻雜多晶硅層的摻雜濃 度在1 x 102Q離子/厘米3 ~ 1 x 1022離子/厘米3的范圍。
9. 如權(quán)利要求6所述的半導(dǎo)體器件，其中所述器件隔離結(jié)構(gòu)的一部分夾置于所述結(jié)區(qū)與所述第二導(dǎo)電材料之間。
10. —種制造半導(dǎo)體器件的方法，包括步驟提供半導(dǎo)體基板，所述半導(dǎo)體基板具有有源區(qū)，所述有源區(qū)具有延伸橫 過(guò)所述有源區(qū)的多個(gè)凹陷的溝道形成區(qū)以及也延伸橫過(guò)所述有源區(qū)的多個(gè) 結(jié)形成區(qū)，其中所述有源區(qū)中的任何兩個(gè)凹陷的溝道形成區(qū)或者任何兩個(gè)結(jié)形成區(qū)不鄰"t妄；形成器件隔離結(jié)構(gòu)于半導(dǎo)體基板內(nèi)以界定所述有源區(qū)；凹陷所述有源區(qū)內(nèi)的所述溝道形成區(qū)，由此形成凹陷的溝道區(qū)；形成柵極于所述有源區(qū)的凹陷的溝道區(qū)內(nèi)和上方；形成結(jié)區(qū)于所述有源區(qū)的結(jié)區(qū)形成區(qū)內(nèi)；形成層間電介質(zhì)于形成有所述結(jié)區(qū)的所述半導(dǎo)體基板上方；蝕刻所述層間電介質(zhì)以露出所述結(jié)區(qū)以及在各結(jié)區(qū)前后的器件隔離結(jié)構(gòu)的部分；形成第 一導(dǎo)電材料于各露出的結(jié)區(qū)上，其中各第 一導(dǎo)電材料在各結(jié)區(qū)前 后的器件隔離結(jié)構(gòu)的露出部分的部分的上方延伸；蝕刻在各結(jié)區(qū)前后的所述器件隔離結(jié)構(gòu)的露出部分，以形成在各結(jié)區(qū)前 后的凹陷部分；以及形成第二導(dǎo)電材料于各所述第一導(dǎo)電材料上以及在各結(jié)區(qū)前后的器件 隔離結(jié)構(gòu)的所述凹陷部分內(nèi)和上方，由此形成包括所述第一導(dǎo)電材料和第二 導(dǎo)電材料的堆疊體的棧塞。
11. 如權(quán)利要求10所述的方法，其中蝕刻所述層間電介質(zhì)和所述第一 導(dǎo)電材料的步驟是利用蝕刻掩模進(jìn)行的，且在蝕刻所述器件隔離結(jié)構(gòu)的露出 部分時(shí)使用所述蝕刻掩模。
12. 如權(quán)利要求10所述的方法，其中蝕刻所述器件隔離結(jié)構(gòu)的露出部 分的步驟被實(shí)施，使得鄰近所述結(jié)區(qū)的所述器件隔離結(jié)構(gòu)的部分保留不被蝕 刻。
13. 如權(quán)利要求10所述的方法，其中所述所述器件隔離結(jié)構(gòu)的凹陷部 分的寬度在200A- 500A的范圍。
14. 如權(quán)利要求10所述的方法，其中所述所述器件隔離結(jié)構(gòu)的凹陷部 分的深度在500 A ~ 1500 A的范圍。
15. 如權(quán)利要求IO所述的方法，還包括步驟在蝕刻所述層間電介質(zhì)以露出所述結(jié)區(qū)的步驟之后以及在各露出的結(jié) 區(qū)上形成所述第 一導(dǎo)電材料的步驟之前，清洗露出的結(jié)區(qū)。
16. 如權(quán)利要求10所述的方法，其中所述第一導(dǎo)電材料是利用選^^性 外延生長(zhǎng)工藝形成的外延硅層。
17. 如權(quán)利要求10所述的方法，其中所述第二導(dǎo)電材料以重?fù)诫s多晶 硅層形成。
18. 如權(quán)利要求17所述的方法，其中所述重?fù)诫s多晶硅層形成為摻雜 濃度在1 x 1020離子/厘米3~ 1 x 1022離子/厘米3的范圍。
全文摘要
本發(fā)明公開(kāi)了一種用以降低鄰近柵極間的干擾的半導(dǎo)體器件及其制造方法。半導(dǎo)體器件包括半導(dǎo)體基板，該半導(dǎo)體基板具有有源區(qū)，該有源區(qū)具有延伸橫過(guò)該有源區(qū)的多個(gè)凹陷的溝道區(qū)以及也延伸橫過(guò)該有源區(qū)的多個(gè)結(jié)區(qū)。柵極形成于有源區(qū)的凹陷的溝道區(qū)內(nèi)和上方。器件隔離結(jié)構(gòu)形成于半導(dǎo)體基板內(nèi)以界定有源區(qū)，且該器件隔離結(jié)構(gòu)具有凹陷部分，各凹陷部分形成為靠近有源區(qū)的結(jié)區(qū)。棧塞形成于有源區(qū)內(nèi)的每一個(gè)結(jié)區(qū)上方，且延伸填充有源區(qū)外部的器件隔離結(jié)構(gòu)的凹陷部分。半導(dǎo)體器件抑制鄰近柵極所造成的干擾，以減小單元晶體管的漏電流。
文檔編號(hào)H01L27/088GK101465352SQ200810169169
公開(kāi)日2009年6月24日 申請(qǐng)日期2008年11月4日 優(yōu)先權(quán)日2007年12月20日
發(fā)明者吳泰京 申請(qǐng)人:海力士半導(dǎo)體有限公司