專利名稱：制造半導(dǎo)體器件的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及制造半導(dǎo)體器件的方法，并且更具體地涉及一種能夠使用 鴒層來防止柵極圖案失效的制造半導(dǎo)體器件的方法。
背景技術(shù)：
近來，用于半導(dǎo)體器件的柵極導(dǎo)電層表現(xiàn)為具有多晶硅層和鎢層的堆 疊結(jié)構(gòu)而不是僅具有單個(gè)多晶硅層的單層結(jié)構(gòu)。這樣做是為了減小柵極導(dǎo) 電層的電阻。然而，雖然鵠層和多晶硅層的堆疊結(jié)構(gòu)可減小柵極導(dǎo)電層的 電阻，但是在柵極圖案化工藝之后的熱處理期間，在鎢層中可發(fā)生異常氧 化。
圖1A和1B是鴒層的異常氧化的顯微視圖。由于鵠層11的異常氧化， 鴒層11發(fā)生變形并且可最終脫離。附圖標(biāo)記12顯示鴒層11脫離并且暴露 于外側(cè)。為克服這種限制，已經(jīng)提出了 一種先進(jìn)側(cè)壁(advanced sidewall， ASW)柵極。
圖2示出先進(jìn)側(cè)壁(ASW) ^!f極的截面圖。在圖2中，ASW柵極包 括具有堆疊在襯底21上的柵極電介質(zhì)22、多晶硅電極23、鎢電極24和柵 極硬掩模層25的柵極圖案。在柵極圖案的側(cè)壁上形成覆蓋層26、鈍化層 27、柵極間隔物28和蝕刻阻擋層29。在SAC蝕刻工藝中，蝕刻阻擋層29 保護(hù)柵極圖案和襯底21。
覆蓋層26是用于防止鎢層異常氧化的薄膜，而鈍化層27是用于防止 由于柵極圖案的平滑邊緣引起的柵極誘導(dǎo)漏極泄漏(GIDL)和熱電子的 薄膜。此外，覆蓋層26、鈍化層27、柵極間隔物28和蝕刻阻擋層29是用 于保護(hù)柵極圖案免受外界環(huán)境例如蝕刻工藝影響的薄膜。
ASW柵極可以通過上述方式防止鴒層的異常氧化，但是其具有以下限 制。第一，如圖3A的顯賴t視圖中的附圖標(biāo)記31所示，初f極圖案可由于熱應(yīng)力而向一側(cè)傾斜，例如當(dāng)在覆蓋層26的沉積中對柵極圖案施加700。C或 更高的沉積溫度時(shí)。
第二，由圖3B的顯微視圖可以看出，鴒電極24的監(jiān)測關(guān)^X寸(CD) 是"CD2",但是其實(shí)際CD (減去覆蓋層26)是"CD1，，。即，ASW柵極的 面積小于不形成覆蓋層26的典型柵極的面積。這降低了鎢電極24與多晶 珪層23的接觸面積。因此，柵極圖案的方塊電阻增加，因而導(dǎo)致容易失效。
第三，由圖3C的顯微視圖可以看出，具有用于保護(hù)柵極圖案的覆蓋 層26、柵極間隔物28和蝕刻阻擋層29的三層結(jié)構(gòu)減小了柵極圖案之間的 間隙，因而增大了深寬比。因此，在用于形成著陸塞的蝕刻工藝中可能不 暴露出襯底，并且用于保護(hù)柵極圖案的薄膜可能過度損失。
因此，需要可防止柵極圖案傾斜、防止柵極圖案的方塊電阻增加和防 止柵極圖案之間間隙減小的技術(shù)。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施方案涉及一種制造半導(dǎo)體器件的方法，該方法能夠防止 鎢電極異常氧化和柵極圖案傾斜。
而且，本發(fā)明的實(shí)施方案涉及提供一種制造半導(dǎo)體器件的方法，所述 方法能夠通過減少用于形成柵極圖案保護(hù)薄膜的工藝的數(shù)目來簡化制造 工藝，并且確保用于接觸孔的間隔。
此外，本發(fā)明的實(shí)施方案涉及提供一種制造半導(dǎo)體器件的方法，所述 方法能夠確保鵠電極的足夠的CD，由此減小柵極圖案的方塊電阻。
根據(jù)本發(fā)明的一個(gè)方面，提供一種制造半導(dǎo)體器件的方法。所述方法 包括在襯底上形成多個(gè)包括鴒電極的柵極圖案，實(shí)施等離子體氧化工藝 以在柵極圖案的表面上形成覆蓋層，在形成有覆蓋層的襯底上形成蝕刻阻 擋層，形成層間電介質(zhì)層以填充柵極圖案之間的間隙，以及蝕刻柵極圖案 之間的層間電介質(zhì)層以形成接觸孔。


圖1A和1B是鵠層的異常氧化的顯微視圖。 圖2示出先進(jìn)側(cè)壁(ASW)柵極的截面圖。 圖3A示出傾斜的柵極圖案的顯微視圖。圖3B示出覆蓋層的寬度的顯^t視圖。
圖3C示出用于保護(hù)柵極圖案的三層薄膜的顯微視圖。
圖4A至4H示出才艮據(jù)本發(fā)明的一個(gè)實(shí)施方案的制造半導(dǎo)體器件的方法。
具體實(shí)施例方式
以下，將參考附圖詳細(xì)描述根據(jù)本發(fā)明的制造半導(dǎo)體器件的方法。
圖4A至4H示出根據(jù)本發(fā)明的一個(gè)實(shí)施方案的制造半導(dǎo)體器件的方 法。在圖4A中，在襯底41中限定單元區(qū)域和周邊區(qū)域，并且在襯底41 的單元區(qū)域中形成凹陷圖案42。沿凹陷圖案42的表面和襯底41的表面形 成初f極電^h質(zhì)43。
單元區(qū)域?qū)?yīng)于單位存儲單元組的區(qū)域，周邊區(qū)域則對應(yīng)于用于控制 單位存儲單元操作和數(shù)據(jù)傳輸操作的元件組的區(qū)域。
凹陷圖案42可以形成為多邊形、球形或鞍形。球形凹陷圖案具有圓的 下部，使得其下部比其上部更寬。鞍形凹陷圖案在底表面上具有鰭狀物。
柵極電介質(zhì)43包括氧化物層，例如通過氧化工藝形成的二氧化硅 (Si02)層。形成多晶硅層44以填充凹陷圖案42。在多晶硅層44上依次 形成鴒層45和柵極硬掩模層46。柵極硬掩模層46包括氮化物層，例如氮 化珪(S跳)層。
在多晶硅層44和鴒層45之間可進(jìn)一步形成包括氮化鴒(WN)層和 珪化鴒(WSi)層的擴(kuò)散P且擋層。此外，在鵠層45和柵極硬掩模層46之 間可進(jìn)一步形成在蝕刻柵^l硬^^模層46時(shí)作為蝕刻停止層的多晶硅層。在 柵極硬掩模層46上形成光刻膠圖案47。在單獨(dú)使用光刻膠圖案47不能充 分蝕刻柵極硬掩模層46的情況下，在光刻膠圖案47和柵極硬掩模層46 之間可進(jìn)一步形成硬掩模層。該硬掩模層可包括非晶碳層。
參考圖4B，通過使用光刻膠圖案47作為蝕刻阻擋依次蝕刻柵極硬掩 模層46、鎢層45和多晶硅層44，而在單元區(qū)域和周邊區(qū)域中形成柵極圖 案。此外，可通過向下蝕刻至柵極電介質(zhì)43而形成^fr極圖案。
使用CF4和CHF3的混合氣體以及感應(yīng)耦合等離子體(ICP)、電容耦 合等離子體或電子回旋共振型等離子體源，實(shí)施柵極硬掩模層46、鴒層45 和多晶硅層44的蝕刻。移除光刻膠圖案47。附圖標(biāo)記44A、 45A和46A分別表示在用于形成 柵極圖案的蝕刻之后形成的多晶硅電極、鴒電極和柵極硬掩模圖案。
參考圖4C,通過氧化形成有柵極圖案的所得結(jié)構(gòu)而形成覆蓋層48。 覆蓋層48通過低溫等離子體氧化工藝形成。覆蓋層48防止鴒電極45A異 常氧化并且保護(hù)柵極圖案。
等離子體氧化工藝僅使用CF4、 02和]\2的混合氣體。其還使用RF功 率和源功率在約300。C ~約600 'C的腔室溫度下將混合氣體電離成等離子 態(tài)。在一個(gè)實(shí)施方案中，保持腔室溫度不超過400°C。在另一個(gè)實(shí)施方案 中，保持腔室溫度不超過500'C。此外，在實(shí)施用于形成柵極圖案的工藝 的腔室內(nèi)部原位實(shí)施等離子體氧化工藝。CF4氣體的流量為約40 sccm~約 60sccm， 02氣體流量為約20 sccm ~約30 sccm，并且N2氣體的流量為約 100 sccm ~約990 sccm。
由于等離子體氧化工藝僅使用02自由基，所以可以最小化iiyV鴒電極 的氧化滲透，由此防止鎢電極45異常氧化。因此，可以省略覆蓋層的高溫 沉積，由此防止柵極圖案傾斜。
覆蓋層48可以形成至約50 A ~約300 A的厚度。在一個(gè)實(shí)施方案中， 覆蓋層48可形成至約60 A ~約100 A的厚度。此外，可以實(shí)施使用臭氧 (03)的清洗工藝以調(diào)整覆蓋層48的厚度。
實(shí)施離子注入工藝以在單元區(qū)域和周邊區(qū)域中形成源極和漏極區(qū)。通 過對著陸塞實(shí)施擴(kuò)散工藝，可形成單元區(qū)域的源極和漏極區(qū)。亦即，通過 使摻雜在著陸塞中的雜質(zhì)向襯底41擴(kuò)散來形成源極和漏極區(qū)。
參考圖4D，在形成有覆蓋層48的襯底41上形成蝕刻阻擋層49。蝕
柵極圖案的薄膜。蝕刻阻擋層49可包括氮化物層。蝕刻阻擋層49可形成 至約50 A 約150 A的厚度。在一個(gè)實(shí)施方案中，蝕刻阻擋層49可形成 至約70A 約90A的厚度。
參考圖4E，在單元區(qū)域的蝕刻阻擋層49上形成覆蓋單元區(qū)域的柵極 圖案的蝕刻停止層50。蝕刻停止層50僅在單元區(qū)域中形成，并且在M 周邊區(qū)域?qū)嵤┑奈g刻工藝和沉積工藝中保護(hù)單元區(qū)域的柵極圖案。
在周邊區(qū)域的蝕刻阻擋層49上形成間隔物絕緣層51。通過后續(xù)工藝， 在周邊區(qū)域的柵極圖案的側(cè)壁上保留間隔物絕緣層51。因此，間隔物絕緣層51用于保護(hù)柵極圖案的側(cè)壁。間隔物絕緣層51可包括原硅酸四乙酯 (TEOS)層。
參考圖4F，通過各向異性蝕刻工藝蝕刻間隔物絕緣層51。還蝕刻相f極 電^h質(zhì)43和蝕刻阻擋層49。以此方式，在周邊區(qū)域的^T極圖案的側(cè)壁上 形成柵極電^^質(zhì)圖案43A、包括蝕刻阻擋圖案49A的三層間隔物和間隔物 圖案51A。
通過在周邊區(qū)域中摻雜低濃度雜質(zhì)而形成輕度摻雜漏極(LDD)區(qū)。
參考圖4G,在所得結(jié)構(gòu)上形成層間電介質(zhì)層52。形成封閉周邊區(qū)域 和打開單元區(qū)域的著陸塞區(qū)域的掩模圖案53。掩模圖案53也稱為SAC掩 模圖案。
參考圖4H,使用掩模圖案53作為蝕刻阻擋來蝕刻層間電介質(zhì)層52， 由此形成被蝕刻的層間電介質(zhì)層52A。這樣的蝕刻稱作SAC蝕刻。
SAC蝕刻是利用氧化物層對氮化物層的蝕刻選擇性的蝕刻工藝。氧化 物層和氮化物層分別對應(yīng)于層間電介質(zhì)層52和蝕刻阻擋圖案49A。
蝕刻暴露的蝕刻阻擋圖案49A和柵極電介質(zhì)圖案43A以形成暴露出襯 底41的接觸孔54。附圖標(biāo)記43B和49B分別表示被蝕刻的柵極電介質(zhì)圖 案和被蝕刻的蝕刻阻擋圖案。形成導(dǎo)電層以填充接觸孔54并且將其平坦化 以形成著陸塞。
在本發(fā)明的上述實(shí)施方案中，包括覆蓋層48和蝕刻阻擋圖案49A的 雙層薄膜用作保護(hù)柵極圖案的薄膜。
由于覆蓋層48由低溫等離子體氧化工藝形成并且僅使用02自由基， 所以覆蓋層48防止鎢電極45A異常氧化。此外，覆蓋層48保護(hù)柵極圖案 并且設(shè)置在柵極圖案和蝕刻阻擋圖案49A之間以緩沖蝕刻阻擋層的應(yīng)力。
由于在約300 。C ~約600 。C的腔室溫度下實(shí)施，所以低溫等離子體氧 化工藝不施加應(yīng)力。因此，可以防止初f極圖案傾斜。
此外，由于使用雙層薄膜來保護(hù)柵極圖案，因此與使用三層薄膜的現(xiàn) 有技^M目比，可進(jìn)一步簡化制造工藝，并且也可進(jìn)一步增加?xùn)艠O圖案之間 的間隙。因此，可充分確保用于接觸孔的間隔。
此外，鴒電極45A和多晶硅電極44A可形成具有相同的寬度。具體而 言，與現(xiàn)有技術(shù)相比，可增加鵠電極45A的寬度，增加鴒電極45A和多晶硅電極44A之間的接觸面積，由此減小柵極圖案的方塊電阻。
根據(jù)本發(fā)明的實(shí)施方案，通過低溫等離子體氧化工藝保護(hù)包括鴒電極 的柵極圖案，由此防止鎢電極異常氧化?？墒÷愿采w層的高溫沉積并且因 此可以防止柵極圖案傾斜。
此外，通過減少用于形成柵極圖案保護(hù)薄膜的工藝的數(shù)目可以簡化制 造工藝。通過確保鵠電極的足夠的CD，可減小柵極圖案的方塊電阻?？?以省略用于形成鈍化層(見圖2中的27)的高溫氧化工藝。
因此，可以改善半導(dǎo)體器件的穩(wěn)定性和可靠性，并且也可以提高半導(dǎo) 體器件的良品率。
雖然本發(fā)明已經(jīng)對于具體的實(shí)施方案進(jìn)行了描述，但是本發(fā)明的上述 實(shí)施方案是示例性的而非限定性的。對于本領(lǐng)域技術(shù)人員而言顯而易見的 是，可在不脫離由以下權(quán)利要求限定的本發(fā)明的精神和范圍的情況下做出 各種變化和改變。
權(quán)利要求
1. 一種制造半導(dǎo)體器件的方法，所述方法包括在襯底上形成多個(gè)柵極圖案，每個(gè)柵極圖案包括鎢電極；通過實(shí)施等離子體氧化工藝，在所述柵極圖案的表面上形成覆蓋層；在所述覆蓋層上形成蝕刻阻擋層；形成層間電介質(zhì)層以填充所述柵極圖案之間的間隙；和蝕刻所述柵極圖案之間的所述層間電介質(zhì)層以形成接觸孔。
2. 根據(jù)權(quán)利要求l所述的方法，還包括在形成所述覆蓋層之后，使用 臭氧(03)實(shí)施清洗工藝。
3. 根據(jù)權(quán)利要求1所述的方法，其中在約300 。C ~約600 。C的腔室溫度 下實(shí)施所述等離子體氧化工藝。
4. 根據(jù)權(quán)利要求l所述的方法，其中使用包括CF4氣體、02氣體和]\2 氣體的混合氣體實(shí)施所述等離子體氧化工藝。
5. 根據(jù)權(quán)利要求4所述的方法，其中所述CF4氣體的流量為約40 sccm ~ 約60 sccm， 02氣體的流量為約20 sccm~約30 sccm，并且N2氣體的流量 為約100 sccm ~約9卯sccm。
6. 根據(jù)權(quán)利要求1所述的方法，其中所M蓋層形成至約50 A ~約300 A 的厚度。
7. 根據(jù)權(quán)利要求l所述的方法，其中在用于形成所述柵極圖案的蝕刻腔 室中原位形成所述覆蓋層。
8. 根據(jù)權(quán)利要求l所述的方法，其中所述柵極圖案的形成包括 在所述襯底上依次形成柵極電介質(zhì)、多晶珪電極、鎢電極、柵極硬掩模層和光刻膠圖案；和使用所述光刻膠圖案作為蝕刻掩模，依次蝕刻所述柵極硬掩模層、所 述鴒電極和所述多晶硅電極。
9. 根據(jù)權(quán)利要求l所述的方法
10. 根據(jù)權(quán)利要求l所述的方法 150 A的厚度。
11. 根據(jù)權(quán)利要求1所述的方法 或所述周邊區(qū)域中。
12. 根據(jù)權(quán)利要求1所述的方法，其中所述蝕刻阻擋層包括氮化物層。 ，其中所述蝕刻阻擋層形成至約50A-約,其中所述柵極圖案形成在所述單元區(qū)域,其中在約300 'C 約400 。C的腔室溫度下實(shí)施所述等離子體氧化工藝。
13. 根據(jù)權(quán)利要求l所述的方法，其中在約300 。C 約500 。C的腔室溫度 下實(shí)施所述等離子體氧化工藝。
14. 根據(jù)權(quán)利要求l所述的方法，所iLft蓋層形成至約60A 約100A的 厚度。
15. 根據(jù)權(quán)利要求1所述的方法，其中所述蝕刻阻擋層形成至約70A 約 卯A的厚度。
全文摘要
一種制造半導(dǎo)體器件的方法，包括在襯底上形成多個(gè)包括鎢電極的柵極圖案，實(shí)施等離子體氧化工藝以在柵極圖案的表面上形成覆蓋層，在形成有覆蓋層的襯底上形成蝕刻阻擋層，形成層間電介質(zhì)層以填充柵極圖案之間的間隙，和蝕刻柵極圖案之間的層間電介質(zhì)層以形成接觸孔。
文檔編號H01L21/82GK101465321SQ20081013337
公開日2009年6月24日 申請日期2008年8月11日 優(yōu)先權(quán)日2007年12月21日
發(fā)明者吳相錄, 樸鉉植, 趙瑢泰 申請人:海力士半導(dǎo)體有限公司