專利名稱：Nrom器件及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及非易失性存儲器，特別涉及NROM器件及其制作方法。
背景技術(shù)：
氮化物只讀存儲器(NROM， Nitride Read-only Memory)作為一種非易 失性只讀存儲器得到了廣泛的應(yīng)用。例如，美國專利5966603公開了一種 NROM器件的制作方法。參照圖1所示，為所述NROM器件的存儲單元結(jié)構(gòu)的 簡易示圖，包括襯底IO,所述襯底10上的下層氧化硅層30，所述下層氧化硅 層30上的氮化硅層32，以及所述氮化硅層32上的上層氧化硅層34,所述下層 氧化硅層30、氮化硅層32及上層氧化硅層34構(gòu)成氧化硅-氮化硅-氧化硅 (ONO, Oxide-Nitride - Oxide )結(jié)構(gòu)。其中，所述氮化硅層32用于作為電荷 存儲層來存儲電荷。
NROM器件的完整結(jié)構(gòu)包括存儲單元陣列和外圍電路。目前制作工藝常 包括如下步驟在襯底上形成ONO層，蝕刻所述ONO層以形成存4諸單元結(jié)構(gòu)， 并劃分存儲單元區(qū)域和外圍電路區(qū)域，在所述外圍電路區(qū)域形成柵氧化層， 在所述柵氧化層表面及ONO層表面形成多晶硅層以分別形成存儲單元陣列和 外圍電路的柵極。然而，在目前的制作工藝中發(fā)現(xiàn)，目前蝕刻所述ONO層是 以光刻膠作為掩模，只適用于用干法蝕刻來蝕刻ONO層，由于所述ONO層較 薄，干法蝕刻較易產(chǎn)生過蝕刻而損壞襯底。并且，由于在形成柵氧化層之前， 還會進(jìn)行預(yù)清洗的步驟，將對ONO層的頂部氧化層產(chǎn)生損壞，因而也將影響 所述NROM器件的性能。同時，由于為了將對ONO層的頂部氧化層的影響降 到最低，勢必要求對預(yù)清洗工藝的時間進(jìn)行嚴(yán)格控制，這也增加了對預(yù)清洗 工藝的控制難度。
發(fā)明內(nèi)容
本發(fā)明要解決的是，現(xiàn)有技術(shù)NROM器件制作方法較易損壞村底及ONO 層的頂部氧化層，從而影響所述NROM器件性能的問題。
本發(fā)明還解決的是，現(xiàn)有技術(shù)NROM器件制作方法中預(yù)清洗工藝控制難 度高的問題。
為解決上述問題，本發(fā)明提供一種NROM器件的制作方法，包括 提供具有氧化硅-氮化硅_氧化硅三層結(jié)構(gòu)的半導(dǎo)體襯底； 在所述三層結(jié)構(gòu)表面形成第一多晶硅層；
蝕刻所述第 一多晶硅層，以劃分存儲單元區(qū)域和外圍電路區(qū)域； 去除所述外圍電if各區(qū)域的所述三層結(jié)構(gòu)； 對所述存儲單元區(qū)域和外圍電路區(qū)域預(yù)清洗； 在所述外圍電路區(qū)域形成柵氧化層； 在所述外圍電路區(qū)域的柵氧化層上形成第二多晶硅層。 可選的，去除所述外圍電路區(qū)域的三層結(jié)構(gòu)采用濕法蝕刻的方法。 可選的，在所述三層結(jié)構(gòu)表面形成第一多晶硅層時進(jìn)行P +摻雜。 相應(yīng)地，本發(fā)明還提供一種NROM器件，包括存儲單元區(qū)域和外圍電路 區(qū)域，其中所述存儲單元區(qū)域包括形成于襯底上的氧化硅-氮化硅_氧化硅 三層結(jié)構(gòu)，以及所述三層結(jié)構(gòu)上的第一多晶硅層；所述外圍電路區(qū)域包括形 成于所述襯底上的柵氧化層，以及所述柵氧化層上的第二多晶硅層。 與現(xiàn)有技術(shù)相比，上述所公開的技術(shù)方案具有以下優(yōu)點 上述NROM器件及其制作方法在對所述外圍電路區(qū)域預(yù)清洗時，所述存 儲單元區(qū)域的三層結(jié)構(gòu)由于有第一多晶硅層的保護(hù)而避免了在預(yù)清洗時被損 壞，因而也避免了預(yù)清洗影響NROM器件性能。
并且，由于無需擔(dān)心所述三層結(jié)構(gòu)在預(yù)清洗時被損壞，因而也無需對預(yù) 清洗過程進(jìn)行精細(xì)控制，從而降低了預(yù)清洗工藝的控制難度。再者，由于不必考慮預(yù)清洗對于所述三層結(jié)構(gòu)的影響，因此還能夠?qū)⑺?br>
述三層結(jié)構(gòu)的厚度制作得再薄一點，從而也可以減小NROM器件的尺寸。
另外，上述NROM器件的制作方法在去除所述外圍電路區(qū)域的三層結(jié)構(gòu) 時以所述第一多晶硅層作為硬掩模，而所述可選方案采用濕法蝕刻的方法， 由于氧化硅、氮化硅、襯底的蝕刻選擇比不同，因而在對三層結(jié)構(gòu)進(jìn)行蝕刻 時避免了過蝕刻，從而避免了損壞襯底。
另外，上述NROM器件的制作方法的可選方案在所述三層結(jié)構(gòu)表面形成 第一多晶硅層時進(jìn)行P +摻雜，可以提高存儲單元的開啟電壓，從而可以采用 更低的溝道摻雜濃度，進(jìn)而改善存儲單元的保持力和結(jié)的擊穿電壓。
圖1是現(xiàn)有技術(shù)存儲單元結(jié)構(gòu)簡易示圖； 圖2是本發(fā)明NROM器件制作方法的一種實施方式流程圖； 圖3A至3H是圖2所示NROM器件制作方法的示意圖。
具體實施例方式
時，所述存儲單元區(qū)域的三層結(jié)構(gòu)由于有第一多晶硅層的保護(hù)而避免了在預(yù) 清洗時纟皮損壞。
參照圖2所示，本發(fā)明NROM器件的制作方法的一種實施方式包括
步驟sl,提供具有氧化硅-氮化硅-氧化硅三層結(jié)構(gòu)的半導(dǎo)體襯底；
步驟s2，在所述三層結(jié)構(gòu)表面形成第一多晶硅層；
步驟s3，蝕刻所述第一多晶硅層，以劃分存儲單元區(qū)域和外圍電路區(qū)域；
步驟s4,去除所述外圍電路區(qū)域的三層結(jié)構(gòu)；
步驟s5,對所述存儲單元區(qū)域和外圍電路區(qū)域預(yù)清洗；
步驟s6,在所述外圍電路區(qū)域形成柵氧化層；
步驟s7,在所述外圍電路區(qū)域的柵氧化層上形成第二多晶硅層。其中，在具體實施中，步驟S2在所述三層結(jié)構(gòu)表面形成第一多晶硅層可
以包括在所述三層結(jié)構(gòu)表面形成第一多晶硅層時進(jìn)行P +摻雜。
步驟s4,去除所述外圍電路區(qū)域的三層結(jié)構(gòu)可以采用濕法蝕刻的方法。 步驟s6，在所述外圍電路區(qū)域形成柵氧化層可以包括在所述外圍電路
區(qū)域的襯底上依次形成高壓柵氧化層以及低壓柵氧化層。
步驟s6，在所述外圍電路區(qū)域形成柵氧化層可以包括在存儲單元區(qū)域
形成氧化層。
下面通過具體實例結(jié)合附圖對上述NROM器件的制作方法進(jìn)行進(jìn)一步闡 述，以使得本發(fā)明NROM器件的制作方法更加清楚。
結(jié)合圖 2和圖3A所示，執(zhí)行步驟sl ，提供具有氧化硅-氮化硅-氧化硅 三層結(jié)構(gòu)的半導(dǎo)體襯底。所述襯底已形成有深阱和溝槽隔離，所述三層結(jié)構(gòu) 的下層氧化硅101常采用例如熱氧化或化學(xué)氣相沉積的方法在所述襯底100 上形成，所述氧化硅101的厚度根據(jù)具體工藝設(shè)計要求而定，例如可以為40 埃。所述氮化硅102常釆用例如低壓化學(xué)氣相沉積(LPCVD)或等離子增強(qiáng) 化學(xué)氣相沉積(PECVD)方法在所述下層氧化硅101上形成，所述氮化硅102 的厚度根據(jù)具體工藝設(shè)計要求而定，例如可以為60埃。所述上層氧化硅103 常采用例如化學(xué)氣相沉積的方法在所述氮化硅102上生長，所述上層氧化硅 103的厚度根據(jù)具體工藝設(shè)計要求而定，例如可以為120埃。
結(jié)合圖2和圖3B所示，執(zhí)行步驟s2,在所述三層結(jié)構(gòu)表面形成第一多晶 硅層。所述第一多晶硅層104常采用化學(xué)氣相沉積的方法形成，例如可以采 用P +摻雜。所述P +摻雜可以提高存儲單元的開啟電壓，從而可以采用更低 的溝道摻雜濃度，進(jìn)而改善存儲單元的保持力和結(jié)的擊穿電壓。所述第一多 晶硅層的厚度為700至1500埃，例如700埃、800埃、900埃、1000埃、1100 埃、1200埃、1300埃、1400埃、1500埃等。
結(jié)合圖2和圖3C所示，執(zhí)行步驟s3,蝕刻所述第一多晶硅層，以劃分存儲單元區(qū)域和外圍電路區(qū)域。本例中，由于存儲單元區(qū)域的柵極由第一多晶 硅層形成，而外圍電路區(qū)域的柵極將由后續(xù)的第二多晶硅層形成。因此，就 需要保留存儲單元區(qū)域的第一多晶硅層以用于形成柵極，而去除外圍電路區(qū) 域的第一多晶硅層。
具體工藝步驟如下在第一多晶硅層上涂布光刻膠，對光刻膠曝光、顯 影以形成光刻膠圖形，以所述光刻膠圖形為掩模蝕刻第一多晶硅層，將未被 光刻膠圖形覆蓋的第一多晶硅層去除。此處，未被光刻膠覆蓋而被蝕刻去除 的是外圍電路區(qū)域的第一多晶硅層。所述蝕刻釆用干法蝕刻。蝕刻去除外圍 電路區(qū)域的第一多晶硅層，常在室溫溫度下，采用例如C12或HBr等氣體作 為蝕刻氣體對第 一多晶硅層進(jìn)行等離子蝕刻，所述蝕刻時間根據(jù)所采用的蝕 刻氣體以及所述蝕刻氣體的流量等而不同，此處就不舉例說明了 。
結(jié)合圖2和圖3D所示，去除所述外圍電路區(qū)域的三層結(jié)構(gòu)。由于此時存 儲單元區(qū)域的第一多晶硅層104還保留著，在蝕刻所述外圍電路區(qū)域的氧化 硅-氮化硅-氧化硅時，存儲單元區(qū)域的第一多晶硅層104可作為硬掩模。 因此，對所述外圍電路區(qū)域的氧化硅-氮化硅-氧化硅進(jìn)行蝕刻時可采用濕 法蝕刻的方法。以依次蝕刻厚度為120埃的上層氧化硅，厚度為60埃的氮化 硅，厚度為40埃的下層氧化硅的工藝過程為例，在23。C溫度下，采用HF和 NH4F的混合試劑，簡寫為BOE，來蝕刻上層氧化硅103,蝕刻時間將根據(jù)所 述HF和NH4F的混合比的不同而不同；在蝕刻去除上層氧化硅103后，在160 。C溫度下，采用H3P04蝕刻氮化硅102,蝕刻時間根據(jù)H3P04的濃度不同而 不同；在蝕刻去除氮化硅102后，在23。C溫度下，采用BOE蝕刻下層氧化硅 101,與蝕刻上層氧化珪103相似，蝕刻時間將根據(jù)所述HF和NH4F的混合 比的不同而不同。由于采用了濕法蝕刻，并且氧化硅和氮化硅以及襯底的蝕 刻選擇比都不同，因而在蝕刻時較少會發(fā)生過蝕刻的現(xiàn)象，從而避免了在蝕 刻去除所述外圍電路區(qū)域的三層結(jié)構(gòu)時損壞襯底。繼續(xù)參照圖2所示，在蝕刻去除所述外圍電路區(qū)域的三層結(jié)構(gòu)后，對所 述存儲單元區(qū)域和外圍電路區(qū)域預(yù)清洗。預(yù)清洗的目的是為了去除工藝過程
中由于接觸空氣而生成的自然氧化層。預(yù)清洗時常采用例如HF、 SC1、 SC2
氧化層，例如依次采用HF、 SC1、 SC2,或依次釆用HF、 SC2、 SC1，或依 次釆用SC1、 SC2、 HF,或依次采用SC2、 SC1、 HF，或依次采用SC2、 HF、 SC1，或依次采用SC1、 HF、 SC2。
由于所述存儲單元區(qū)域的第一多晶硅層104對于預(yù)清洗的清洗劑具有抗 蝕性，因而保護(hù)了其下方的三層結(jié)構(gòu)，避免三層結(jié)構(gòu)的上層氧化硅受到清洗 劑的腐蝕而影響NROM器件的性能。
并且，由于無需擔(dān)心所述三層結(jié)構(gòu)在預(yù)清洗時被損壞，因而也無需對預(yù) 清洗過程進(jìn)行精細(xì)控制，從而降低了預(yù)清洗工藝的控制難度。
再者，由于不必考慮預(yù)清洗對于所述三層結(jié)構(gòu)的影響，，因此還能夠?qū)⑺?述三層結(jié)構(gòu)的厚度制作得再薄一點，從而也可以減小NROM器件的尺寸。
結(jié)合圖2和圖3E所示，在所述外圍電路區(qū)域形成柵氧化層。在完成預(yù)清 洗之后，首先在所述外圍電路區(qū)域的襯底100上形成高壓柵氧化層105。高壓 柵氧化層的材料可以為二氧化硅，常采用例如熱氧化的方法制作。所述高壓 柵氧化層105的厚度根據(jù)所述外圍電路的需求決定，例如電路的電壓等，例 如可以為160埃。以形成厚度為160埃的高壓柵氧化層為例，在800。C溫度下， 采用熱氧化的方法在所述外圍電路區(qū)域的襯底100上形成二氧化硅。
在形成高壓柵氧化層105之后，需要定義出低壓柵氧化層105'的區(qū)域， 其過程可以采用BOE,之后仍然需要進(jìn)行預(yù)清洗。由于所述存儲單元區(qū)域的 第一多晶硅層104對于預(yù)清洗等的清洗劑具有抗蝕性，因而繼續(xù)保護(hù)著其下 方的三層結(jié)構(gòu)，避免三層結(jié)構(gòu)的上層氧化硅受到清洗劑的腐蝕而影響NROM 器件的性能。在所述外圍電路區(qū)域的襯底100上形成低壓柵氧化層105'可以采用例如熱氧化的方法。所述高壓柵氧化層105和所述低壓柵氧化層105'的 區(qū)別僅在于厚度的不同，材料可以相同。所述低壓柵氧化層105'的厚度也是 根據(jù)所述外圍電路的需求決定，例如可以為60埃。以形成厚度為60埃的低 壓柵氧化層為例，在700。C溫度下，采用熱氧化方法在所述外圍電路區(qū)域的襯 底100上形成二氧化硅。由于在所述外圍電路區(qū)域依次形成高壓柵氧化層以 及低壓柵氧化層時并未對于所述存儲單元區(qū)域進(jìn)行遮蔽，因而在所述工藝步 驟完成后，在所述存儲單元區(qū)域的第一層多晶硅層104上也會留有氧化層106， 所述氧化層106可以作為后面蝕刻第二多晶硅層的蝕刻停止層。
繼續(xù)參照圖2所示，在所述外圍電路區(qū)域的柵氧化層上形成第二多晶硅 層。結(jié)合圖3F所示，所述第二多晶硅層107形成于所述外圍電路區(qū)域的高壓 柵氧化層105、低壓柵氧化層105'以及存儲單元區(qū)域的氧化層106上。所述第 二多晶硅層107常采用例如化學(xué)氣相沉積的方法形成。所述第二多晶硅層的 厚度為400至1200埃，例如400埃、500埃、600埃、700埃、800埃、900 埃、1000埃、1100埃、1200埃等。
結(jié)合圖3G所示，在形成第二多晶硅層107后，在第二多晶硅層107上涂 布光刻膠，對光刻膠曝光、顯影形成光刻膠圖形，以所述光刻膠圖形為掩模 蝕刻第二多晶硅層，將未被光刻膠圖形覆蓋的第二多晶硅層去除。此處，未 被光刻膠覆蓋而被蝕刻去除的是存儲單元區(qū)域的第二多晶硅層。所述蝕刻采 用干法蝕刻。蝕刻去除存儲單元區(qū)域的第二多晶硅層常在室溫溫度下，采用 采用例如C12或HBr等氣體作為蝕刻氣體對第二多晶硅層進(jìn)行等離子蝕刻， 所述蝕刻時間根據(jù)所采用的蝕刻氣體以及所述蝕刻氣體的流量等而不同，此 處就不舉例說明了 。
參照圖3H所示，去除存儲單元區(qū)域的氧化層。采用濕法蝕刻的方法，以 蝕刻去除厚度為200埃的氧化層為例，在23。C溫度下，采用BOE蝕刻去除氧 化層，蝕刻時間將根據(jù)BOE中HF和NH4F的混合比的不同而不同。完成此步驟后，存儲單元區(qū)域的第 一多晶硅層的高度與外圍電路區(qū)域的第二多晶硅 層的高度齊平，存儲單元區(qū)域的第 一多晶硅層和外圍電路區(qū)域的第二多晶硅 層將分別用于作為柵極。
接下來，就可采用本領(lǐng)域技術(shù)人員公知的技術(shù)對上述形成的半導(dǎo)體結(jié)構(gòu)
進(jìn)行進(jìn)一步工藝，以最終形成NROM器件，這里就不再對后續(xù)工藝——詳述 了。
繼續(xù)參照圖3H所示，本發(fā)明NROM器件的一種實施方式包括存儲單 元區(qū)域和外圍電路區(qū)域，其中所述存儲單元區(qū)域包括形成于襯底100上的氧 化硅101 -氮化硅102 -氧化硅103三層結(jié)構(gòu)，以及所述三層結(jié)構(gòu)上的第一多 晶硅層104,所述外圍電路區(qū)域包括形成于所述襯底100上的柵氧化層，以及 所述^l氧化層上的第二多晶硅層107。
而其中，參照上述對于NROM器件的制作方法的舉例說明，所述柵氧化 層還可以包括高壓柵氧化層和低壓柵氧化層。而所述第一多晶硅層為P +摻雜 多晶硅層。
至于所述NROM器件中各層的材料及相應(yīng)厚度均可參照上述對于NROM 器件的制作方法的舉例說明，此處就不再贅述了 。
綜上所述，上述NROM器件及其制作方法在對所述外圍電路區(qū)域預(yù)清洗 時，所述存儲單元區(qū)域的三層結(jié)構(gòu)由于有第一多晶硅層的保護(hù)而避免了在預(yù) 清洗時被損壞，因而也避免了預(yù)清洗影響NROM器件性能。
并且，由于無需擔(dān)心所述三層結(jié)構(gòu)在預(yù)清洗時被損壞，因而也無需對預(yù) 清洗過程進(jìn)行精細(xì)控制，從而降低了預(yù)清洗工藝的控制難度。
再者，由于不必考慮預(yù)清洗對于所述三層結(jié)構(gòu)的影響，，因此還能夠?qū)⑺?述三層結(jié)構(gòu)的厚度制作得再薄一點，從而也可以減小NROM器件的尺寸。
另外，上述NROM器件的制作方法在去除所述外 電路區(qū)域的三層結(jié)構(gòu) 時以所述第一多晶硅層作為硬掩模，而所述可選方案采用濕法蝕刻的方法，由于氧化硅、氮化硅、襯底的蝕刻選擇比不同，因而在對三層結(jié)構(gòu)進(jìn)行蝕刻 時避免了過蝕刻，從而避免了損壞襯底。
另外，上述NROM器件的制作方法的可選方案在所述三層結(jié)構(gòu)表面形成
第一多晶硅層時進(jìn)行p +摻雜，可以提高存儲單元的開啟電壓，從而可以釆用 更低的溝道摻雜濃度，進(jìn)而改善存儲單元的保持力和結(jié)的擊穿電壓。
雖然本發(fā)明以較佳實施例披露如上，但本發(fā)明并非限定于此。任何本領(lǐng) 域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因 此本發(fā)明的保護(hù)范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍為準(zhǔn)。
權(quán)利要求
1.一種NROM器件的制作方法，其特征在于，包括提供具有氧化硅-氮化硅-氧化硅三層結(jié)構(gòu)的半導(dǎo)體襯底；在所述三層結(jié)構(gòu)表面形成第一多晶硅層；蝕刻所述第一多晶硅層，以劃分存儲單元區(qū)域和外圍電路區(qū)域；去除所述外圍電路區(qū)域的所述三層結(jié)構(gòu)；對所述存儲單元區(qū)域和外圍電路區(qū)域預(yù)清洗；在所述外圍電路區(qū)域形成柵氧化層；在所述外圍電路區(qū)域的柵氧化層上形成第二多晶硅層。
2. 如權(quán)利要求1所述的NROM器件的制作方法，其特征在于，去除所述外圍 電路區(qū)域的三層結(jié)構(gòu)采用濕法蝕刻的方法。
3. 如權(quán)利要求2所述的NROM器件的制作方法，其特征在于，蝕刻所述三層 結(jié)構(gòu)的氧化硅-氮化硅-氧化硅時分別采用BOE、 H3P04、 BOE。
4. 如權(quán)利要求l所述的NROM器件的制作方法，其特征在于，在所述三層結(jié) 構(gòu)表面形成第一多晶硅層采用化學(xué)氣相沉積的方法。
5. 如權(quán)利要求4所述的NROM器件的制作方法，其特征在于，在所述三層結(jié) 構(gòu)表面形成第 一多晶硅層時進(jìn)行P +摻雜。
6. 如權(quán)利要求5所述的NROM器件的制作方法，其特征在于，所述第一多晶 -圭層的厚度為700至1500埃。
7. 如權(quán)利要求1所述的NROM器件的制作方法，其特征在于，在所述外圍電 路區(qū)域形成柵氧化層包括在所述外圍電路區(qū)域的襯底上依次形成高壓柵氧 化層以及低壓柵氧化層。
8. 如權(quán)利要求7所述的NROM器件的制作方法，其特征在于，所述依次形成 高壓柵氧化層以及低壓柵氧化層包括在形成高壓柵氧化層后，再次進(jìn)行預(yù)清洗，再形成低壓柵氧化層。
9. 如權(quán)利要求8所述的NROM器件的制作方法，其特征在于，所述形成高壓 柵氧化層以及低壓柵氧化層采用熱氧化的方法。
10. 如權(quán)利要求1所述的NROM器件的制作方法，其特征在于，在所述外圍電 路區(qū)域的柵氧化層上形成第二多晶硅層釆用化學(xué)氣相沉積的方法。
11. 如權(quán)利要求10所述的NROM器件的制作方法，其特征在于，所述第二多 晶硅層的厚度為400至1200埃。
12. 如權(quán)利要求1至11任一項所述的NROM器件的制作方法，其特征在于， 所述預(yù)清洗時采用HF、 SC1、 SC2的不同次序組合。
13. —種NROM器件，其特征在于，包括存儲單元區(qū)域和外圍電路區(qū)域，其 中所述存儲單元區(qū)域包括形成于襯底上的氧化硅-氮化硅-氧化硅三層結(jié) 構(gòu)，以及所述三層結(jié)構(gòu)上的第一多晶硅層；所述外圍電路區(qū)域包括形成于所 述襯底上的柵氧化層，以及所述柵氧化層上的第二多晶硅層。
14. 如權(quán)利要求13所述的NROM器件，其特征在于，所述第一多晶硅層為P +摻雜多晶硅層。
15. 如權(quán)利要求14所述的NROM器件，其特征在于，所述第一多晶硅層的厚 度為700至1500埃。
16. 如權(quán)利要求13所述的NROM器件，其特征在于，所述第二多晶硅層的厚 度為400至1200埃。
17. 如權(quán)利要求13所述的NROM器件，其特征在于，所述柵氧化層包括高壓 柵氧化層和低壓柵氧化層。
全文摘要
一種NROM器件及其制作方法。所述NROM器件的制作方法包括提供具有氧化硅-氮化硅-氧化硅三層結(jié)構(gòu)的半導(dǎo)體襯底；在所述三層結(jié)構(gòu)表面形成第一多晶硅層；蝕刻所述第一多晶硅層，以劃分存儲單元區(qū)域和外圍電路區(qū)域；去除所述外圍電路區(qū)域的三層結(jié)構(gòu)；對所述存儲單元區(qū)域和外圍電路區(qū)域預(yù)清洗；在所述外圍電路區(qū)域形成柵氧化層；在所述外圍電路區(qū)域的柵氧化層上形成第二多晶硅層。所述NROM器件及其制作方法能避免預(yù)清洗影響NROM器件性能，降低了預(yù)清洗工藝的控制難度，減小了NROM器件的尺寸。
文檔編號H01L21/70GK101587864SQ20081011251
公開日2009年11月25日 申請日期2008年5月23日 優(yōu)先權(quán)日2008年5月23日
發(fā)明者宋立軍, 鮑震雷 申請人:中芯國際集成電路制造(北京)有限公司