專利名稱：柵極結(jié)構(gòu)的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造工藝，尤其涉及柵極結(jié)構(gòu)的制造方法。
背景技術(shù)：
對于MOS管而言，當(dāng)柵源電壓等于零時MOS管不導(dǎo)電，即源漏極間加上 電壓后，漏電流應(yīng)為零，但由于PN結(jié)的反向電流存在，仍有很小的電流，稱 為截止漏電流(Ioff)。
隨著柵極長度的縮短，截止漏電流的問題變得越來越嚴(yán)重。每一代工藝 中，可允許晶體管截止漏電流比上一代增加3倍。為控制這些寄生的截止漏電 流以降低功耗等損失，對高性能半導(dǎo)體器件制造技術(shù)提出了更多的挑戰(zhàn)?，F(xiàn) 有的控制截止漏電流的方法是通過平阱分布(flat-well profile)或暈圈"J參雜 (halo doping )對溝道區(qū)域進行主動摻雜。另 一種技術(shù)是在摻雜的熱處理階段 降低摻雜原子的擴散總量。但是，這些技術(shù)都操作復(fù)雜。
中國發(fā)明專利第200510023017.X公開了 一種應(yīng)用金屬氧化物半導(dǎo)體共振 隧穿器件的制造方法，包括步驟在具有硬掩膜的襯底層上形成第一器件的 柵極結(jié)構(gòu)；在柵極結(jié)構(gòu)下面形成具有一定寬度用于支撐柵極結(jié)構(gòu)的溝道；在 襯底層上淀積一層氧化物或介電層；在氧化物層上淀積一層摻雜多晶硅層； 和在第一器件與相鄰器件之間的摻雜多晶硅層上形成凹陷的結(jié)區(qū)。
上述方法使用外延弧尖來底切柵極俠的單晶硅丙形成窄小的溝道或硅 柱，通過隨后對刻蝕區(qū)的光氧化，源極和漏極區(qū)域通過隧道能壘從溝道分離， 雖然從而在一定程度上降低截止漏電流的強度，但截止漏電流仍然向增大的 方向發(fā)散，增加了器件功耗
發(fā)明內(nèi)容
針對現(xiàn)有技術(shù)的不足，本發(fā)明所要解決的技術(shù)問題是提供一種柵極結(jié)構(gòu)
的制造方法，由此方法制造的MOS既減輕截止漏電流向增大的方向發(fā)散，又 保持N-MOS的其他性 Rb。
為解決上述技術(shù)問題，本發(fā)明提供一種柵極結(jié)構(gòu)的制造方法，其特征在
于，包括步驟在半導(dǎo)體襯底表面形成有柵極多晶硅層；在所述柵極多晶硅 層上形成硬膜層；在硬膜層表面形成硼摻雜層；對所述半導(dǎo)體襯底進行磷離 子注入；將柵極結(jié)構(gòu)圖形轉(zhuǎn)移至硼摻雜層和硬膜層；以硼摻雜層和硬膜層為 掩膜刻蝕柵極多晶硅層，刻蝕過程中硼摻雜層被部分或全部消耗；去除硬膜 層。
可選地，所述硼摻雜層為硼摻雜的氮化硅層。
可選地，所述硼摻雜的氮化硅層的厚度為100nm至400nm。
可選地，所述以硼摻雜層和硬膜層為掩膜刻蝕柵極多晶硅層的刻蝕方法 為以二氟甲烷與六氟化硫的混合氣體作為刻蝕氣體的等離子刻蝕，其中二氟 甲烷的流量是20sccm至200sccm,六氟化硫的流量為20 sccm至200sccm, 刻蝕的壓力是2mTorr至100mTorr,刻蝕時采用的RF功率是IOOW至1000W, 刻蝕電壓是50V至300V，刻蝕的時間是10秒至100秒。
可選地，所述硬膜層的材料為無定型碳或氧化硅。
可選地，所述將柵極結(jié)構(gòu)圖形轉(zhuǎn)移至硼摻雜層和硬膜層的方法為光刻法。
上述技術(shù)方案在進行磷離子注入時，半導(dǎo)體襯底表面具有硼摻雜層，由 于硼被證明可以減輕磷的穿透效應(yīng)，因此硼摻雜層阻止了過量磷注入到柵極 多晶硅層中，同時改變了磷在柵極多晶硅層中的分布，可以顯著降低截止漏 電流向增大的方向發(fā)散，同時又不影響N-MOS的性能。硼摻雜層還可以防止 其下的硬膜層在工藝過程中受到干擾。
硼摻雜層之下設(shè)有硬膜層，由于在刻蝕多晶硅層的過程中，硼摻雜層會被全部或部分刻蝕，當(dāng)硼摻雜層被大部分或完全刻蝕之后，硬膜層起到刻蝕 多晶硅層的掩膜的作用。
硼摻雜的主體采用氮化硅，其優(yōu)點是性能穩(wěn)定，工藝適應(yīng)性強。
硬膜層的材料采用無定型碳，可以減少側(cè)壁的粗糙程度，因而在后續(xù)刻 蝕柵極多晶硅層時，使用側(cè)壁光滑的硬膜層可以提高刻蝕出的柵極結(jié)構(gòu)寬度 的均一性。


圖1為本發(fā)明柵極結(jié)構(gòu)的制造方法一個實施例流程圖2至圖7為執(zhí)行圖1中步驟后半導(dǎo)體結(jié)構(gòu)示意圖8為現(xiàn)有技術(shù)與本發(fā)明柵極結(jié)構(gòu)的制造方法一個實施例中磷離子在柵 極多晶硅層中的分布對比示意圖。
具體實施例方式
本實施例在半導(dǎo)體襯底表面設(shè)置硼摻雜層，阻止了過量磷注入到柵極多 晶硅層中，既可以顯著降低截止漏電流向增大的方向發(fā)散，同時又不影響磷 注入后N-MOS的性能。
本專利的發(fā)明人發(fā)現(xiàn)，減小多晶硅的晶格尺寸以及在制造柵極結(jié)構(gòu)時對 柵極多晶硅層進行硼摻雜，可以顯著降低截止漏電流向增大的方向發(fā)散。但 目前熔爐生長的多晶硅的晶格尺寸控制已經(jīng)到達一個瓶頸，難以繼續(xù)減小多 晶硅的晶格，而對柵極多晶硅進行硼摻雜會顯著降低N-MOS的性能，這是在 半導(dǎo)體制造工藝中不愿意被看到的結(jié)果。同時，發(fā)明人也發(fā)現(xiàn)，截止漏電流 向增大的方向發(fā)散與進行N型摻雜過程中對柵極多晶硅過量注入磷，以及磷 在柵極多晶硅中的分布密切相關(guān)，但是，通過調(diào)控離子注入設(shè)備來精確減少 磷的注入和改變磷的分布卻是困難的。正是基于上述發(fā)現(xiàn)，本實施例提供一種柵極結(jié)構(gòu)的制造方法，其特征在
于，包括步驟在半導(dǎo)體襯底表面形成有柵極多晶硅層；在所述柵極多晶硅 層上形成硬膜層；在硬膜層表面形成硼摻雜層；對所述半導(dǎo)體襯底進行磷離 子注入；將柵極結(jié)構(gòu)圖形轉(zhuǎn)移至硼摻雜層和硬膜層；以硼摻雜層和硬膜層為 掩膜刻蝕柵極多晶硅層，刻蝕過程中硼摻雜層被部分或全部消耗；去除硬膜 層。可選地，所述硼摻雜層為硼摻雜的氮化硅層?？蛇x地，所述硼摻雜的氮 化硅層的厚度為100nm至400nm。可選地，所述以硼摻雜層和硬膜層為掩膜 刻蝕柵極多晶硅層的刻蝕方法為以二氟甲烷與六氟化硫的混合氣體作為刻蝕 氣體的等離子刻蝕，其中二氟曱烷的流量是20sccm至200sccm,六氟化硫的 流量為20 sccm至200sccm，刻蝕的壓力是2 mTorr至100mTorr,刻蝕時采用 的RF功率是100W至IOOOW，刻蝕電壓是50V至300V,刻蝕的時間是10 秒至100秒?？蛇x地，所述硬膜層的材料為無定型碳或氧化硅?？蛇x地，所 述將柵極結(jié)構(gòu)圖形轉(zhuǎn)移至硼摻雜層和硬膜層的方法為光刻法。
下面結(jié)合附圖進行具體說明。
如圖1所示，本實施例提供一種柵極結(jié)構(gòu)的制造方法，其特征在于，包 括步驟
S101,提供半導(dǎo)體襯底，所述半導(dǎo)體襯底表面形成有4冊極多晶〃法層； S102，在所述柵極多晶硅層上形成硬膜層； S103，在硬膜層表面形成硼摻雜層； S104，對所述半導(dǎo)體襯底進行磷離子注入；
5105, 將柵極結(jié)構(gòu)圖形轉(zhuǎn)移至硼摻雜層和硬膜層；
5106, 以硼摻雜層和硬膜層為掩膜刻蝕柵極多晶硅層，刻蝕過程中硼摻 雜層被部分或全部消^^;S107,去除硬膜層。
下面結(jié)合附圖對本實施例進行具體說明。
本實施例先執(zhí)行步驟S101,提供表面形成有柵極多晶硅層202的半導(dǎo)體 襯底201,如圖2所示。所述半導(dǎo)體襯底201為本領(lǐng)域常用的硅襯底。在半導(dǎo) 體襯底201上形成柵極多晶硅層202的方法可以是化學(xué)氣相沉積或物理氣相 沉積法。柵極多晶硅層202的厚度可以是50nm至200nm,具體例如50nm、 60nm、 70nm、 80nm、卯nm、 100nm、 110nm、 120nm、 130nm、 140nm、 150nm、 160nm、 170nm、 180nm、 190nm、 200nm。
然后執(zhí)行步驟S102,在柵極多晶硅層202上形成硬膜層203，形成如圖3 所示的結(jié)構(gòu)。所述硬膜層203的材料可以是無定形碳或氧化硅。硬膜層203 的厚度可以是50nm至150nm，具體例如50nm、 60nm、 70nm、 80nm、 90nm、 100nm、 110nm、 120nm、 130nm、 140nm、 150nm。形成石更膜層203的方法可 以是化學(xué)氣相沉積或物理氣象沉積。形成硬膜層203的目的是，由于在刻蝕 柵極多晶硅層202的過程中，硼摻雜層會被全部或部分刻蝕，當(dāng)硼摻雜層被 大部分或完全刻蝕之后，可以讓硬膜層203起到刻蝕柵極多晶硅層202的掩 膜的作用。硼摻雜層的主體采用氮化硅材料，其優(yōu)點是性能穩(wěn)定，工藝適應(yīng) 性強。硬膜層203的材料采用無定型碳，可以減少側(cè)壁的粗糙程度，因而在 后續(xù)刻蝕柵極多晶硅層202時，使用側(cè)壁光滑的硬膜層203可以提高刻蝕出 的柵極結(jié)構(gòu)寬度的均一性。
然后執(zhí)行步驟S103,在硬膜層203表面形成硼摻雜層204,形成如圖4 所示的結(jié)構(gòu)。所述硼摻雜層204可以是硼摻雜的氮化硅層或氮氧化硅層，其 厚度可以是100nm至400nm,具體例如100nm、 120nm、 140nm、 160nm、 180nm、 200nm、 220nm、 2衡m、 260nm、 280nm、 300nm、 320nm、 340nm、 360nm、 380nm、 400nm。形成硼摻雜層的方法可以是化學(xué)氣相沉積或物理氣相沉積法。由于硼4皮i正明可以減輕磷的穿透效應(yīng)，因此硼摻雜層204在后續(xù)步驟中可以
阻止過量磷注入到柵極多晶硅層202中，同時改變了磷在柵極多晶硅層202 中的分布，從而降低截止漏電流向增大的方向發(fā)散，同時又不影響N-MOS的
接著執(zhí)行步驟S104，對所述半導(dǎo)體襯底201進行磷離子注入，即將磷離 子注入到柵極多晶硅層202中。進行磷離子注入的方法可以是半導(dǎo)體制造領(lǐng) 域常見的運用離子注入設(shè)備將高能磷離子植入柵極多晶硅層202中，從而改 變柵極多晶硅層202的電導(dǎo)率。
發(fā)明人發(fā)現(xiàn)，在柵極多晶硅層202中注入過多的磷會顯著增加所制成的 半導(dǎo)體器件的截止漏電流，進而增加半導(dǎo)體器件的耗散功率，然而，如果磷 的注入量過少，又會降低半導(dǎo)體器件的性能，因此，需要在達到保證半導(dǎo)體 器件性能的最小離子注入量的同時，盡量少地注入磷離子?，F(xiàn)有技術(shù)在進行 磷離子注入時，注入量首先要保證所制成的半導(dǎo)體器件的性能，在這種情況 下，無法通過對離子注入設(shè)備參數(shù)的精確調(diào)節(jié)超出最低注入量的部分。而本 實施例中，由于被注入的磷離子經(jīng)過被硼摻雜的氮化硅層的阻擋，以及經(jīng)過 硬膜層203的阻擋，進入柵極多晶硅層202的磷離子量減少。
接著執(zhí)行步驟S105，將柵極結(jié)構(gòu)圖形轉(zhuǎn)移至硼摻雜層204和硬膜層203。 步驟S105即通過光刻的方法在硼摻雜層204和硬膜層203上形成柵極圖形， 形成圖5所示的結(jié)構(gòu)。所述光刻方法，是先在硼摻雜層204表面用旋涂法形 成光阻層；再以具有目標(biāo)柵極圖形的光掩模板為掩模，用紫外光照射光阻層； 接著用顯影液處理被曝光的光阻層，在光阻層上形成目標(biāo)柵極圖形；再以具 有目標(biāo)柵極圖形的光阻層為掩膜，濕法刻蝕硼摻雜層204和硬膜層203。所述 濕法刻蝕硼摻雜層204和硬膜層203可以是在一次濕法刻蝕中完成，也可以 是分成兩步，先刻蝕硼摻雜層204，再刻蝕硬膜層203。將硼摻雜層204和硬 膜層203光刻成柵極圖形的目的，是為了形成刻蝕柵極多晶硅層202的掩膜層。
然后執(zhí)行步驟S106,以硼摻雜層204和硬膜層203為掩膜刻蝕柵極多晶 硅層202。所述的刻蝕可以是以二氟曱烷與六氟化硫的混合氣體作為刻蝕氣體 的等離子刻蝕，其中二氟曱烷的流量是20至200sccm，具體例如20sccm、 30sccm、 40sccm、 50sccm、 60sccm、 70sccm、 80sccm、 90sccm、 100sccm、 110sccm、 120sccm、 130sccm、 140sccm、 150sccm、 160sccm、 170sccm、 180sccm、湧sccm、 200sccm;六氟化硫的流量為20至200sccm,具體例如20sccm、30sccm、40sccm、 50sccm、 60sccm、 70sccm、 80sccm、 90sccm、 100sccm、 110sccm、 120sccm、 130sccm、 140sccm、 150sccm、 160sccm、 170sccm、 180sccm、 190sccm、 200sccm。 刻蝕的壓力是2至lOOmTorr，具體例如2mTorr、 4mTorr、 6mTorr、 8mTorr、 10mTorr、 20mTorr、 30mTorr、 40mTorr、 50mTorr、 60mTorr、 70mTorr、 80mTorr、 90mTorr、 100mTorr;刻蝕時采用的RF功率是100至1000W,具體例如IOOW、 200W、 300W、 400W、 500W、 600W、 700W、 800W、卯OW、 1000W;刻蝕 電壓是50至300V,具體例如50V、 IOOV、 150V、 200V、 250V、 300V;刻 蝕的時間是10至100秒，具體例如10秒、20秒、30秒、40秒、50秒、60 秒、70秒、80秒、90秒、100秒。采用上述刻蝕工藝，在對柵極多晶硅層202 進行等離子刻蝕時，硼摻雜層204也會被等離子體消耗，形成如圖6所示的 結(jié)構(gòu)。
雖然硼摻雜層204的消耗速率與柵極多晶硅層202被刻蝕的速率有所不 同，但硼摻雜層204比柵極多晶硅層202更薄，因此一般情況下，在柵極多 晶硅層202還未被刻蝕完時，硼摻雜層204已經(jīng)完全被消耗，這時，硼摻雜 層204下的硬膜層203開始發(fā)揮作用，形成在硼摻雜層204被全部消耗之后 繼續(xù)刻蝕柵極多晶硅層202的掩膜。因此，在上述參數(shù)條件下進行等離子刻 蝕可以避免后續(xù)去除硼摻雜層的步驟。
本實施例中，柵極多晶硅層202的厚度大于硼摻雜層204，以及這兩層的刻蝕速率差不足以使柵極多晶硅層202在硼摻雜層204被完全消耗之前完成 刻蝕，但是本領(lǐng)域人員知道，在選用不同的硼摻雜主體以及柵極多晶硅層202 與硼摻雜層204的厚度比時，有可能在硼摻雜層204被完全消耗之前，柵極 多晶硅層202已經(jīng)完成了刻蝕。此時，需要繼續(xù)刻蝕未被消耗的硼摻雜層204， 即在步驟S106中，在保持其他等離子刻蝕參數(shù)不變的情況下，增加刻蝕時間， 以達到完全去除硼摻雜層204的目的。
最后執(zhí)行步驟S107，去除硬膜層203,形成如圖7所示目標(biāo)柵極結(jié)構(gòu)。
并且如圖8中左圖所示，現(xiàn)有技術(shù)中，磷離子2卯在被注入的覆層中形 成正態(tài)分布。正是由于柵極多晶硅層202上覆蓋了硬膜層203和硼摻雜層204 ， 使得柵極多晶硅層202成為了被注入覆層的下部，因而柵極多晶硅層202中 磷離子290的分布也發(fā)生了變化，形成如圖8中右圖所示的分布，即磷離子 2卯的濃度峰值不再位于多晶硅層202內(nèi)，而位于硬膜層203或硼摻雜層204 內(nèi)。正是由于磷離子在柵極多晶硅層202中的分布產(chǎn)生了變化，進一步減輕 了最終形成的半導(dǎo)體器件截止漏電流向增大的方向發(fā)散問題，提高了半導(dǎo)體 器件的性能。
雖然本發(fā)明已以較佳實施例4皮露如上，但本發(fā)明并非限定于此。任何本 領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改， 因此本發(fā)明的保護范圍應(yīng)當(dāng)以權(quán)利要求所限定的范圍 準(zhǔn)。
權(quán)利要求
1.一種柵極結(jié)構(gòu)的制造方法，其特征在于，包括步驟在半導(dǎo)體襯底表面形成有柵極多晶硅層；在所述柵極多晶硅層上形成硬膜層；在硬膜層表面形成硼摻雜層；對所述半導(dǎo)體襯底進行磷離子注入；將柵極結(jié)構(gòu)圖形轉(zhuǎn)移至硼摻雜層和硬膜層；以硼摻雜層和硬膜層為掩膜刻蝕柵極多晶硅層，刻蝕過程中硼摻雜層被部分或全部消耗；去除硬膜層。
2. 如權(quán)利要求1所述的槺極結(jié)構(gòu)，其特征在于所述硼摻雜層為硼摻雜的氮 化硅層。
3. 如權(quán)利要求2所述的柵極結(jié)構(gòu)，其特征在于所述硼摻雜的氮化硅層的厚 度為100nm至400nm。
4. 如權(quán)利要求3所述的柵極結(jié)構(gòu)，其特征在于所述以硼摻雜層和硬膜層為 掩膜刻蝕柵極多晶硅層的刻蝕方法為以二氟甲烷與六氟化硫的混合氣體作 為刻蝕氣體的等離子刻蝕，其中二氟曱烷的流量是20sccm至200sccm,六 氟化硫的流量為20 sccm至200sccm，刻蝕的壓力是2 mTorr至100mTorr， 刻蝕時采用的RF功率是100W至IOOOW，刻蝕電壓是50V至300V，刻蝕 的時間是10秒至100秒。
5. 如權(quán)利要求1所述的柵極結(jié)構(gòu)，其特征在于所述硬膜層的材料為無定型 碳或氧化硅。
6. 如權(quán)利要求1所述的柵極結(jié)構(gòu)，其特征在于所述將柵極結(jié)構(gòu)圖形轉(zhuǎn)移至 硼摻雜層和硬膜層的方法為光刻法。
全文摘要
本發(fā)明提供一種柵極結(jié)構(gòu)的制造方法，其特征在于，包括步驟在半導(dǎo)體襯底表面形成有柵極多晶硅層；在所述柵極多晶硅層上形成硬膜層；在硬膜層表面形成硼摻雜層；對所述半導(dǎo)體襯底進行磷離子注入；將柵極結(jié)構(gòu)圖形轉(zhuǎn)移至硼摻雜層和硬膜層；以硼摻雜層和硬膜層為掩膜刻蝕柵極多晶硅層，刻蝕過程中硼摻雜層被部分或全部消耗；去除硬膜層。由于在進行磷離子注入時，半導(dǎo)體襯底表面具有硼摻雜層，阻止了過量磷注入到柵極多晶硅層中，同時改變了磷在柵極多晶硅層中的分布，可以顯著降低截止漏電流向增大的方向發(fā)散，同時又不影響N-MOS的其他性能。
文檔編號H01L21/336GK101587834SQ20081011250
公開日2009年11月25日 申請日期2008年5月23日 優(yōu)先權(quán)日2008年5月23日
發(fā)明者張海洋, 段曉斌, 陳海華, 怡 黃 申請人:中芯國際集成電路制造(北京)有限公司