專利名稱：一種納米環(huán)柵mosfet晶體管及其制備方法
技術領域：
本發(fā)明涉及半導體建成電路及其制造技術領域，特別涉及一種納米環(huán)柵MOSFET 晶體管及其制備方法。
背景技術：
CMOS (互補金屬氧化物半導體)技術是當今集成電路的主流技術。隨著器件尺 寸的不斷縮小，集成度呈指數增長，電路性能也不斷得到改善。但是隨著MOSFET 器件的特征尺寸進入到深亞微米以及納米的范圍，短溝效應將對器件性能帶來重要影 響，與此同時傳統的器件結構以及制備工藝也遇到了新的挑戰(zhàn)。為了延續(xù)摩爾定律的 有效性，新的器件結構如雙柵器件，FINFET等以及其制備方法在近年被廣泛研究。 其中，環(huán)柵結構(GAA， Gate All Around) MOSFET在抑止短溝效應，提高電流控制 等方面的優(yōu)越能力，使得其是成為未來MOSFET器件結構的最有力競爭者之一。但是 由于GAA MOSFET的結構相對復雜，如何順利解決這種器件結構的制備對集成電路 的發(fā)展有重要意義。

發(fā)明內容
本發(fā)明的目的是提供一種納米環(huán)柵MOSFET晶體管及其制備方法。 本發(fā)明提供的制備納米環(huán)柵MOSFET晶體管的方法，依次包括如下步驟
1) 在半導體襯底上生長隔離層；
2) 在步驟l)的隔離層之上，依次生長背柵介質層及隔離層；
3) 光刻步驟2)得到的隔離層，得到背柵電極的圖形；
4) 在上述刻有背柵電極圖形的隔離層之上，淀積一層犧牲側壁介質層，并致密；
5) 在上述犧牲側壁介質層上光刻0.4-1.0微米的線條；
6) 將步驟5)所得光刻線條的尺寸減小到200-400納米，并使該光刻線條的截面 為矩形；
7) 刻蝕步驟6)得到的光刻線條，使該光刻線條的截面為半圓形，尺寸減小到 100納米以內；
8) 在步驟7)所得刻有光刻線條的犧牲側壁介質層之上，淀積無定形硅介質層， 并使該無定形硅介質層轉變?yōu)榻饘僬T導多晶硅晶化介質層，得到納米環(huán)柵MOSFET 晶體管溝道區(qū)的介質層；
9) 光刻步驟8)所得金屬誘導多晶硅晶化介質層，得到納米環(huán)柵MOSFET晶體管的溝道區(qū)；
10) 在步驟9)所得含有溝道區(qū)的金屬誘導多晶硅晶化介質層之上，生長一層二 氧化硅作為隔離層，并淀積一層多晶硅柵介質層；
11) 以步驟IO)所得柵介質層為掩膜，進行磷的離子注入；
12) 光刻步驟2)所得背柵介質層，得到背柵的預刻孔；
13) 在多晶硅柵介質層上，依次淀積二氧化硅作為鈍化層，光刻二氧化硅層得到 接觸孔，濺鋁，得到納米環(huán)柵MOSFET晶體管。
上述制備納米環(huán)柵MOSFET晶體管的方法的步驟1)中，所用半導體襯底選自 Si、 Ge、 SiGe或GaAs，或II-VI、 III-V或IV-IV族的二元和三元化合物半導體中的任 意一種或其任意組合的混合物；該半導體襯底之上的隔離層為二氧化硅；
步驟2)中，背柵介質層為多晶硅，厚度為4-5nm，該背柵介質層之上的隔離層 為氮化硅；
步驟4)中，犧牲側壁介質層為二氧化硅，厚度250-400nm，致密步驟的溫度為 900°C，致密時間為30分鐘；
步驟6)中，優(yōu)選用帶光刻膠進行電漿預處理(descume)的方法，將步驟5)所 得光刻線條的尺寸減小到200-400納米；
步驟7)中，刻蝕步驟所用刻蝕液為氫氟酸水的體積比為l: 50的氫氟酸水溶
液；
步驟8)中，優(yōu)選采用金屬誘導多晶硅晶化工藝，將無定形硅介質層轉變?yōu)榻饘?誘導多晶硅晶化介質層；
步驟IO)中，二氧化硅隔離層的厚度為40-50埃，多晶硅柵介質層的厚度為80-100 納米；
步驟11)中，離子注入步驟中，磷的注入劑量為4e+15/cm—2，注入能量為40KeV; 步驟12)中，背柵預刻孔為邊長1微米的正方形。
步驟13)中，作為鈍化層的二氧化硅的厚度為4000埃，濺鋁厚度為8000埃。 另外，利用上述制備方法得到的納米環(huán)柵MOSFET晶體管，也屬于本發(fā)明的保 護范圍。
本發(fā)明提供的制備納米環(huán)柵MOSFET晶體管的方法，將硅基nanowire場效應器 件與傳統的"scaling down"加工方法相兼容，從版圖的優(yōu)化設計，自創(chuàng)ASHING精 細硅基納米弧線條技術，綜合應用金屬誘導多晶硅晶化(MILC)工藝和實際可行的 工藝流程設計結合，實現一種基于環(huán)柵結構，具備柵電極對溝道的很強控制作用，可 以達到高驅動能力，易于工藝實現，具有類芯-殼結構的場效應晶體管器件。該制備方法工藝簡單，易于控制，具有較高的實用價值，有望在未來的納米集成電路中得到應 用。


圖1為半導體襯底上生長隔離層的工藝步驟。
圖2為生長背柵介質層的工藝步驟。 圖3為生長背柵介質層的隔離層的工藝步驟。 圖4為淀積犧牲側壁介質層二氧化硅的工藝步驟。 圖5為犧牲側壁介質層上光刻0.4 -1.0微米線條的工藝步驟。 圖6為附帶光刻膠進行電漿預處理使納米線條尺寸減小的工藝步驟。 圖7為通過在1: 50氫氟酸溶液中的反復漂洗光刻線條的截面刻蝕為半圓形的工 藝步驟。
圖8為淀積ct-Si介質層的工藝步驟。 圖9為金屬誘導多晶硅晶化(MILC)的工藝步驟。 圖IO為在MILC介質層之上，光刻形成溝道區(qū)的工藝步驟。 圖11為生長二氧化硅作為隔離層的工藝步驟。 圖12為淀積多晶硅柵介質層的工藝步驟。
具體實施例方式
本發(fā)明提供的制備納米環(huán)柵MOSFET晶體管的方法中，所用光刻、刻蝕、電漿 預處理等步驟均為標準的半導體制備工藝步驟，可參考蘇州大學出版社出版的《半導 體器件物理與工藝》。
下面結合附圖對本發(fā)明提供的制備納米環(huán)柵MOSFET晶體管的方法作進一步說 明，但本發(fā)明并不限于以下實施例。
實施例l、制備納米環(huán)柵MOSFET晶體管
本發(fā)明提供的制備納米環(huán)柵MOSFET晶體管的方法，依次包括如下步驟
1) 如圖l所示，在半導體襯底A上生長隔離層B;所用半導體襯底A為硅襯底， 隔離層B為二氧化硅；
2) 在步驟l)的隔離層B之上，生長背柵介質層C，該背柵介質層C為多晶硅， 厚度為300nm，如圖2所示；再在該背柵介質層C之上，生長隔離層氮化硅；
3) 光刻步驟2)得到的隔離層，得到刻有背柵電極圖形的隔離層D，如圖3所示;
4) 在上述刻有背柵電極圖形的隔離層D之上，淀積一層犧牲側壁介質層Ep并 致密；該犧牲側壁介質層為二氧化硅，厚度為250nm，采用通干燥氧氣的方法進行致 密，致密溫度為900'C，致密時間為30分鐘；5) 在上述犧牲側壁介質層上光刻0.4 1.0微米的線條E2，如圖5所示；
6) 用附帶光刻膠進行電漿預處理(descume)的方法，將步驟5)所得光刻線條 的尺寸E2減小到100納米以內，并使該光刻線條的截面為矩形，所得光刻線條為E3， 如圖6所示；
7) 刻蝕步驟6)得到的光刻線條E3，使該光刻線條的截面為半圓形，尺寸減小 到100納米以內，所得光刻線條為E4，如圖7所示；所用刻蝕液為氫氟酸水的體積
比為1: 50的氫氟酸水溶液；
8) 在步驟7)所得刻有光刻線條E4的犧牲側壁介質層之上，淀積無定形硅介質 層F，如圖8所示；并采用金屬誘導多晶硅晶化工藝，先在該無定形硅介質層F上淀 積一層二氧化硅H，再將該無定形硅介質層F轉變?yōu)榻饘僬T導多晶硅晶化介質層G， 得到納米環(huán)柵MOSFET晶體管溝道區(qū)的介質層，如圖9所示；
9) 光刻步驟8)所得金屬誘導多晶硅晶化介質層G，得到納米環(huán)柵MOSFET晶 體管的溝道區(qū)，如圖IO所示；
10) 在步驟9)所得含有溝道區(qū)的金屬誘導多晶硅晶化介質層之上，生長一層厚 度為50埃的二氧化硅作為隔離層I，如圖11所示，并淀積一層厚度為100納米的多 晶硅柵介質層J，如圖12所示；
11) 以步驟10)所得柵介質層J為掩膜，進行磷的離子注入，磷的注入劑量為 4e+15/cm-2，注入能量為40KeV;
12) 光刻步驟2)所得背柵介質層C，得到背柵的預刻孔，該背柵預刻孔為邊長 1微米的正方形；
13) 在多晶硅柵介質層J之上，依次淀積厚度為4000埃的二氧化硅作為鈍化層， 光刻二氧化硅層得到接觸孔，濺鋁，該鋁層的厚度為8000埃，得到本發(fā)明提供的納 米環(huán)柵MOSFET晶體管。
經測定，該納米環(huán)柵MOSFET晶體管的閾值電壓為0.4V。
權利要求
1、一種制備納米環(huán)柵MOSFET晶體管的方法，依次包括如下步驟1)在半導體襯底上生長隔離層；2)在所述步驟1)的隔離層之上，依次生長背柵介質層及隔離層；3)光刻所述步驟2)得到的隔離層，得到刻有背柵電極圖形的隔離層；4)在所述刻有背柵電極圖形的隔離層之上，淀積一層犧牲側壁介質層，并致密；5)在所述犧牲側壁介質層上光刻0.4-1.0微米的線條；6)將所述步驟5)所得光刻線條的尺寸減小到200-400納米，并使所述光刻線條的截面為矩形；7)刻蝕所述步驟6)得到的光刻線條，使所述光刻線條的截面為半圓形，尺寸減小到100納米以內；8)在所述步驟7)所得刻有光刻線條的犧牲側壁介質層之上，淀積無定形硅介質層，并使所述無定形硅介質層轉變?yōu)榻饘僬T導多晶硅晶化介質層，得到所述納米環(huán)柵MOSFET晶體管溝道區(qū)的介質層；9)光刻所述步驟8)所得金屬誘導多晶硅晶化介質層，得到所述納米環(huán)柵MOSFET晶體管的溝道區(qū)；10)在所述步驟9)所得含有溝道區(qū)的金屬誘導多晶硅晶化介質層之上，生長一層二氧化硅作為隔離層，并淀積一層多晶硅柵介質層；11)以所述步驟10)所得多晶硅柵介質層為掩膜，進行離子注入；12)光刻所述步驟2)所得背柵介質層，得到背柵的預刻孔；13)在所述多晶硅柵介質層之上，依次淀積二氧化硅作為鈍化層，光刻所述二氧化硅層得到接觸孔，濺鋁，得到所述納米環(huán)柵MOSFET晶體管。
2、 根據權利要求1所述制備方法，其特征在于所述步驟l)中，所述半導體襯 底選自Si、 Ge、 SiGe或GaAs，或II-VI、 III-V或IV-IV族的二元和三元化合物半導 體中的任意一種或其任意組合的混合物；所述半導體襯底之上的隔離層為二氧化硅。
3、 根據權利要求1或2所述制備方法，其特征在于所述步驟2)中，背柵介質 層為多晶硅，厚度為4-5nm;所述背柵介質層之上的隔離層為氮化硅。
4、 根據權利要求1或2所述制備方法，其特征在于所述步驟4)中，犧牲側壁 介質層為二氧化硅，所述致密溫度為90(TC，致密時間為30分鐘，所述犧牲側壁介質 層的厚度為300nm;所述淀積方法為低壓汽相淀積方法。
5、 根據權利要求1或2所述制備方法，其特征在于所述步驟6)中，采用帶光刻膠進行電漿預處理的方法，將所述步驟5)所得光刻線條的尺寸減小到200-400納 米的步驟；所述步驟7)中，刻蝕步驟所用刻蝕液為氫氟酸水的體積比為l: 50的氫氟酸水溶液。
6、 根據權利要求1或2所述制備方法，其特征在于所述步驟8)中，采用金屬 誘導多晶硅晶化工藝，將所述無定形硅介質層轉變?yōu)榻饘僬T導多晶硅晶化介質層；所述淀積方法為低壓汽相淀積方法。
7、 根據權利要求1或2所述制備方法，其特征在于所述步驟IO)中，二氧化 硅隔離層的厚度為40-50埃，所述多晶硅柵介質層的厚度為80-100納米。
8、 根據權利要求1或2所述制備方法，其特征在于所述步驟ll)中，注入的離子為磷，磷的注入劑量為4e+15/cm-2，注入能量為40KeV。
9、 根據權利要求1或2所述制備方法，其特征在于所述步驟13)中，所述作 為鈍化層的二氧化硅的厚度為4000埃，所述濺鋁厚度為8000埃。
10、 權利要求1-9任一所述制備方法得到的納米環(huán)柵MOSFET晶體管。
全文摘要
本發(fā)明公開了一種納米環(huán)柵MOSFET晶體管及其制備方法。該方法依次包括如下步驟在襯底上生長隔離層，背柵介質層及隔離層，光刻該介質層之上的隔離層，得到背柵電極的圖形，淀積犧牲側壁介質層，致密，于該層光刻100納米以內、半圓形截面的線條，淀積無定形硅介質層，并金屬誘導為多晶硅晶化介質層，得到溝道區(qū)介質層，光刻該介質層，得到溝道區(qū)，生長隔離層，淀積多晶硅柵介質層，再以該柵介質層為掩膜離子注入，光刻背柵介質層得到背柵的預刻孔，在多晶硅柵介質層上，淀積鈍化層，光刻得到接觸孔，濺鋁。該方法將硅基nanowire場效應器件與傳統“scaling down”加工方法相兼容，工藝簡單，易于控制，所得晶體管具有高驅動能力，易于工藝實現，有望在未來的納米集成電路中得到應用。
文檔編號H01L21/336GK101556922SQ20081010374
公開日2009年10月14日 申請日期2008年4月10日 優(yōu)先權日2008年4月10日
發(fā)明者進 何, 偉 邊 申請人:北京大學