專利名稱：電子器件的封裝和形成的方法
電子器件的封裝和形成的方法本申請要求了根據(jù)35U.S.C. § 119(e)的2007年2月25日提交的、申請?zhí)枮?No.60/903，490的U.S.臨時(shí)申請的優(yōu)先權(quán)的權(quán)益，該申請的全部內(nèi) 此被合為 一體作為參考。本發(fā)明總的涉及微型組裝技術(shù)，尤其是，涉及電子器件的封裝和它們的形 成方法。例如，本發(fā)明提供例如在電子工業(yè)中用于容納一個(gè)或多個(gè)諸如光電子 的、IC或MEMS器件的電子器件的密封封裝的申請。己知的是，被密封的芯片級(jí)和晶片級(jí)封裝包括電子器件，例如，集成電路 (ICs)、光電子器件和微電子機(jī)械系統(tǒng)(MEMS)。這樣的封裝通常包括密閉的 容積，其被完全密封，并形成在底部襯底和蓋罩之間，在密閉的容積中布置有 電子器件。這些封裝收容和{**^皮密封的元件，使其與存在于封裝外側(cè)的大氣 中的污染物和水蒸汽隔離。污染物和水蒸汽的存在可以增加諸多問題，例如金 屬部分的腐蝕和光電子器件、光學(xué)MEMS和其它光學(xué)部件的光損耗。此外，這 些封^W時(shí)可以在真空中或在可控制的環(huán)境中被密封，從而^^件得以正確操 作或達(dá)到預(yù)期的壽命。為了Jli共密閉在封裝中的電子器件和外界的電連接，在封裝內(nèi)部和外部之 間的電引線是必需的。用于密封的封裝的各種類型的電弓踐已經(jīng)被公開，例如， Sherrer等人的公開號(hào)為US20050111797A1的美國專利申請公開了在密封的光電 子封裝中采用導(dǎo)電MJ 各。光電子器件被配置在襯底上，例如硅襯底，并艦附 接到襯底的蓋罩而被密閉在密封的容積中。導(dǎo)電通路延伸穿過襯底，從而提供 了與元件的電連接。在戰(zhàn)公開的申請的示例的ffl^各形成過程中，鵬從一側(cè)被蝕刻貫穿襯底的齡厚度，而到達(dá)氮化鵬，mie各被金屬化，氮化物被圖形化，并被除去，mm皮連接到頂面，從而產(chǎn)生密封的電通路。可得到的鵬的最小尺寸通常IM^各嫩U過程的縱橫比和襯底的厚度限制。理想的是具有在電子器件封裝中形成密集裝配的金屬化的aS各的能力。這 樣，將有可能提供具有減小的幾何形狀的封裝。這樣將提供一個(gè)附帶的好處，即增加了形成在晶片級(jí)過程中的晶片上的封裝的數(shù)量，從而降低制造花費(fèi)。最 好的是，鵬尺寸的減小有助于減小與鵬結(jié)構(gòu)有關(guān)的寄生電感和域電容，從 而，提高微波頻率下的鵬性能。公開號(hào)為WO2006/097842A1的國際申請公開了用于制造收容例如光電子 或MEMS元件的半導(dǎo)體元件的相對薄的封裝的技術(shù)，其可以在晶片級(jí)上實(shí)施。 該文件在一個(gè)實(shí)施例中公開了固定在^^成在同一晶片上的微型元件，其中， 樹共弓踐的金屬化，并且其包括后側(cè)晶片變薄技術(shù)。在操作中采用了礅氧化物/ 硅晶片。形成的微型鵬貫穿晶片的元件側(cè)面的硅而SA氧化物蝕刻終lhM。 微型元件被固定至微型3K各之間的元件的偵靦的區(qū)域，半導(dǎo)體或玻璃蓋罩被焊 接到第一晶片，從而微型元件被收容在由兩個(gè)晶片限定的區(qū)間內(nèi)。焊接晶片之 后，在第一層的后表面的硅層執(zhí)行一個(gè)變薄的操作。上述的元件和方法具有各種缺點(diǎn)。對于包含通路的晶片和精確的微電子電 路，諸如傳輸線、薄膜式*軀焊料或電容器，在有WO'842的晶片的元件的側(cè) 面上，需要精確的平版印刷和圖形化。精確的平版印刷需要平坦的或近似平坦 的表面，從而使稀薄的光致抗蝕劑能被涂敷和徹底地暴露和圖形化。如果在同 一表面上的微電子電路形成之前31^各被嫩拼到達(dá)晶片的前表面，通路將干擾 晶片上的光致抗蝕齊啲徹底的旋涂。結(jié)果通常是覆蓋不足以及圖形化不一致。 各種方法已經(jīng)!棘用，諸如噴凃光致抗蝕劑和電鍍爐抗蝕劑。然而，由于在 前一個(gè)的例子中的不一致的抗蝕劑的厚度和在后一個(gè)例子中的相對較大的厚 度，這些方法并不具備必需的高精度圖形化。這使得圖形化的精度特性，例如 RF ^ij線和高產(chǎn)頻的電阻器面臨挑戰(zhàn)或變?yōu)椴豢赡堋Ｈ绻谕槐砻骖D微電子電路后從晶片的前表面或在晶片的前表面制造 鵬，微電子電路必須經(jīng)魏于形j^l^各的壓力。對于各向異性被t喊啲鵬， 典型的是，這意1 暴露20 ^H中到幾個(gè)小時(shí)的時(shí)間鄉(xiāng)行侵蝕性的堿性嫩U， 其通常會(huì)侵蝕用于微電子電路中的材料，例如用在焊料中的錫、用在電阻器中 的Ni-Cr和TaN和通常用于形戯占附層的鈦。此外，在產(chǎn)生微電子電路所必需 的大量步 后形 路，如果屈服損壞，將會(huì)付出很大的花費(fèi)。因此，在本領(lǐng)域需要改進(jìn)的電子器件封裝和形成它們的方法，其旨辦決與 技術(shù)狀M關(guān)的一個(gè)或多個(gè)問題。根據(jù)本發(fā)明的第一方面，掛共電子器件的封裝。電子器件的封裝包括具有第一表面和與第一表面相對的第二表面的襯底。第1面具有在其中變薄的區(qū) 域。位于局部變薄的區(qū)域中的導(dǎo)電通路延伸穿過襯底并到達(dá)第一表面。導(dǎo)電通路和局部變薄的區(qū)域中的每一個(gè)都包括傾斜的(tapered)側(cè)壁，其中導(dǎo)電通路 的側(cè)壁和局部變薄的區(qū)域的側(cè)壁在同一方向上傾斜。電子器件被固定在襯底的 第一表面上。電子器件電連接到導(dǎo)M^各。根據(jù)本發(fā)明的第二方面的電子器件的封裝包括具有第一表面和與第一表面 相對的第二表面的襯底。第二表面具有在其中局部變薄的區(qū)域。位于局部變薄 的區(qū)域中的導(dǎo)電通路延伸穿過襯底并到達(dá)第一表面。電子器件被固定在襯底的 第一表面上。電子器件電連接到導(dǎo)電,。柔性電路被至少部分地配置在局部 變薄的區(qū)域中，并電連接到導(dǎo)電通珞。根據(jù)本發(fā)明的另一個(gè)方面，^t共形成電子器件的封裝的方法。該方 跑括 (a)提供具有第一表面和與第一表面相對的第二表面的襯底；(b)從第1面 開始使襯底的一部分變薄，從而形成位于第二表面的局部變薄的區(qū)域；(c)在 局部變薄的區(qū)域蝕刻通路，其延伸穿過襯底，其中以從局部變薄的表面到第一 表面的方向進(jìn)行蝕刻；(d)金屬^il路，其中導(dǎo)電M和局部變薄的區(qū)域中的 每一個(gè)都包括傾斜的側(cè)壁，其中導(dǎo)電通路的側(cè)壁和局部變薄的區(qū)域的側(cè)壁在同 一方向上傾斜；和(e)將電子器件固定在襯底的第一表面上，其中電子器件電 連接到導(dǎo)電S^各。根據(jù)本發(fā)明的另一個(gè)方面，形成電子器件的封裝的方^^括(a)掛共具 有第一表面和與第一表面相對的第1面的襯底；(b)從第1面開始使襯底 的一部分變薄，從而位于第二表面的局部變薄的區(qū)域；(c)在局部變薄的區(qū)域 形成ffl^各，其延伸穿過襯底，并到達(dá)第一表面；(d)金屬^ ; (e)將電子 器件固定在襯底的第一表面上，其中電子器件電連接到導(dǎo)^1^;和(f) 至少部分地配置在局部變薄的區(qū)域中的并且電連接到導(dǎo)電通路的柔性電路。在電子器件的封裝和形成方法中，襯底可以包括，例如，諸如單晶硅的半 導(dǎo)體，并取硅或絕緣體上的硅結(jié)構(gòu)(SOI)的晶片或它的一部分的形式。電子器 件在電子器件的封裝中被密封。 一個(gè)或多個(gè)導(dǎo)電M，典型的是許多導(dǎo)電 ， 形成在局部變薄的區(qū)域中。局部變薄的區(qū)域延伸到襯底的第一邊緣，便于掛共 至少部分地配置在局部變薄的區(qū)域中和電連接到導(dǎo)電通路的柔性電路。 一蓋罩 被提f共在第一表面上，從而形成了一密封容積，其密閉電子器^牛。在本發(fā)明的一示例的方面，晶片被局部變薄，并且鵬在襯底的同一側(cè)形成在局部變薄的區(qū)域中。有禾啲是，電子器件的封裝可以在晶片級(jí)JiiS行，晶片具有大量的模， 每一個(gè)模包含有電子器件的封裝。本發(fā)明的其它特點(diǎn)和優(yōu)點(diǎn)在本領(lǐng)域技術(shù)人員閱讀了下面的描述、權(quán)利要求 和在此隨附的附圖后會(huì)變得顯而易見。參照下面的附圖描述本發(fā)明，其中，同樣的參考iH己標(biāo)同樣的特征，其中

圖1-14示出了根據(jù)本發(fā)明的第一方面的形成電子器件的封裝的各個(gè)階段的示例的電子器件的封裝的^面視圖；圖15示出了根據(jù)本發(fā)明的示例的電子器件的封裝的襯底的正面視圖，和襯 底的部分自底向上的視圖；圖16-19示出了根據(jù)本發(fā)明的另一個(gè)方面的形成電子器件的封裝的各個(gè)階 段的示例的電子器件的封裝的橫截面視圖；圖20-23示出了根據(jù)本發(fā)明的另一個(gè)方面的形成電子器件的封裝的各個(gè)階 段的示例的電子器^牛的封裝的橫截面l見圖；圖24示出了根據(jù)本發(fā)明的另一個(gè)方面的示例的電子器件的襯底的正面視圖。本發(fā)明提供了改進(jìn)的形成電子器件的封裝的方法和由此形成的電子器件的 封裝。該包括一個(gè)襯底，其在它的一，面上具有局部變薄的區(qū)域和在該局部 變薄的區(qū)域內(nèi)貫穿該襯底的導(dǎo)電31^各。電子器件電連接到該導(dǎo)電通路。電子器 件可以被配置在襯底的與局部變薄的區(qū)域和導(dǎo)電通路所在的表面相對的表面 上?？蛇x擇的是，電子器件可以被配置在#4蟲的襯底上，其構(gòu)成了密封包含通 路的襯底的蓋罩。iM^電連接到電子器件。在lt[^f采用的，術(shù)語"一"表示一個(gè)或更多；"微結(jié)構(gòu)"指的^M:微型品 制造或納米級(jí)制造工藝形成的結(jié)構(gòu)，典型的是在晶片級(jí)(wafer-level)上并不是 必要的；而"晶片級(jí)"指的是與構(gòu)成了很多模的任一襯底產(chǎn)生的過程，例如， 如果復(fù)合模由同樣的襯底或襯底的一部分構(gòu)成，該襯底包括全部的晶片或它的 一部分?，F(xiàn)在參照圖1-14描述根據(jù)本發(fā)明的形成電子器件的封裝的方法，圖1-14 示出了根據(jù)本發(fā)明的示例的電子器件的封裝在形成其的不同階段的橫截面視圖。如圖1所示，^i共一個(gè)襯底4。該襯底具有一第一 (元件或前)表面8和 —與第1面相對的第二 (后)表面io。襯底4可以由適合用于電子器件的封裝的任意材料如半導(dǎo)體材料、金屬、陶瓷和玻璃形成。典型的是，襯底材料包 括單晶半導(dǎo)#^才料，如單晶硅、絕緣體上硅結(jié)構(gòu)或麟襯底。襯底可以具有一 使得形成一單一元件或，典型的是，如復(fù)合模的多個(gè)同樣的元件的尺寸。典型 的是，襯底是具有復(fù)合模的晶片的形式。在示例的方法中，掛共了一<100>雙面 拋光的硅晶片作為襯底。晶片的厚度合適地可以是約525土25微米厚，而電阻 系數(shù)典型地是大于1000 ,麟，用于高,用，然而，也可以采用更低的電 阻系數(shù)。在襯底的前和后表面或是其的一部分上可以^f共一個(gè)或多個(gè)硬掩，莫層，用 來作為硬掩模和可選擇地用于襯底和如導(dǎo)體和配置在其上的電子器件的電結(jié)構(gòu) 之間的電絕緣。典型的是，硬掩，IM是從例如低應(yīng)力氮化硅、摻了雜質(zhì)和不摻 雜質(zhì)的二氧化硅中選擇的絕緣層，其包括旋涂玻璃、氮氧化硅和二氧化鈦。這 樣的絕緣層可以M己知的技術(shù)例如強(qiáng)化的等離子體或低壓化學(xué)蒸涂(PECVD 或LPCVD)、諸如噴凃或離子束淀積的物理蒸鍍(PVD)、旋涂、陽極電鍍或熱 氧化來形成。絕緣體的厚度依賴于諸如特殊的材料和后續(xù)的操作條件。典型的 絕緣體的厚度從100納米到250納米(nm)。在示例的方法中，在襯底的第一和 第二表面在一厚度范圍內(nèi)提供了低應(yīng)力LPCVD氮化硅層，例如，從200到 500nm，諸如從200至lj 250nm。配置在襯底的后表面10的第一硬掩模層12是圖形化的，典型的是，， 標(biāo)準(zhǔn)的影印石版^^干法刻蝕技術(shù)來提供一暴露局部變薄的底部襯底材料的開 口。在襯底后表面10上掛共作為嫩鵬模13的圖形化的繊抗蝕劑或其它適 合的光成像材料，暴顧每要被去除的第一硬掩模層的那些區(qū)域?？蛇x的是，可 以執(zhí)行晶糊咧步驟來確定結(jié)晶排列的準(zhǔn)確的軸線，以便將被蝕亥啲形狀可以 與需要精確的角度的晶軸線對準(zhǔn)。 襯底的后表面的，魄模13被暴露的第 一硬掩t媒的12的區(qū)鵬采用干法刻蝕而被去除，從而暴露底鍋寸底材料。例 如，1:賅擠鵬取決于第一硬掩，媒12的材料。在示例的方法中，其采用氮化硅 層，用CF4的等離開法刻蝕或其它魏的含氟嫩躋嗵常具有例如50到500 毫托(mTorr)的壓力。參照圖3， M在第一硬掩模層12的開口進(jìn)行各向異性t駭ij，直到在襯底 中的每一個(gè)開口都形成了一，形凹陷14，于是，襯底后表面IO的被暴露的區(qū) 敏薄。圖3示出了第一硬掩t艱的被暴露的區(qū)域去除后的襯底4，織一硬掩 豐IM進(jìn)行了蝕刻掩模的局部變薄和去除。各向異性t駭腿常M用例如KOH或 EDP的結(jié)晶蝕刻。典型的是，凹陷14從襯底的前表面8開始延伸50到250微 米的距離。襯底的離部分或部分15是變薄的，而不是^t^面。這樣為隨后 的操作和處理保留了機(jī)械剛度，從而有助于避免破損。就微光學(xué)的平臺(tái)而言是 特別有利的，其中需要足夠的厚度來粒襯底的前表面的被i:駭啲結(jié)構(gòu)的精度， 從而支撐諸如球形透鏡和其它光學(xué)組件的元件。這種被蝕刻的結(jié)構(gòu)可以與變薄 的區(qū)域15 —樣深或比變薄的區(qū)域15深，其通常!觀于il^各是必需的。由局部變薄形成的典型的凹陷14具有一底表面，就方形的幾何，而言， 其、鵬Hi從0.5到5就(mm)。局部變薄的區(qū)域可以貫穿模的一個(gè)或多個(gè) 偵蝰的長度。在制造中，這些區(qū)域可以在一個(gè)尺寸上貫穿復(fù)合?；蚓闹?長度。凹陷的相對的尺寸可以根據(jù)需要的微型通路的數(shù)量和夕卜形上采用柔性電 路和/或焊球或襯墊的微型通路的互連需要的空間來確定。對于<100>硅，當(dāng)進(jìn) 行各向異性的濕法刻蝕時(shí)，錐形凹陷14的偵幢是{111}晶面表面?；谝阎?凹陷深度和側(cè)壁角度，可以計(jì)算出掛共在第一硬掩^鶴12中的目標(biāo)開口的大小。 可選擇的是，可以Sil機(jī)械切削或切割、干法刻蝕^Ml濕法和干法刻蝕的組 合來執(zhí)行局部變薄。局部變薄期間，臨近開口的第一硬掩，媒12的區(qū)域可以變得下陷，其有助 于在開口的側(cè)面^Z1氮化物支架(未示出)。在凹陷14的表面金屬^t前，合適的是去PtM化物支架，從而防止或M^隨后的金屬化操作期間屏蔽的可能性。屏蔽可以導(dǎo)致支架的下面的凹陷表面的金屬化不3^賣和/或不均勻?？梢許31干法刻蝕的步驟除去氮化物架，例如采用具有一定壓力的CF4足 以嫩嵐化物支架，典型的;^人50到1000毫托。因?yàn)樵谖g刻過程中艦氟離 子和其它含氟品種可以化學(xué)地侵蝕氮化硅，并因?yàn)閴毫Ω叩米阋允狗肿釉谝粋€(gè) 短的距離上TO，因此，氮化物支架的兩側(cè)都被蝕刻，但是，在所有其它表面上氮化硅只有一，面被侵蝕，這是因?yàn)樗鼈兗仍贖i被接合的襯底又具有以其它方式l鵬蔽了的表面，例如，M面向蝕刻反應(yīng)器的板t私電極。因此，可 以除去氮化硅支架而無需完全除去襯底的剩余部分的氮化物?？梢栽谄渌A段9執(zhí)行支架的去除，例如在進(jìn)一步的氮化硅涂敷之后，如果采用這樣的涂敷的話， 但是，其應(yīng)該在金屬^t前進(jìn)行，從而確保金屬化的連續(xù)性。即使支架存在， 這個(gè)過程也可以省略，例如，在金屬化過程中存在有效的翻寸，氮化物支架是 小的^用共形的導(dǎo)^K積。在局部變薄和可選擇的支架去除過程之后，蝕刻掩?？梢圆捎梅浅９?脫模技將t1化學(xué)反應(yīng)被除去，例如，期每繊于t頓腌模的材料。參照圖4，絕緣材料的第二石魏t媒16形成在襯底上，以便將局部變薄的 區(qū)域15的表面絕緣。用于第二硬掩模層的材料典型的是與第一硬掩1i層12相 同，但是也可以不同。適合的材料、技將瞎度是相應(yīng)于第一硬掩模層如上所 述的。在示例的方法中，第二硬掩纟媒16是與第一氮化物層的厚度相似的低應(yīng) 力氮化硅層。第二硬掩模層用于使將形成在襯底的周部變薄的區(qū)域中的通珞電 絕緣?，F(xiàn)有的3TO形成方法，無論是用濕法刻蝕和/或干法刻TO行的，都使f尋襯 底的元件表面保持了極高的平面性，為抗蝕劑的涂敷和可選擇的接觸式光刻的 準(zhǔn)確提供可能，從而在襯底的元件表面圖形化隨后的安裝部件、導(dǎo)電線路和對準(zhǔn)部件。此外，現(xiàn)有的方法允許在施加金屬和焊料之frm行第二硬掩模的涂敷，允剤頓LPCVD涂層，例如具有確定的應(yīng)力的共麟層的低應(yīng)力氮化硅和氧 化物。參照圖5， 一個(gè)或多個(gè)微型M^各18隨后|^，襯底的局部變薄的區(qū)域15 中。Mil光亥卿制和嫩啦術(shù)可以形成這些微型aS各，其中錢二硬掩模層16 上的襯底后表面上, 抗蝕劑或其它適合的光成像材料(未示出)，其被暴 露并發(fā)展，從而形成在局部被蝕刻的區(qū)域中暴露第二硬掩模的將要形成ffi^各的 那些區(qū)域的t蟲刻掩模。第二硬掩模的被暴露的區(qū) 過與第一硬掩模材料相關(guān) 的如上所述的蝕刻而被除去。因此，襯底的局部變薄的區(qū)域的下層區(qū)域被暴露 并隨后被t駭,ilii位于襯底的前表面的第一硬掩，額12。襯底的嫩何以采 用M:第二硬掩模層16的開口的各向異性的,U。與示例的實(shí)施例中的局部變 薄的區(qū)域一樣，當(dāng)執(zhí)份顯法各向異性蝕刻并且襯底的材料使<100>硅時(shí)，微型通 路的側(cè)壁包括{111}結(jié)晶表面。在底表面的典型的微型通路開口是從20到200 ，例如，就方形的幾何微而言，、鵬一側(cè)從40至1」200 。如上戶脫的關(guān)于局部變薄的區(qū)±或，微型通路的適合的掩模的開口的尺寸可以基于通路的已知深度和側(cè)壁的角度來確定，從而獲得預(yù)期的微型M^各尺寸。 在為了形成局部變薄區(qū)域和微型通路而從襯底的同一側(cè)進(jìn)行各向異性的結(jié)晶的蝕亥啲情況下，這^ii壁具有在相同的方向傾斜的特征。例如，為了在襯底的相對側(cè)獲得更大的印制精度特征的精確性，凹陷14和微型S^各的同一頂啲蝕刻是可取的?？蛇x擇的是，m干法刻蝕或通過濕法和干法刻蝕的組合來完成局 部的變薄。在這個(gè)階段，以公知的材料和技術(shù)將用于形成微型通路的蝕刻掩模 從晶片去除。因而所得到的結(jié)構(gòu)如圖5所示。例如，通遺顯法刻蝕、例如氫氟酸(HF)、含有緩沖劑的HF、或磷酸、和/或干法刻蝕，可以將一定厚度的硬掩 模層從襯底的后表面除去。這樣在隨后的步驟中獲得更大的尺寸控制。對示例 的元件結(jié)構(gòu)來說，所示的相應(yīng)于第二硬掩模層16的厚度從元件中被除去。如圖6戶g，凹陷14和微型S^各18的表面|^三5 模層20 ■，并且， 厚度與所^h述的相應(yīng)于第一和第二硬掩模層的厚度一樣。第三硬掩，莫層在成 品的元件封裝中麟電絕緣。在示例的方法中，第三硬掩t鶴20是低應(yīng)力氮化 硅層，其具有第一和第二掩模層相似的厚度。隨后微型通路18從襯底后表面Mife屬化，從而形成如圖7所示的導(dǎo)體22。 金屬化結(jié)構(gòu)可以被圖形化，例如，用蔭罩、共性的剝離抗蝕劑、電淀積抗蝕劑、 t^凃抗蝕劑或疊層制模抗蝕劑。金屬化的結(jié)構(gòu)覆蓋了硬掩模的暴露在微型il^各 底部的那些部分，并沿微型淑各的側(cè)壁到襯底前表面8 ^f共了導(dǎo)電性。選擇的 金屬具有足夠的機(jī)械強(qiáng)度，從而在硬掩模材料全部或部分從襯底的前表面除去 后可以自立。金屬化的結(jié)構(gòu)是，實(shí)現(xiàn)了穿過微型通路的孔的導(dǎo)電和密封。金屬 可以是，例如，Cr/Ni/Au， TiW/Au或Ti/Pl/Au。例如，20nm厚的Cr 200nm 厚的Ni，再覆蓋500nm厚的Au形成的層觀具有足夠的機(jī)械^艘，從而徵列 如20到35 穿逾敫型^15各的孔。然而，也可以采用更薄頓厚的金屬層。 此外，如果需要更大的強(qiáng)度、制作更大的膜或用于更高的電流，可以電鍍這些 金屬或?qū)⒈浑婂兊慕饘偌拥奖徽敉康慕饘俣玫礁蟮暮穸?。從襯底的后表面金屬化微型S^各之后，該點(diǎn)的襯底的前表面〗鵬是平坦的。 微型通路附近的局部變薄的襯底具有與更規(guī)路結(jié)構(gòu)例如，延伸穿過襯底結(jié)構(gòu) 的全部厚度的通路結(jié)構(gòu)有關(guān)的極小的寄生效應(yīng)。因此，理想的M^并不是完全穿過襯底的全部厚度延伸。在同一頂,部變薄襯底和微切肖咖工m^^了附加的好處，即可以將襯底的前表面保持為一個(gè)平坦的表面，從而形成微電子的特征。結(jié)果是，在襯底的元件表面執(zhí)行更加昂貴和復(fù)雜的操作之前就可以在 襯底中形成微型ffi^各。艦于降低制造元件的花費(fèi)具有重大的影響。腿一步， 平坦的襯底前表面允許采用標(biāo)準(zhǔn)的旋涂的稀薄的抗蝕齊御光刻技術(shù)來形成需要 精確定義的關(guān)鍵的封裝的特征。這些特征包括，例如，傳輸線和稀薄的光敏焊 料。平坦的表面還利于微切削加工所需要的精確度，例如，在諸如用于球形透 鏡配置的凹陷結(jié)構(gòu)的微光學(xué)零件中。襯底前表面隨后被光驗(yàn)蝕劑或其它光成像材料鶴、圖形化、和從平坦的前表面干法刻i^人而穿過硬掩，艱12、 16、 20到達(dá)下面的微型iM各的金屬層 22形成開口24，如圖8所示。金屬層可以作為等離:^喊喊其它除膜技術(shù)的相 配的蝕刻的終點(diǎn)。倒可圖形化都可以在前表面硬掩模材料中展現(xiàn)，例如，圓形 的或矩形的 L、格子、或其它幾何形狀，從而，如果需要，使硬掩模提供附加 的機(jī)械穩(wěn)定性。如果兩側(cè)的金屬和偵幢可以被適當(dāng)?shù)貓D形化，硬掩模材料可以 以為微型通路留出多重導(dǎo)體的方式圖形化。典型的是，矩形或圓形的形狀用來 使圖形化和調(diào)整間距更容易。參照圖9，可以實(shí)施襯底的平坦的前表面的金屬化，從而^f共各種特征， 例如導(dǎo)電線路26，其與微型通路的金屬層22和器件封裝中的電子器件28電連 接。適合的材料在本領(lǐng)凝已知的，并包括，例如關(guān)于微型娜縫屬層22的上 述駄的那些材料。金屬層可以!鵬用，并例如，由蔭罩、電解沉積抗蝕劑、 剝離、或金屬的化學(xué)蝕刻、微電子學(xué)領(lǐng)域中己知的其它方法圖形化。金屬結(jié)構(gòu) 可以由已知的技術(shù)來布置，例如一種或多種金屬的汽化、噴鍍、CVD和電化學(xué) 的和無電的化學(xué)的鍍敷中的一種或多種，例如，如果需要，采用晶種加工和圖 形掩模。f鷓女對于相對較厚的層特別有用，例如諸如用于產(chǎn)生共面微波傳輸線 或因?yàn)樵慕鸬臒釅航雍隙a(chǎn)生金的突起的幾微米厚的金層的厚的含金的 層。這些技術(shù)的任意組合者阿以應(yīng)用。用于接合電子器件的焊盤27也可以在這 時(shí)形成。典型的焊盤材料包括，例如，Au-Sn共結(jié)體、或銦或?yàn)檫m合它們的熔 點(diǎn)和化學(xué)的和所附的工藝特性而選擇的其它合金，并可以通過在此描述的與其 它金屬部件有關(guān)的倒可技術(shù)而形成。這時(shí)，為了向電子器#$|{贈(zèng)封的罩，為隨后的器件表面上的蓋罩的接合 而^f共金屬密封環(huán)29也是可取的。典型的是，采用的金屬密封環(huán)在幾何^th 與被焊到前表面的蓋罩的密封表面是互補(bǔ)的。然而，焊接用的金屬和共價(jià)鍵技術(shù)諸如由Zip加nics公司銷售的那些技術(shù)的翻也可以預(yù)見到。為此，金屬可以 被配置在襯底的表面和/驢罩上。金屬密封環(huán)可以由例如包含粘附層、擴(kuò)散式 疊層和可附著的金屬層的金屬組形成。例如鉻和鈦是常見的粘附層，鎳、鉑和 TiW是常見的擴(kuò)散式疊層，而金是常見的可附著的金屬。此外，環(huán)可以包括焊 料，例如，蓋罩密封表面、襯底表面或兩者上的3到8 厚的大約80: 20的 Au-Sn?？蛇x擇的是，這樣的金層可以被圖形化、或齡密封環(huán)可以被圖形化， 以這樣的方式來促使在蓋罩附著階段金屬焊料在給定的區(qū)域選擇性地流動(dòng)，其 中需要的芯吸或多或少的焊料。如果存在過渡的或布局的或更高的表面粗茅艘 的區(qū)域，這樣的布置是有用的，并且更厚的金屬焊料層對于該區(qū)域的密封是可取的，例如，當(dāng)密封可能離ffi寸裝的電氣獻(xiàn)學(xué)波導(dǎo)管時(shí)。襯底的平坦的表面金屬{化后，就預(yù)裝配式電子器件而言， 一個(gè)或多個(gè)電 子器件28被接合在襯底表面。電子器件可以是，例如， 一個(gè)或多個(gè)光電子的、 IC或MEMS元件。還可以預(yù)見的是，電子器件至少部分地形成部分襯底或以在 原處的方式形皿襯底上。這樣的情形，例如，用于MEMS元件，諸如BAW 元件、微輻射計(jì)焦平面陣列或RF開關(guān)、或激光和光電二極管和其它光電元件。 還可以預(yù)見的是電子設(shè)備可以被固定在封裝的蓋罩上，如下面更詳細(xì)地描述的。 就預(yù)裝配式電子器件而言，與襯底接合可以通過常規(guī)的技斜卩材料來完成，例 如，與襯底前表面上的預(yù)先形成的焊盤27接合、在元件或襯底表面上附著焊料、 ^用環(huán)氧的^的突出熔焊。蓋罩30可以被附接到襯底的上表面，從而形成密閉的容積31，其中如圖 10所示收容有電子器件28。蓋罩30由基于封裝的預(yù)期的特性，例如氣體的導(dǎo) 磁率、光學(xué)性能和熱膨脹率(CTE)而選擇的材料形成。，鵬過蓋罩錢和/或 接收光學(xué)信號(hào)的光電或光學(xué)MEMS設(shè)備而言，具有預(yù)期波長的光學(xué)iJg明的材 料通常是可取的。這種情況下適合用作蓋子 的材料包括，例如，諸如肖特 (Schott) BK-7 (北美肖特公司，艾姆斯佛德(Elmsford)，美國紐約)、派熱克 斯(Pyrex)(康寧(Coming)公司，康寧，美國紐約)的鵬和單晶硅。在示 例的電: ^寸裝中，蓋罩由單晶硅形成。蓋罩可以覆蓋在具有一個(gè)或多個(gè)抗反射的^它的光學(xué)的涂層的內(nèi)部的和 域外部的表面。此外，其它材料也可以被布置娜積和圖形化在蓋罩上，例如， 諸如不易揮發(fā)的吸氣齊啲吸氣劑。但是，蓋罩的光學(xué)透明度并不是必需的，也可以采用不透明的蓋罩材料和采用與襯底相同的材料。可選擇的是，蝕刻、模 壓或其它方式形成的金屬也可以充當(dāng)蓋罩。示例的用于蓋罩的金屬是鉭，它的CTE與硅的,。蓋罩具有足夠的大小，從而將襯底的上表面的需要的部分密封絲。矩形 的蓋罩頂板部分的典型的長度和寬度是，例如，大約1到50mm。如底部的襯 底，蓋罩基板可以是晶片形式，從而使同時(shí)生產(chǎn)多個(gè)蓋罩變?yōu)榭赡?。因而所?到的底部的襯底和蓋罩的晶片可以在晶片級(jí)組裝在一起，從而獲得一個(gè)完整的 晶片級(jí)制皿程。適合的蓋罩形成技術(shù)在本領(lǐng)域是已知的，在前述的公開號(hào)為 US20050111797A1的美國專利申請中對其進(jìn)行了描述。蓋罩晶片可以預(yù)先被機(jī)械加工，從而使其電連接到襯底晶片而無需在切割 之后附加機(jī)械加工。在使機(jī)械應(yīng)力和在密封操作之后生成這樣的開口的后續(xù)加 工操作的花費(fèi)最小化時(shí)，這樣使得可以在獨(dú)lzJ寸裝的去框前進(jìn)行晶體級(jí)領(lǐng)賦。這樣預(yù)先機(jī)t勑肛的蓋罩晶片可艦已知的方法形成，例如加熱豐軀法、t駭U(kuò)、 和/或噴砂法。期望得到前側(cè)和后側(cè)的電連接時(shí)，這可能是有用的。此外，蓋罩 可以由SOI晶片制成，從而更好地4歸罩的頂表面具有一個(gè)幾制的深度。這 對于通aii擇厚度4M罩用作泄漏傳，是有用的，當(dāng)在密閉容積中密封一定壓力的氦或其它氣體，或當(dāng)密封的元件高壓r:存了氦或其它氣體時(shí)，蓋罩將產(chǎn) 生一個(gè)已知的、可領(lǐng)懂的凸起。在這種情況下，蓋罩有效地艦了壓力計(jì)，其 能幫助測量密封在內(nèi)部的氣體的準(zhǔn)確的泄漏率或幫助測量封裝的性能，從而保 護(hù)氣體的壓力，諸如一段時(shí)間用在封裝的外側(cè)的氦。蓋罩的彎曲或變形用干涉計(jì)測量，如由Wyko和Zygo公司制造的干涉計(jì)?？蛇x擇的是，蓋罩的f魏區(qū)域 可以變薄，從而用作娜膜離被t頓偽另外的膜材料。對于晶片級(jí)加工，蓋罩可以被與蟲附接到元件的襯底或以晶片形式。對于 蓋罩的附接，蓋罩的焊接材料可以包括如上所述的焊接玻璃或金屬。密封蓋罩的過程可以包括在可控的環(huán)境中i^T帶有焊接的電子元件的蓋戰(zhàn)n襯底，例如，用惰性氣體，諸如氦、氬或氮或在真空中，從而除去存在的樹可水蒸汽。接著， 在蓋罩和襯底之間施加壓力，并且這部分被加熱到金屬焊料的軟熔溫度?？蛇x 擇的是，可以在達(dá)到軟熔溫度后施加壓力。有利的是在具有一定壓力的氦氣中 密封封裝，從而，當(dāng)冷卻時(shí)，被密封的區(qū)域具有顯著大于大氣壓的壓力。這樣 的技術(shù)將使得在密封后的任何時(shí)候都能檢測封裝中的密封性水平或泄漏率。就晶片級(jí)的制皿，辣說，作為復(fù)合模形成的元件封裝是去框的，例如， M切害膀相令瞎寸裝之間的襯底。圖11示出了、 KS合的線襯底可以被切割，從而4甦寸裝去框，如戶標(biāo)的虛線。如戶際的，為了艦與外部鵬的電的M性，例如，與圖14所示的柔性電路32，沿局部變薄的區(qū)域便于執(zhí)fi^刀割。如果在封 裝的i^彖想要得至捶直的表面，可以執(zhí)行另外的切割，例如，M圖12戶B的 虛線。如此去框的結(jié)果如圖13所示，其示出了去框所產(chǎn)生的封裝。在器件封裝的去框(singulation)之后，為了與外部元件的電連通，可以提 供電連接。圖14示出了為此目的的柔性電路32與導(dǎo)電的微型,的連接。柔 性電路典型的是由聚M安、LCP戯它適合的基片制成。凝性電足鮑含一 個(gè)或多個(gè)位于基片材料上或位于基片材料中金屬線路(未示出)。典型的是，柔 性電路由大于一個(gè)的層制成。因?yàn)榫植孔儽〉膮^(qū)域提供了通向?qū)Ь€通路的便捷 的路徑，柔性電路可以容易地從襯底的后表面附接到導(dǎo)電通路。柔性電路可以 用已知的技術(shù)附接到導(dǎo)電通路，諸如用例如錫基焊球莉莫式焊料錢性電路或 襯底上焊接。圖15示出了根據(jù)本發(fā)明的示例的電子器件封住底部襯底的正面視 圖，和局部變薄區(qū)域中的微型il^各的自底向上的視圖。虛線箭頭標(biāo)用作圖13 的橫截面視圖。襯底上表面的部件，如元件的蓋罩沒有顯示。五個(gè)微型ffl^各和 用于ffil 各的金屬線路可以被看至啦于局部變薄的區(qū)域中，從而提供與封裝的電 子器件的電iiM。除戰(zhàn)駄的形成電Ti寸裝的方法之外，它們的'鄉(xiāng)也可以被預(yù)見。例如， 圖16-19示出了鄉(xiāng)成的M階段的示例的電子器件封裝的f纖面視圖，其中微 型3B各被麟在電子器件的兩側(cè)或多側(cè)。圖16中，顯示了兩個(gè)微型iM各18位 于電子器件固定區(qū)域33的相X寸側(cè)。明確的是可以制作招可數(shù)量的外圍微型通路， 用雜接到襯底的上表面的金屬層和/或微電子電路，并電連接到固定娜鵬 襯底表面或蓋^面的一個(gè)或多個(gè)元件。圖17示出了固定至附底上表面8上的電子器件28。電子器件可以Mil例 如配置在器件或晶片表面上的焊料或其它本領(lǐng)域已知的附接方、 妹被附接。電 子器件可以是倒裝式地被附接，從而電連接至附底晶片的上表面上的金屬線路。 可選擇的是，它們也可以是被焊接的球或楔形線，或它們的組合。盡管示出的 是單獨(dú)的電子器件，應(yīng)該明確的是可以附接多個(gè)電子器件。此外，這樣的器件 可以形皿襯底表面上或襯底表面中，而不是如上所述的與其附接。如圖18所示，例如如上戶脫的蓋罩30被附接到在襯底上表面上的金屬密 封環(huán)29上，或如上戶，以其它方式結(jié)合到襯底上表面上。 一般來說，如上戶/M， 所有達(dá)到蓋戰(zhàn)占結(jié)和包括蓋戰(zhàn)占結(jié)的步驟都以晶片級(jí)離子鄉(xiāng)行。圖19示出了模的去框之后圖18的封裝，就晶片級(jí)加工而言。柔性電路32 在局部變薄的區(qū)域被附接到襯底4，從而M圖形化在襯底的后表面上的金屬線 路而電連接至微型3I5各18，參照圖14如上戶腿。柔性電路可以包含切掉的區(qū)域，從而如圖所示附接到封赴，或大量的柔性電路可以被附接到一^hi寸裝上?？蛇x擇的是，圖18的被封裝的元件可以被固定到電路fch。這樣，如圖 19所示的柔性電路32表示電路板材料。電路板可以包含被切掉的區(qū)域，以便容 納封裝的更厚的區(qū)域或焊球可以橋接電路板的凹進(jìn)的區(qū)域。用于封裝的電連接 的進(jìn)一微擇包括，例如，引線框、翼形弓踐和麟似物。圖20-23示出了根據(jù)本發(fā)明的另一個(gè)方面的形成的於階段的示例的電子 器件封裝。這個(gè)結(jié)構(gòu)與參照圖13和19所述的相似，具有包含凹進(jìn)的區(qū)域34的 襯底，從而得到使電子器件28附接，皿蓋罩30中或形j^蓋罩30上的間 隙，其可以是蓋罩晶片的一部分。圖20示出了具有電氣線路26和可選擇的外 部密封環(huán)29的襯底4。這樣的襯底具有辦U1的附接材料，例如，如圖21所示 的燥料36。焊料36提供了襯底上的微型通路18和線路26和蓋罩30上的電子 器件28之間的電連接。典型的是，當(dāng)兩 是在一晶片級(jí)時(shí)，S^卜部的焊料36 典型的是密封材料的環(huán)，其圍繞芯片并用來將底部和蓋罩密封在一起。這樣， 包含微型ilf各的襯底4可以具有帶膜的變薄的區(qū)域，從而確保密封是完全密封 的。這樣的結(jié)構(gòu)類似于戰(zhàn)的可測量的彎曲鄉(xiāng)的結(jié)構(gòu)。如圖22所示，底部襯 底4和蓋罩30被一起焊接到起密封作用的外部密封區(qū)域，然而，內(nèi)部的被焊接 的區(qū)域是將襯底4上的金屬線路和微型娜各連接到固定到蓋罩30上，成在蓋 罩30中跡鵬蓋罩30上的相關(guān)電氣線路和I/O的電氣連接點(diǎn)。圖23對以于 圖19，顯示了從晶片級(jí)去框之后的被封裝的元件，和被電連接到柔性電路32 或電路板。圖24示出了根據(jù)本發(fā)明的另一方面的示例的電子器件封皿部襯底的正 面視圖。在形淑寸底4的局部變薄的區(qū)域15中，襯底材料在區(qū)域的三個(gè)側(cè)面上 沒有被除去。這樣，附加的結(jié)構(gòu)硬度可以被提供給襯底。襯底上表面的部件，例如器件蓋罩、電子器件和金屬線路沒有示出。在這個(gè)示例的襯底中，四個(gè)微型通路18和用于通路的金屬線路22可以看到位于局部變薄的區(qū)域中。雖然參照本發(fā)明的具體的實(shí)施例已經(jīng)詳細(xì)地描述了本發(fā)明，但是，對本領(lǐng) 域的技術(shù)人員來說，可以在不^5(利要求的范圍內(nèi)作出各種變化和修改，以 及使用等同物。
權(quán)利要求
1. 一種電子器件的封裝，包括具有第一表面和與第一表面相對的第二表面的襯底，其中第二表面具有位于其中的局部變薄的區(qū)域；位于局部變薄的區(qū)域中的導(dǎo)電通路，其延伸穿過襯底，并到達(dá)第一表面，其中導(dǎo)電通路和局部變薄的區(qū)域中的每一個(gè)都包含傾斜的側(cè)壁，其中，導(dǎo)電通路的側(cè)壁和局部變薄的區(qū)域的側(cè)壁在同一方向傾斜；和連接到導(dǎo)電通路的電子器件。
2、 一種電子器件的封裝，包括具有第1面和與第一表面相對的第1面的襯底，其中第二表面具有位 于其中的局部變薄的區(qū)域；位于局部變薄的區(qū)域中的導(dǎo)電通路，其延伸穿過襯底，并到達(dá)第一表面； 電連接到導(dǎo)電il^各的電子器件；和至少部分布置在局部變薄的區(qū)域的柔性電路，其電連接到導(dǎo)電通路。
3、 根據(jù)權(quán)禾腰求1或2戶腿的電子器件的封裝，其中，襯底包括單晶硅。
4、 根據(jù)權(quán)利要求1-3的任意一項(xiàng)戶，的電子器件的封裝，B^^裝還包括 位于第1面上的蓋罩，用于形成密閉電子器件的封閉容積。
5、 根據(jù)權(quán)利要求4戶誠的電子器件的封裝，其中，電子器件被固定到蓋罩。
6、 根據(jù)權(quán)利要求1-5的任意一項(xiàng)戶皿的電子器件的封裝，其中電子器件被 密封在電子器件的封裝中。
7、 根據(jù)權(quán)利要求1-6的任意一項(xiàng)戶艦的電子器件的封裝，其中，局部變薄 的區(qū)±范封申到襯底的第一，。
8、 根據(jù)權(quán)利要求1-7的任意一項(xiàng)戶脫的電子器件的封裝，其中，電子器件 是光電子器件。
9、 一種晶片級(jí)電子器件的封裝，包括具有大量模的襯底，其中，每一個(gè)所 述的模包括權(quán)利要求1-8的任意一項(xiàng)戶，的電子器件的封裝。
10、 一種形成電子器件的封裝的方法，包括(a) 提供具有第一表面和與第一表面相對的第1面的襯底；(b) 從第1面使襯底的一部分變薄，形成位于第1面中的局部變薄的區(qū)域；(c) 在局部變薄的區(qū)域中蝕刻鵬，其延伸穿過襯底，其中，蝕刻以從局部變薄的表面到第1面的方向進(jìn)行；(d) 使S^各金屬化，其中，導(dǎo)電S^各和局部變薄的區(qū)域中的每一個(gè)都包括 傾斜的側(cè)壁，其中，導(dǎo)電通路的側(cè)壁和局部變薄的區(qū)域的側(cè)壁在同一個(gè)方向傾 斜；和(e) ,電子器4牛，其電連接到導(dǎo)電ffl^各。 11、 一種形成電子器件的封裝的方、法，包括(a) 提供具有第一表面和與第一表面相對的第二^面的襯底；(b) 從第1面使襯底的一部分變薄，形成位于第1面中的局部變薄的區(qū)域；(c) 在局部變薄的區(qū)域中形i^W，其延伸穿過襯底而至U達(dá)第一表面；(d) 使淑絵屬化；(e) ^f共電子器件，其電連接到導(dǎo)^M^各；和(f) ,至少部分地配置在局部變薄的區(qū)域中的柔性電路，其電連接到導(dǎo) 電鵬。
全文摘要
提供電子器件的封裝和形成它們的方法。電子器件的封裝包括固定在襯底上的電子器件、導(dǎo)電通路和襯底中局部變薄的區(qū)域。本發(fā)明提供例如在電子工業(yè)中用于容納一個(gè)或多個(gè)諸如IC、光電子的、或MEMS元件的電子器件的密封封裝的申請。
文檔編號(hào)H01L21/02GK101261977SQ200810096308
公開日2008年9月10日 申請日期2008年2月25日 優(yōu)先權(quán)日2007年2月25日
發(fā)明者D·W·舍利爾, J·J·費(fèi)希爾, J·W·蓋茨 申請人:羅門哈斯電子材料有限公司