專利名稱：覆晶封裝結(jié)構(gòu)及其封裝制程的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種芯片封裝結(jié)構(gòu)及其封裝制程，且特別是有關(guān)于一種覆 晶封裝結(jié)構(gòu)及其封裝制程。
背景技術(shù)：
在半導(dǎo)體產(chǎn)業(yè)中，集成電路(integrated circuits, IC)的生產(chǎn)主要可分為三 個階段集成電路的設(shè)計(jì)(IC design)、集成電路的制作(IC process)以及集 成電路的封裝(IC package)。在集成電路的制作中，芯片(chip)是經(jīng)由晶圓
(wafer)制作、形成集成電路以及切割晶圓(wafer sawing)等步驟而完成。 在晶圓的集成電路制作完成之后，由晶圓切割所形成的芯片可通過其上的焊墊 (pad)而電性連接于一承載器。承載器例如為一導(dǎo)線架(leadframe)或一電路板， 而芯片可以打線接合(wire bonding)或覆晶接合(flip chip bonding)的方式電 性連接至承載器上。在進(jìn)行上述的電性連接之前，須先利用封裝機(jī)臺來進(jìn)行芯 片與承載器的對位。
圖1A是現(xiàn)有一種芯片封裝結(jié)構(gòu)的剖面示意圖。請參照圖1A，芯片封裝結(jié) 構(gòu)IOO是一種接腳在芯片上(lead on chip, LOC)的芯片封裝結(jié)構(gòu)，其包括一芯 片110、 一導(dǎo)線架120以及一封裝膠體140。其中，芯片IIO包括多個焊墊112， 導(dǎo)線架120具有多個內(nèi)接腳122，且焊墊112與內(nèi)接腳122電性連接。封裝膠 體140則將芯片110、焊墊112以及內(nèi)接腳122包覆于其內(nèi)。在進(jìn)行芯片110 與導(dǎo)線架120的電性連接之前，LOC封裝機(jī)臺的傳感器會通過內(nèi)接腳122之間 的間隙，以判斷焊墊112與內(nèi)接腳122是否已經(jīng)對位，再調(diào)整芯片110的位置， 以使焊墊U2與內(nèi)接腳122對位。
圖1B是現(xiàn)有另一種芯片封裝結(jié)構(gòu)的剖面示意圖。請參照圖1B，芯片封裝 結(jié)構(gòu)200是一種利用導(dǎo)線接合(wire bonding)使芯片與承載器接合的芯片封裝結(jié) 構(gòu)，其包括一芯片210、 一承載器220、粘著層230以及一封裝膠體240。其中，芯片210具有多個焊墊212以及保護(hù)層214，其中，保護(hù)層214曝露出焊墊212， 使得芯片210可通過焊墊212而與外界電路電性連接。承載器220例如是印刷 電路基板或軟性電路基板，其通過粘著層230與芯片210接合。此外，承載器 220具有多個接點(diǎn)224，承載器220通過接點(diǎn)224以及連接于接點(diǎn)224與焊墊 212之間的焊線226與芯片210電性連接。封裝膠體240則將芯片210以及焊 線226包覆于其內(nèi)，以穩(wěn)固承載器220以及芯片210之間的電性關(guān)系。值得一 提的是，為了要使用LOC封裝機(jī)臺來進(jìn)行承載器220與芯片210的對位，承 載器220具有多個開口 222，因此，LOC封裝機(jī)臺的傳感器可以通過開口 222 而檢測到焊墊212的位置，以進(jìn)行芯片210與承載器220的對位。
然而，隨著芯片封裝技術(shù)的日新月異，封裝機(jī)臺的汰換率也隨的升高，舉 例來說，上述的LOC封裝機(jī)臺無法用于覆晶(flip chip)封裝制程中芯片與承載 器的對位，也就是需要額外添購適用于覆晶封裝結(jié)構(gòu)的封裝機(jī)臺。如此一來， 不但不符合經(jīng)濟(jì)效益，且封裝機(jī)臺的汰舊換新會造成芯片封裝的成本大幅上 升。

發(fā)明內(nèi)容
本發(fā)明提供一種覆晶封裝制程，以降低封裝機(jī)臺的汰換率。 本發(fā)明另提供一種覆晶封裝結(jié)構(gòu)，適于使用LOC封裝機(jī)臺來進(jìn)行芯片與 線路基材的對位。
本發(fā)明提出一種覆晶封裝制程，包括先提供一線路基材，其具有一第一表 面、 一第二表面以及多個位于第一表面上的接腳，其中接腳的位置能夠從線路 基材的第 二表面被辨識。接著，于線路基材的第一表面上形成一粘著層以及提 供一芯片，芯片具有多個凸塊。而后，通過粘著層使芯片粘著于線路基材的第 一表面上，并使凸塊與接腳電性連接。
在本發(fā)明的一實(shí)施例中，上述的線路基材包括具有一透明區(qū)域的一線路基 材或具有一透明區(qū)域的一線路薄膜，其中透明區(qū)域使接腳的位置能夠從線路基 材的第二表面被辨識。
在本發(fā)明的一實(shí)施例中，上述的粘著層覆蓋住接腳，而凸塊穿過粘著層與 接腳電性連接。在本發(fā)明的一實(shí)施例中，上述在形成粘著層之前，還包括于各接腳上分別 形成一焊料。
在本發(fā)明的一實(shí)施例中，上述的粘著層的形成方法包括于線路基材的第一 表面上形成一具有兩階熱固性的膠材，以形成粘著層。
本發(fā)明提出一種覆晶封裝結(jié)構(gòu)，包括一線路基材、 一粘著層以及一芯片。 其中線路基材具有一第一表面、 一第二表面以及多個位于第一表面上的接腳， 其中接腳的位置能夠從線路基材的第二表面被辨識。粘著層配置于線路基材的 第一表面上。芯片具有多個凸塊，其中芯片通過粘著層粘著于線路基材的第一 表面上，且凸塊與接腳電性連接。
在本發(fā)明的一實(shí)施例中，上述的線路基材包括具有一透明區(qū)域的一線路基 材或具有一透明區(qū)域的一線路薄膜，其中透明區(qū)域使接腳的位置能夠從線路基
材的第二表面被辨識。
在本發(fā)明的一實(shí)施例中，上述的粘著層覆蓋住接腳，而凸塊穿過粘著層與 接腳電性連接。
在本發(fā)明的一實(shí)施例中，上述的覆晶封裝結(jié)構(gòu)還包括一焊料，配置于各接 腳上。
在本發(fā)明的一實(shí)施例中，上述的粘著層包括一具有兩階熱固性的膠材。 依照本發(fā)明的實(shí)施例所述，在封裝機(jī)臺中進(jìn)行線路基材以及芯片的覆晶接 合時，封裝機(jī)臺的傳感器不會受到線路基材的影響而無法辨識接腳與凸塊的位
置，故可沿用舊有的LOC封裝機(jī)臺來完成覆晶封裝制程中接腳與凸塊的對位， 以避免現(xiàn)有更換機(jī)臺的不符合經(jīng)濟(jì)效益以及造成芯片封裝的生產(chǎn)成本大幅上 升的問題。


為讓本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能更明顯易懂，以下結(jié)合附圖對本發(fā) 明的具體實(shí)施方式
作詳細(xì)說明，其中
圖1A是現(xiàn)有一種芯片封裝結(jié)構(gòu)的剖面示意圖。 圖1B是現(xiàn)有另一種芯片封裝結(jié)構(gòu)的剖面示意圖。 圖2是依照本發(fā)明實(shí)施例的覆晶封裝制程的流程圖。圖3A至圖3E是依照本發(fā)明實(shí)施例的覆晶封裝制程的流程剖面示意圖。
圖4A與圖4B分別是依照本發(fā)明實(shí)施例的另一種覆晶封裝結(jié)構(gòu)。
主要元件符號說明
100、 200:芯片封裝結(jié)構(gòu)
110、 210:芯片
112、 212:焊墊
120:導(dǎo)線架 122:內(nèi)接腳
140、 240:封裝膠體 214:保護(hù)層 220:承載器 222:開口 224:接點(diǎn) 226:焊線
230:粘著層
S200 S206:步驟
300:線路基材
300a:第一表面 300b:第二表面
302:接腳 304:焊料 306:粘著層 310:芯片 312:焊墊 314:凸塊
320、 320a、 320b:覆晶封裝結(jié)構(gòu) 322:封裝膠體 324:焊球 400:軟性基板400a:第一表面 400b:第二表面 400c:開口 402、 402a:線路層 404:焯球
具體實(shí)施例方式
圖2是依照本發(fā)明實(shí)施例覆晶封裝制程的流程圖。圖3A至圖3E是依照本 發(fā)明實(shí)施例的覆晶封裝制程的流程剖面示意圖。
請同時參照圖2與圖3A，首先，進(jìn)行步驟S200，提供一線路基材300， 其具有第一表面300a、第二表面300b以及多個位于第一表面300a上的接腳 302，且接腳302的位置能夠從線路基材300的第二表面300b被辨識。于本實(shí) 施例中，線路基材300例如是一透明線路基材或一透明線路薄膜，也就是說， 線路基材300包括透明材料層(未繪示)以及位于第一表面300a上的線路層(未繪 示)，其中透明材料層的材質(zhì)可以是實(shí)質(zhì)上為透明的玻璃或塑膠，透明材料層也 可以是在特定波長的光線下，具有不同于接腳的材質(zhì)的光透率的材質(zhì)，再者， 上述的透明線路基材例如是具有可彎曲的特性，而透明線路薄膜例如是具有可 折迭、可巻繞等特性。在另一實(shí)施例中，線路基材包括具有一透明區(qū)域的一線 路基材或具有一透明區(qū)域的一線路薄膜，換句話說，線路基材包括透明區(qū)域與 不透明區(qū)域，通過透明區(qū)域，封裝機(jī)臺的傳感器可從第二表面辨識出接腳的位 置。此外，在又一實(shí)施例中，線路基材可以是半透明的材質(zhì)。
接著，于本實(shí)施例中，覆晶封裝制程還包括于各接腳302上分別形成一焊 料304。焊料304例如為焊錫。
請同時參照圖2與圖3B，而后，進(jìn)行步驟S202，于線路基材300的第一 表面300a上形成一粘著層306。于本實(shí)施例中，粘著層306的形成方法包括先 以印刷(printing)或點(diǎn)膠(dispensing)的方式于線路基材300的第一表面300a上形 成一具有兩階熱固性的膠材。值得一提的是，上述的具有兩階熱固性的膠材包 括聚酰亞胺、聚喹啉(polyquinolin)、苯并環(huán)丁烯或其他類似的化合物，其具 有兩階段的熱固化特性。請同時參照圖2與圖3C，接著，進(jìn)行步驟S204，提供芯片310，其中芯 片310具有多個凸塊314。這些凸塊314例如是結(jié)線凸塊(stud bump)，其材質(zhì) 例如是金或銅等導(dǎo)電性佳的金屬材質(zhì)，以通過焊墊312與芯片310電性連接。
請同時參照圖2與圖3D，而后，進(jìn)行步驟S206，通過粘著層306使芯片 310粘著于線路基材300的第一表面300a上，并使凸塊314與接腳302電性連 接。在進(jìn)行芯片310與線路基材300的粘著前，須先進(jìn)行凸塊314與接腳302 的對位。于本實(shí)施例中，凸塊314與接腳302的對位是在LOC封裝機(jī)臺中進(jìn) 行的，LOC封裝機(jī)臺的傳感器可通過線路基材300的第二表面300b辨識出凸 塊314與接腳302的位置，以判斷凸塊314與接腳302是否已經(jīng)對位。之后， 再調(diào)整芯片310的位置，以使凸塊314與接腳302對位。然后，對線路基材300 進(jìn)行加熱的動作，以使粘著層306具有粘性，并使得芯片310能粘著于線路基 材300的第一表面300a上。此外，加熱的動作也可以使焊料304焊接于凸塊 314，使得凸塊314與接腳302電性連接。值得一提的是，于本實(shí)施例中，粘 著層306覆蓋住接腳302，因此，凸塊314必須穿過粘著層306才能與接腳302 電性連接，而結(jié)線凸塊的形狀則有利于上述動作的進(jìn)行，故結(jié)線凸塊能使芯片 310與線路基材300之間的電性連接關(guān)系穩(wěn)固。再者，在上述的覆晶封裝制程 中，由于封裝機(jī)臺的傳感器可以從線路基材的表面判斷出接腳與凸塊是否對 位，故可使用LOC封裝機(jī)臺來進(jìn)行線路基材以及芯片的覆晶接合，如此一來， 本實(shí)施例便不需要額外添購適用于覆晶封裝制程的封裝機(jī)臺，故能避免現(xiàn)有更 換機(jī)臺的不符合經(jīng)濟(jì)效益以及造成芯片封裝的生產(chǎn)成本大幅上升的問題。
在凸塊314與接腳302電性連接后，覆晶封裝制程已大致完成，因此，覆 晶封裝結(jié)構(gòu)320具有一線路基材300、 一粘著層306以及通過粘著層306而粘 著于線路基材300的第一表面300a上的一芯片310。其中，線路基材300具有 一第一表面300a、 一第二表面300b以及多個位于第一表面300a上的接腳302， 接腳302的位置能夠從線路基材300的第二表面300b被辨識。粘著層306配 置于線路基材300的第一表面300a上。芯片310具有多個凸塊314，且凸塊314 與接腳302電性連接。
圖4A與圖4B分別是依照本發(fā)明實(shí)施例的另一種覆晶封裝結(jié)構(gòu)。請先參照 圖4A，此覆晶封裝結(jié)構(gòu)320a與如圖3D所繪示的覆晶封裝結(jié)構(gòu)320類似，相同的構(gòu)件以相同的標(biāo)號表示，在此不予以重述。覆晶封裝結(jié)構(gòu)320a包括軟性基 板400，軟性基板400具有第一表面400a、第二表面400b、開口 400c、位于第 一表面400a上的線路層402以及多個填滿于開口 400c中的焊球404。其中， 線路層402的位置能夠從軟性基板400的第二表面400b被辨識，線路層402 與凸塊314電性連接，且線路層402與焊球404電性連接。換句話說，外界電 路可以通過焊球404、線路層402以及凸塊314而與芯片310電性連接。此外， 在本實(shí)施例中，由于軟性基板400具有良好的可彎曲、可折迭、可巻繞等性質(zhì)， 故增加了覆晶封裝結(jié)構(gòu)320a在空間上的使用彈性。接著，請參照圖4B，此覆 晶封裝結(jié)構(gòu)320b與如圖4A所繪示的覆晶封裝結(jié)構(gòu)320a類似，相同的構(gòu)件以 相同的標(biāo)號表示，在此不予以重述。在本實(shí)施例中，線路層402a可以是重配置 線路層(re-distribution layer, RDL)。線路層402a的位置能夠從軟性基板400的 第二表面400b被辨識，線路層402a與凸塊314電性連接，且線路層402a與焊 球404電性連接。值得注意的是，焊球404與凸塊314之間可以具有水平位移， 換句話說，具有重配置特性的線路層402a使得芯片310上對外電性連接的線路 布局的彈性較大。
請參照圖3E，為了使覆晶封裝結(jié)構(gòu)320不容易受到外界的濕氣、熱量及噪 聲等影響而損壞，以及為了使芯片310與線路基材300之間的電性連接關(guān)系穩(wěn) 固，覆晶封裝制程還包括形成一封裝膠體322，以包覆芯片310、粘著層306 以及部分線路基材300。在本實(shí)施例中，封裝膠體322例如是用模造法、點(diǎn)膠 法或其他類似方法形成的。值得一提的是，在形成封裝膠體322之前，粘著層 306可能仍為部分固化，那么，粘著層306將會在形成封裝膠體322的期間被 完全固化，以使凸塊314與接腳302間的電性連接關(guān)系更為穩(wěn)固。
此外，為了使覆晶封裝結(jié)構(gòu)320可以與外界電路(例如軟性電路板或電路薄 膜)連接，覆晶封裝制程可包括于線路基材300的第二表面300b上形成多個焊 球324，其中焊球324與接腳302電性連接。換句話說，外界電路可以通過焊 球324、接腳302以及凸塊314而與芯片310電性連接。
綜上所述，于上述實(shí)施例中，當(dāng)線路基材與芯片于封裝機(jī)臺中進(jìn)行覆晶接 合時，封裝機(jī)臺的傳感器可由線路基材的第二表面辨識出接腳與凸塊的位置， 故可使用舊有的LOC封裝機(jī)臺來進(jìn)行接腳與凸塊的對位。如此一來，不需要額外添購適用于現(xiàn)有覆晶封裝制程的封裝機(jī)臺，能避免現(xiàn)有更換機(jī)臺的不符合 經(jīng)濟(jì)效益以及造成芯片封裝的生產(chǎn)成本大幅上升的問題。
雖然本發(fā)明已以較佳實(shí)施例揭示如上，然其并非用以限定本發(fā)明，任何本 領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可作些許的修改和完善， 因此本發(fā)明的保護(hù)范圍當(dāng)以權(quán)利要求書所界定的為準(zhǔn)。
權(quán)利要求
1.一種覆晶封裝制程，包括提供一線路基材，具有一第一表面、一第二表面以及多個位于該第一表面上的接腳，其中該些接腳的位置能夠從該線路基材的該第二表面被辨識；于該線路基材的該第一表面上形成一粘著層；提供一芯片，該芯片具有多個凸塊；以及通過該粘著層使該芯片粘著于該線路基材的該第一表面上，并使該些凸塊與該些接腳電性連接。
2. 如權(quán)利要求1所述的覆晶封裝制程，其特征在于，該線路基材包括具有一透明區(qū)域的一線路基材或具有一透明區(qū)域的一線路薄膜，其中該透明區(qū)域使該些接腳的位置能夠從該線路基材的該第二表面被辨識。
3. 如權(quán)利要求1所述的覆晶封裝制程，其特征在于，該粘著層覆蓋住該些接腳，而該些凸塊穿過該粘著層與該些接腳電性連接。
4. 如權(quán)利要求3所述的覆晶封裝制程，其特征在于，在形成該粘著層之前，還包括于各該接腳上分別形成一焊料。
5. 如權(quán)利要求1所述的覆晶封裝制程，其特征在于，該粘著層的形成方法包括于該線路基材的該第一表面上形成一具有兩階熱固性的膠材，以形成該粘著層。
6. —種覆晶封裝結(jié)構(gòu)，包括一線路基材，具有一第一表面、 一第二表面以及多個位于該第一表面上的接腳，其中該些接腳的位置能夠從該線路基材的該第二表面被辨識；一粘著層，配置于該線路基材的該第一表面上；以及一芯片，具有多個凸塊，其中該芯片通過該粘著層粘著于該線路基材的該第一表面上，且該些凸塊與該些接腳電性連接。
7. 如權(quán)利要求6所述的覆晶封裝結(jié)構(gòu)，其特征在于，該線路基材包括具有一透明區(qū)域的一線路基材或具有一透明區(qū)域的一線路薄膜，其中該透明區(qū)域使該些接腳的位置能夠從該線路基材的該第二表面被辨識。
8. 如權(quán)利要求6所述的覆晶封裝結(jié)構(gòu)，其特征在于，該粘著層覆蓋住該些接腳，而該些凸塊穿過該粘著層與該些接腳電性連接。
9. 如權(quán)利要求8所述的覆晶封裝結(jié)構(gòu)，其特征在于，還包括一焊料，配置于各該接腳上。
10. 如權(quán)利要求6所述的覆晶封裝結(jié)構(gòu)，其特征在于，該粘著層包括一具有兩階熱固性的膠材。
全文摘要
本發(fā)明提出一種覆晶封裝結(jié)構(gòu)，包括一線路基材、一粘著層以及一芯片。線路基材具有一第一表面、一第二表面以及多個位于第一表面上的接腳，接腳的位置能夠從線路基材的第二表面被辨識。粘著層配置于線路基材的第一表面上。芯片具有多個凸塊，其中芯片通過粘著層粘著于線路基材的第一表面上，且凸塊與接腳電性連接。本發(fā)明還提出上述覆晶封裝結(jié)構(gòu)的制程。
文檔編號H01L23/498GK101552215SQ20081009210
公開日2009年10月7日 申請日期2008年4月1日 優(yōu)先權(quán)日2008年4月1日
發(fā)明者周世文, 林俊宏, 黃國梁 申請人:南茂科技股份有限公司