專利名稱：四方扁平無引腳型態(tài)封裝結(jié)構(gòu)以及導線架的制作方法
技術(shù)領域：
本發(fā)明是有關(guān)于一種芯片封裝結(jié)構(gòu)，且特別是有關(guān)于一種四方扁平無引腳
型態(tài)封裝(quad flat non-leaded package, QFN package)結(jié)構(gòu)以及導線架。
背景技術(shù)：
在半導體產(chǎn)業(yè)中，集成電路(integmted circuits, IC)的生產(chǎn)主要可分為三個階段集成電路的設計(IC design)、集成電路的制作(IC process)及集成電路的封裝(IC package)。
在集成電路的封裝中，裸芯片是先經(jīng)由晶圓(wafer)制作、電路設計、掩模制作以及切割晶圓等步驟而完成，而每一顆由晶圓切割所形成的裸芯片，經(jīng)由裸芯片上的焊墊(bonding pad)與封裝基材(substrate)電性連接，再以封裝膠體(molding compound)將裸芯片加以包覆，以構(gòu)成 一 芯片封裝(chip package)結(jié)構(gòu)。封裝的目的在于，防止裸芯片受到外界溫度、濕氣的影響以及雜塵污染，并提供裸芯片與外部電路之間電性連接的媒介。
請參考圖1A，其繪示現(xiàn)有的一種四方扁平無引腳(quad flat non-leaded，QFN)型態(tài)的封裝結(jié)構(gòu)(以下簡稱QFN封裝結(jié)構(gòu))的剖面示意圖?，F(xiàn)有QFN封裝結(jié)構(gòu)IOO包括一芯片110、 一芯片座(die pad)122、多個引腳(lead)124、多個焊線(bonding wire) 130與一封裝膠體(molding compound) 140。其中，每一個引腳124具有上表面123a與對應的一下表面123b，而這些引腳124環(huán)繞芯片座122配置。芯片110配置于芯片座122上，且芯片110可借由這些焊線130的其中的一而電性連接至這些引腳124的其中的一。另外，封裝膠體140包覆芯片110、這些焊線130、芯片座122與各個引腳124的一部分。
而且，如圖1B與圖1C所示，其分別繪示圖1的QFN封裝結(jié)構(gòu)的底視圖與立體圖?，F(xiàn)有QFN封裝結(jié)構(gòu)100的引腳124的下表面123b暴露于封裝膠體140之外，且引腳124切齊于封裝膠體140的四邊的側(cè)緣(如圖1B的虛線所圍
3區(qū)域150所示)，以作為芯片封裝結(jié)構(gòu)對外的接點。
然而，目前的芯片封裝結(jié)構(gòu)的引腳是切齊于封裝膠體的四方，因此在后續(xù)
的上板制程中，焊料(solder paste)與芯片封裝結(jié)構(gòu)接觸的面積僅包含芯片封裝結(jié)構(gòu)的底部面積，其會使得上板制程的可靠度受限而無法提升。而且，此種芯片封裝結(jié)構(gòu)也容易造成切割刀具的使用壽命降低。由上述可知，現(xiàn)有芯片封裝結(jié)構(gòu)實有進一步改進的必要性。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明的目的就是在提供一種四方扁平無引腳型態(tài)封裝結(jié)構(gòu)，能夠提升后續(xù)的上板制程的可靠度，且可避免切割刀具的受損以及提高其使用壽命。
基于上述目的，本發(fā)明提出一種四方扁平無引腳型態(tài)封裝結(jié)構(gòu)，包括芯片座、多個引腳、芯片以及封裝膠體。其中，芯片座具有一頂面以及相對應的一底面，而多個引腳環(huán)繞芯片座配置，且每一個引腳的末端外緣具有一凹部。芯片配置在芯片座的頂面上，且與這些引腳電性連接。另外，封裝膠體包覆芯片、部分的這些引腳與芯片座，且封裝膠體填充于相鄰的引腳之間。
依照本發(fā)明的實施例所述的四方扁平無引腳型態(tài)封裝結(jié)構(gòu)，上述的封裝膠體還包括配置于這些引腳的凹部。
依照本發(fā)明的實施例所述的四方扁平無引腳型態(tài)封裝結(jié)構(gòu)，上述的每一個引腳的凹部為圓弧形凹部。
依照本發(fā)明的實施例所述的四方扁平無引腳型態(tài)封裝結(jié)構(gòu)，上述的芯片座的底面具有一多層階梯狀的第一開口及/或鄰近芯片座的至少一引腳的一端具有一多層階梯狀的第二開口。
依照本發(fā)明的實施例所述的四方扁平無引腳型態(tài)封裝結(jié)構(gòu)，可進一步包括一粘著層，其配置在芯片與芯片座之間。其中，粘著層的材料例如是銀膠。
依照本發(fā)明的實施例所述的四方扁平無引腳型態(tài)封裝結(jié)構(gòu)，可進一步包括多條焊線，其分別連接芯片與引腳的一端。其中，封裝膠體的材質(zhì)為高分子。
本發(fā)明另提出一種導線架，其包括芯片座、多個引腳、多條切割道。這些引腳環(huán)繞在芯片座的周圍，每一條切割道連接部分的引腳。其中，每一個引腳與每一條切割道交接處具有貫孔。
由于本發(fā)明的引腳的末端外緣具有凹部的特殊設計，因此可提升后續(xù)的上 板制程的可靠度，且可避免切割刀具的受損以及提高其使用壽命。另外，在芯 片座的底面及/或鄰近芯片座的至少一引腳的一端還可具有多層階梯狀的開口， 其可增加與封裝膠體接觸的面積，進而可避免因水氣或污染物的侵入，或是封 裝膠體破裂而影響封裝結(jié)構(gòu)的可靠度。


為讓本發(fā)明的上述目的、特征和優(yōu)點能更明顯易懂，以下結(jié)合附圖對本發(fā) 明的具體實施方式
作詳細說明，其中
圖1A所繪示為現(xiàn)有的一種四方扁平無引腳型態(tài)的封裝結(jié)構(gòu)的剖面示意圖。
圖1B所繪示為圖1的四方扁平無引腳型態(tài)封裝結(jié)構(gòu)的底視圖。
圖1C所繪示為圖1的四方扁平無引腳型態(tài)封裝結(jié)構(gòu)的立體圖。 圖2A為依照本發(fā)明的一實施例所繪示的四方扁平無引腳型態(tài)封裝結(jié)構(gòu)的 剖面示意圖。
圖2B為繪示圖2A的四方扁平無引腳型態(tài)封裝結(jié)構(gòu)的底視圖。 圖2C為圖2A的部分放大的放大上視平面圖。
圖3為依照本發(fā)明的另一實施例所繪示的四方扁平無引腳型態(tài)封裝結(jié)構(gòu)的 底視圖。
圖4A、圖4B與圖4C所繪示為本發(fā)明的芯片座與引腳的剖面示意圖。 圖5所繪示為本發(fā)明的芯片座與引腳未切割前的示意圖。
主要元件符號說明 100: QFN封裝結(jié)構(gòu) 110、 206:芯片 122、 202:芯片座 123a:上表面 123b:下表面124、 204:引腳
130:焊線
140、 208:封裝膠體 150、 250:虛線所圍區(qū)域 201a:頂面 201b:底面
205:凹部 210:焊墊 212:粘著層 214:焊線
222、 224:開口 502:貫孔
具體實施例方式
以下將列舉多個封裝結(jié)構(gòu)以進一步說明本發(fā)明，但這些例子并非用以限定 本發(fā)明的范圍。
圖2A為依照本發(fā)明的一實施例所繪示的四方扁平無引腳型態(tài)封裝結(jié)構(gòu)的 剖面示意圖。圖2B為繪示圖2A的底視圖。
請參考圖2A與圖2B，本實施例的封裝結(jié)構(gòu)包括芯片座202、多個引腳204、 芯片206以及封裝膠體208。其中，芯片座202具有一頂面201a以及對應的一 底面201b，而這些引腳204環(huán)繞在此芯片座202的周圍進行配置。芯片座202 與這些引腳204的材料例如是銅、銅合金、鎳鐵合金等金屬材料。
在芯片206上可配置有多個焊墊210(bonding pad)，而芯片206是配置在 芯片座202的頂面201a。在一實施例中，在芯片206與芯片座202之間可配置 有一粘著層212，而芯片206可借由此粘著層212而貼附在芯片座202上。此 粘著層212的材料例如是銀膠(siWerpaste)。另外，本實施例的封裝結(jié)構(gòu)還可包 括多條焊線214。每一條焊線214為連接芯片206的焊墊210與這些引腳204 的一端，以使芯片206電性連接這些引腳204的其中之一。焊線214的材質(zhì)例 如是金或其他合適的導電材料。
6另外，封裝膠體208則是包覆芯片206、部分的引腳204與芯片座202， 并暴露出芯片座202的底面201b以及引腳204的下表面。封裝膠體208的材 質(zhì)為環(huán)氧樹脂或其他合適的高分子材料。
特別要注意的是，本實施例的引腳204的末端外緣具有一凹部205，其如 圖2B的虛線所圍的區(qū)域250所示。凹部205可例如是利用沖壓(punch)方式所 形成。另外，引腳204的凹部205可例如是圓弧狀凹部，當然，本發(fā)明不限定 凹部205的尺寸及形狀，因此任何些微的變化均可視為未脫離本發(fā)明所涵蓋的 范圍。而且，請參考圖2C，其為圖2A的部分放大250的放大上視平面圖。如 圖2C所示，封裝膠體208可填充于相鄰的引腳204之間。
因此，相較于現(xiàn)有的封裝結(jié)構(gòu)，在后續(xù)的上板制程中，焊料(solder paste) 與封裝結(jié)構(gòu)接觸的面積除了封裝結(jié)構(gòu)的底部面積外，還可包括本實施例的引腳 的側(cè)邊面積。如此一來，于回焊(reflow)步驟時，焊料會因虹吸現(xiàn)象而流至引腳 的側(cè)邊，以提升后續(xù)的上板制程的可靠度。
在另一實施例中，如圖3所示，在引腳204的凹部205可進一步配置有封 裝膠體208。因此，本實施例的封裝結(jié)構(gòu)的特殊設計，有助于避免切割刀具的 受損以及提高其使用壽命。
在又一實施例中，請參照圖4A、圖4B與圖4C，其繪示本發(fā)明的芯片座 與引腳的剖面示意圖。為了便于說明，圖式中僅繪示出芯片座、引腳與封裝膠 體，而省略繪示出其他構(gòu)件，且以圖l來做進一步說明。
如圖4A所示，在芯片座202的底面201b可具有一開口 222，此開口222 為多層階梯狀的開口，亦即是指開口 222為兩層或兩層以上的階梯狀開口。承 上述，相較于現(xiàn)有的封裝結(jié)構(gòu)，這樣的設計可進一步增加與封裝膠體接觸的面 積。換句話說，其可使水氣或污染物進入到封裝結(jié)構(gòu)內(nèi)部的元件區(qū)域的路徑增 加，或是使封裝膠體的破裂路徑增加，如此可避免因水氣或污染物的侵入，或 是封裝膠體破裂而影響封裝結(jié)構(gòu)的可靠度。另外，如圖4B所示，在鄰近芯片 座202的至少一引腳204的一端亦可具有一開口 224，開口 224亦為多層階梯 狀的開口。如圖4C所示，在芯片座202的底面201b與鄰近芯片座202的至少 一引腳204的一與尺寸做限制。
接下來，為了使本領域具有通常知識者能具體實施本發(fā)明，特以多個實施 例具體詳細說明本發(fā)明的具有凹部的引腳的制作方法。
以圖2A的結(jié)構(gòu)為例，其制造方法為在完成現(xiàn)有的封膠制程之后，接著
利用沖壓(punch)方式去除引腳204末端的一部份，以形成凹部205。其中，現(xiàn) 有的封膠制程為本領域具有通常知識者所熟知，故于此不再贅述。
另外，以圖3的結(jié)構(gòu)為例，其制造方法為對導線架501的金屬材料層進 行圖案化制程，以形成芯片座202、引腳204與切割道503，其中每一條切割 道503連接部分的引腳204。接著，利用蝕刻或沖壓等步驟，于引腳204及切 割道503中形成一貫孔502(如圖5所示)。然后，依序進行粘晶、打線、封膠、 切割等步驟，即可形成圖3的結(jié)構(gòu)。其中，上述的粘晶、打線、封膠等步驟為 本領域具有通常知識者所熟知，故于此不再贅述。
綜上所述，本發(fā)明借由引腳的末端外緣具有凹部的特殊設計，可提升后續(xù) 的上板制程的可靠度，且因為切割時，切割道所存在的金屬部分大為減少，因 此可避免切割刀具的受損以及提高其使用壽命。另外，本發(fā)明的芯片座的底面 及/或鄰近芯片座的至少一引腳的一端具有多層階梯狀的開口，其可增加與封裝 膠體接觸的面積，以避免因水氣或污染物的侵入，或是封裝膠體破裂而影響封 裝結(jié)構(gòu)的可靠度。
雖然本發(fā)明已以較佳實施例揭示如上，然其并非用以限定本發(fā)明，任何本 領域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作些許的修改和完善， 因此本發(fā)明的保護范圍當以權(quán)利要求書所界定的為準。
權(quán)利要求
1.一種四方扁平無引腳型態(tài)封裝結(jié)構(gòu)，包括一芯片座，具有一頂面以及相對應的一底面；多個引腳，環(huán)繞該芯片座配置，其中每一該些引腳的末端外緣具有一凹部；一芯片，配置在該芯片座的該頂面上，且與該些引腳電性連接；以及一封裝膠體，包覆該芯片、部分該些引腳與該芯片座，且該封裝膠體填充于相鄰的該些引腳之間。
2. 如權(quán)利要求1所述的四方扁平無引腳型態(tài)封裝結(jié)構(gòu)，其特征在于，該封裝膠體還包括配置于該些引腳的凹部。
3. 如權(quán)利要求1所述的四方扁平無引腳型態(tài)封裝結(jié)構(gòu)，其特征在于，每一該些引腳的該凹部為圓弧形凹部。
4. 如權(quán)利要求1所述的四方扁平無引腳型態(tài)封裝結(jié)構(gòu)，其特征在于，該芯片座的該底面具有一多層階梯狀的第一開口及/或鄰近該芯片座的至少一該些引腳的一端具有一多層階梯狀的第二開口。
5. 如權(quán)利要求1所述的四方扁平無引腳型態(tài)封裝結(jié)構(gòu)，其特征在于還包括一粘著層，配置在該芯片與該芯片座之間。
6. 如權(quán)利要求5所述的四方扁平無引腳型態(tài)封裝結(jié)構(gòu)，其特征在于，該粘著層包括銀膠。
7. 如權(quán)利要求1所述的四方扁平無引腳型態(tài)封裝結(jié)構(gòu)，其特征在于還包括多條焊線，分別連接該芯片與該些引腳的一端。
8. 如權(quán)利要求1所述的四方扁平無引腳型態(tài)封裝結(jié)構(gòu)，其特征在于，該封裝膠體的材質(zhì)為高分子。
9. 一種導線架，包括一芯片座；多個引腳，環(huán)繞在該芯片座的周圍；以及多條切割道，每一該些切割道連接部分的該些引腳，其中每一該些引腳與每一該些切割道交接處具有貫孔。
全文摘要
本發(fā)明揭示一種四方扁平無引腳型態(tài)封裝結(jié)構(gòu)，包括芯片座、多個引腳、芯片以及封裝膠體。其中，芯片座具有一頂面以及相對應的一底面，而多個引腳環(huán)繞芯片座配置，且每一個引腳的末端外緣具有一凹部。芯片配置在芯片座的頂面上，且與這些引腳電性連接。另外，封裝膠體包覆芯片、部分的這些引腳與芯片座，且封裝膠體填充于相鄰的引腳之間。
文檔編號H01L23/495GK101527293SQ200810083289
公開日2009年9月9日 申請日期2008年3月3日 優(yōu)先權(quán)日2008年3月3日
發(fā)明者吳政庭 申請人:南茂科技股份有限公司