專利名稱：堆棧式半導體封裝結構的制作方法
技術領域：
本發(fā)明是關于一種堆棧式半導體封裝結構，詳言之，是關于一種具有 不同粗細的導線的堆棧式半導體封裝結構。
背景技術：
參考

圖1，顯示習知堆棧式半導體封裝結構的俯視示意圖，其中省略了封膠材料。參考圖2，顯示習知堆棧式半導體封裝結構的剖視示意圖。 該堆棧式半導體封裝結構1包括一基板11、 一第一晶粒12、 一第二晶粒 13、數(shù)條第一導線14、數(shù)條第二導線15及一封膠材料16。該基板11的上表面具有數(shù)個手指111、一接地區(qū)112及一電源區(qū)113。 所述手指111、該接地區(qū)112及該電源區(qū)113是環(huán)繞該第一晶粒12及該 第二晶粒13。該第一晶粒12的下表面是利用一教膠17黏附于該基板11 的上表面。該第一晶粒12的上表面具有數(shù)個第一焊墊121。所述第一導線 14是電氣連接所述第一焊墊121至該接地區(qū)112或該電源區(qū)113。該第二晶粒13的下表面是利用一黏膠18黏附于該第一晶粒12的上 表面。該第二晶粒13的上表面具有數(shù)個第二焊墊131。所述第二導線15 是電氣連接所述第二焊墊131至所述手指111、該接地區(qū)112或該電源區(qū) 113。該封膠材料16是包覆該基板11的上表面、該第一晶粒12、該第二 晶粒13、所述第一導線14及所述第二導線15。該習知半導體封裝結構1的缺點為，所述第一導線14及所述第二導 線15的外徑皆相同，而導致導線材料的浪費，尤其現(xiàn)今所述導線的材質(zhì)多 為金，其會增加更多的制造成本。此外，所述第一導線14無法設定較低的 弧度，否則容易發(fā)生球頸撕裂的情況，但是如果所述第一導線14的弧度過 高，可能會有碰到所述第二導線15的風險。因此，有必要提供一種創(chuàng)新且具進步性的堆棧式半導體封裝結構，以 解決上述問題。22、 23、 24與內(nèi)部電路21的相距大于1毫米或3毫米而需要一長距離的連接金 屬線路時，則需要一較大的驅動電流。因此，在高負載的情形中，需要一內(nèi)部驅 動器(internal drive)或一 內(nèi)部緩沖器(internal buffer)。圖5D和圖5E是公開出以內(nèi)部驅動器212或內(nèi)部三態(tài)緩沖器213作為內(nèi)部電 路21，并利用內(nèi)部驅動器212或內(nèi)部三態(tài)緩沖器213驅動如圖5B、圖6B、圖7B、 圖7C與圖7D所示的保護層5上的金屬線路或平面83和其它內(nèi)部電路22、 23、 24的范例。圖5D和圖5E所示的電路除了(1)內(nèi)部驅動器212或內(nèi)部三態(tài)緩沖器 213不與一外部電路連接；以及(2)內(nèi)部驅動器212或內(nèi)部三態(tài)緩沖器213的金氧 半晶體管尺寸小于芯片接外驅動器或芯片三態(tài)緩沖器的金氧半晶體管尺寸的外， 其余分別與后續(xù)圖IIA與圖11C中所述的芯片接外電路(off-chipcircuit)相似。圖 5D中之內(nèi)部驅動器212是為本發(fā)明的專利權人在美國公開專利第20040089951號 中所述的芯片內(nèi)驅動器(intra-chip driver)的 一 范例。內(nèi)部三態(tài)緩沖器213提供了放 大訊號的能力(drive capability)以及開或關的能力(switch capability),而且內(nèi)部三態(tài) 緩沖器213特別有助在作為數(shù)據(jù)或地址總線的保護層上方的金屬線路或平面?zhèn)鬏?一內(nèi)存芯片中的一數(shù)據(jù)訊號或一地址訊號。在圖5D中，N型金氧半晶體管2103的尺寸是介于1.5至30之間，并以介于 2.5至IO之間為較佳者，而P型金氧半晶體管2104的尺寸則是介于3至60之間， 并以介于5至20之間為較佳者，此外經(jīng)過保護層5上的金屬線路或平面83的電 流以及內(nèi)部驅動器212輸出節(jié)點Xo(通常是為一金屬半導體組件的汲極)輸出的電 流是介于500微安培至10毫安之間的范圍，并以介于700微安培至2毫安之間的 范圍為較佳者。另，在圖5D中，內(nèi)部驅動器212可以驅動輸出節(jié)點Xo輸出的一 訊號，并在經(jīng)過保護層5上方的金屬線路或平面83后，傳送到內(nèi)部電路22、 23、 24的輸入節(jié)點Ui、 Vi、 Wi,但是并未傳送到一外部電路。在圖5E中，N型金氧半晶體管2107的尺寸是介于1.5至30之間，并以介于 2.5至IO之間為較佳者，而P型金氧半晶體管2108的尺寸則是介于3至60之間， 并以介于5至20之間為較佳者，此外經(jīng)過保護層5上方的金屬線路或平面83以 及內(nèi)部三態(tài)緩沖器213的輸出節(jié)點Xo輸出的電流是介于500微安培至10毫安之 間的范圍，并以介于700微安培至2毫安之間的范圍為較佳者。另，在圖5E中， 內(nèi)部三態(tài)緩沖器213可以驅動來自輸出節(jié)點Xo輸出的一訊號，并在經(jīng)過保護層5 上方的金屬線路或平面83后，傳送到內(nèi)部電路22、 23、 24的輸入節(jié)點Ui、 Vi、省略了封膠材料；及圖10顯示本發(fā)明堆棧式半導體封裝結構的實例5的剖視示意圖。
具體實施方式
本發(fā)明是關于一種堆棧式半導體封裝結構，其包括一載體、第一半導 體組件、 一第二半導體組件、數(shù)條第一導線及數(shù)條第二導線。該載體具有數(shù)個電性連接處。在本發(fā)明中，該載體可以是一基板 (Substrate)或是一導線架(Leadframe)的形式。當該載體是基板時，該第一 半導體組件是直接黏附于該基板上表面，且該第二半導體組件是迭設于該 第一半導體組件之上。此時，所述電性連接處是數(shù)個為手指(Finger)、 一接 ^k^區(qū)或一電源區(qū)。當該載體是導線架時，其具有一晶粒承座，而該第一半導體組件則黏 附于該晶粒承座上，且該第二半導體組件是迭設于該第一半導體組件之上。 此時，所述電性連接處為數(shù)個引腳(Lead)、 一接地區(qū)或一電源區(qū)。該第一半導體組件具有數(shù)個第一焊墊。較佳地，該第一半導體組件為 一第一晶粒。所述第一焊墊的面積可以皆相同，或是其具有不同的尺寸。 此外，所述第一焊墊也可以排列成一列或是多列。該第二半導體組件具有 數(shù)個第二焊墊。較佳地，該第二半導體組件為一第二晶粒。所述第二焊墊 的面積可以皆相同，或是其具有不同的尺寸。此外，所述第二焊墊也可以 排列成一列或是多列。所述第一導線電性連接該第一半導體組件的所述第一焊墊及該載體的 所述電性連接處。所述第二導線電性連接該第二半導體組件的所述第二焊 墊及該載體的所述電性連接處，其中所述第二導線的外徑是大于所述第一 導線的外徑。舉例而言，所述第一導線的外徑為所述第二導線的外徑的0.9 倍以下，惟該第一導線外徑的選擇考慮，是以依其導線強度在封裝時仍不 受封裝膠體模流的影響為主。較佳地，所述第二導線的長度是大于所述第 一導線的長度，且所述第二導線所接觸的第二焊墊的面積是大于所述第一 導線所接觸的第 一 焊墊的面積。本發(fā)明的優(yōu)點為，所述第二導線的外徑不同于所述第一導線的外徑，因此可以減少導線材料的使用，進而減少制造成本。此外，所述第一導線 的外徑較小，因此可以有效地降低弧高，而不易發(fā)生球頸撕裂的情況。茲以下列實例予以詳細說明本發(fā)明，唯并不意味本發(fā)明僅局限于此等 實例所揭示的內(nèi)容。實例1:參考圖3，顯示本發(fā)明堆棧式半導體封裝結構的實例1的俯視示意圖， 其中省略了封膠材料。參考圖4，顯示本發(fā)明堆棧式半導體封裝結構的實 例1的剖視示意圖。該堆棧式半導體封裝結構2包括一基板21、 一第一晶 粒22、 一第二晶粒23、數(shù)條第一導線24、數(shù)條第二導線25及一封膠材 料26。該基板21的上表面具有數(shù)個手指211、一接地區(qū)212及一電源區(qū)213。 所述手指211、該接地區(qū)212及該電源區(qū)213是環(huán)繞該第一晶粒22及該 第二晶粒23。該第 一 晶粒22的下表面是利用 一黏膠27黏附于該基板11 的上表面。該第一晶粒22的上表面具有數(shù)個第一焊墊221。所述第一導線 24是電氣連接所述第一焊墊221及該接地區(qū)212或該電源區(qū)213。該第二晶粒23的下表面是利用一黏膠28私附于該第一晶粒22的上 表面。該第二晶粒23的上表面具有數(shù)個第二焊墊231。所述第二導線25 是電氣連接所述第二焊墊231及所述手指211或該電源區(qū)213。所述第二 導線25的長度是大于所述第一導線24的長度，且所述第二導線25的外 徑是大于所述第一導線24的外徑。該封膠材料26是包覆該基板21的上表面、該第一晶粒22、該第二晶 粒23、所述手指211、該接地區(qū)212、該電源區(qū)213、所述第一導線24 及所述第二導線25。實例2:參考圖5,顯示本發(fā)明堆棧式半導體封裝結構的實例2的俯視示意圖， 其中省略了封膠材料。本實例的半導體封裝結構2A與實例1的半導體封 裝結構2大致相同，不同處僅在于，在本實例中，所述第一焊墊221的面 積小于所述第二焊墊231的面積。實例3:參考圖6,顯示本發(fā)明堆棧式半導體封裝結構的實例3的俯視示意圖， 其中省略了封膠材料。該堆棧式半導體封裝結構3包括一基板31、 一第一 晶粒32、 一第二晶粒33、數(shù)條第一導線34、數(shù)條第二導線35、數(shù)條第三 導線36及一封膠材料(圖中未示)。該基板31的上表面具有數(shù)個手指311、一接地區(qū)312及一電源區(qū)313。 所述手指311、該接地區(qū)312及該電源區(qū)313是環(huán)繞該第一晶粒32及該 第二晶粒33。該第一晶粒32的下表面是利用一黏膠(圖中未示)縣附于 該基板31的上表面。該第一晶粒32的上表面具有數(shù)個第一焊墊321。所 述第一導線34是電氣連接所述第一焊墊321及該接地區(qū)312。所述第三 導線36是電氣連接所述第一焊墊321及該電源區(qū)313。該第二晶粒33的下表面是利用一黏膠黏附于該第一晶粒32的上表 面。該第二晶粒33的上表面具有數(shù)個第二焊墊331。所述第二導線35是 電氣連接所述第二焊墊331及所述手指311。所述第二導線35的長度是 大于所述第三導線36的長度，所述第三導線36的長度是大于所述第一導 線34的長度。所述第二導線35的外徑是大于所述第三導線36的外徑， 所述第三導線36的外徑是大于所述第一導線34的外徑。可以理解的是， 在本實例中，所述第三導線36也可以電氣連接所述第二焊墊331及該電 源區(qū)313。實例4:參考圖7,顯示本發(fā)明堆棧式半導體封裝結構的實例4的俯視示意圖， 其中省略了封膠材料。參考圖8,顯示本發(fā)明堆棧式半導體封裝結構的實 例4的剖視示意圖。該堆棧式半導體封裝結構4包括一基板41、 一第一晶 粒42、 一第二晶粒43、 一第三晶粒44、數(shù)條第一導線45、數(shù)條第二導線 46、數(shù)條第三導線47及一封膠材料48。該基板41的上表面具有數(shù)個手指411、一接地區(qū)412及一電源區(qū)413。 所述手指411、該接地區(qū)412及該電源區(qū)413是環(huán)繞該第一晶粒42、該第 二晶粒43及該第三晶粒44。該第一晶粒42的下表面是利用 一黏膠491 翁附于該基板41的上表面。該第一晶粒42的上表面具有數(shù)個第一焊墊 421。所述第一導線45是電氣連接所述第一焊墊421及該接地區(qū)412。該第二晶粒43的下表面是利用一黏膠492黏附于該第一晶粒42的上 表面。該第二晶粒43的上表面具有數(shù)個第二焊墊431。所述第二導線46 是電氣連接所述第二焊墊431及該電源區(qū)413。該第三晶粒44的下表面 是利用 一黏膠493黏附于該第二晶粒43的上表面。該第三晶粒44的上表 面具有數(shù)個第三焊墊441。所述第三導線47是電氣連接所述第三焊墊441 及所述手指411。所述第三導線47的長度是大于所述第二導線46的長度，所述第二導 線46的長度是大于所述第一導線45的長度。所述第三導線47的外徑是 大于所述第二導線46的外徑，所述第二導線46的外徑是大于所述第一導 線45的外徑。該封膠材料48是包覆該基板41的上表面、該第一晶粒42、該第二晶 粒43、該第三晶粒44、所述手指411、該接地區(qū)412、該電源區(qū)413、所 述第一導線45、所述第二導線46及所述第三導線47。在本實例中，所述第一焊墊421、所述第二焊墊431及所述第三焊墊 441的面積是相同?？梢岳斫獾氖?，所述第一焊墊421的面積可以小于所 述第二焊墊431的面積，且所述第二焊墊431的面積可以小于所述第三焊 墊441的面積。實例5:參考圖9，顯示本發(fā)明堆棧式半導體封裝結構的實例5的俯視示意圖， 其中省略了封膠材料。參考圖10,顯示本發(fā)明堆棧式半導體封裝結構的實 例5的剖視示意圖。該堆棧式半導體封裝結構5包括一導線架 (Leadframe)51 、 一第一晶粒52、 一第二晶粒53、數(shù)條第一導線54、數(shù)條 第二導線55及一封膠材料56。該導線架51具有一晶粒承座(Die Pad)5U及數(shù)個引腳(Lead)512。所 述引腳512是環(huán)繞該晶粒承座511。該第一晶粒52的下表面是利用一黏 膠57翻附于該晶粒承座511的上表面。該晶粒承座511具有 一接地區(qū)513 ， 其是環(huán)繞該第一晶粒52。該第一晶粒52的上表面具有數(shù)個第一焊墊521。 所述第一導線54是電氣連接所述第一焊墊521及該接地區(qū)513。該第二晶粒53的下表面是利用一黏膠58黏附于該第一晶粒52的上表面。該第二晶粒53的上表面具有數(shù)個第二焊墊531。所述第二導線55 是電氣連接所述第二焊墊531及所述引腳512。所述第二導線55的長度 是大于所述第一導線54的長度，且所述第二導線55的外徑是大于所述第 一導線55的外徑。該封膠材料56是包覆該導線架51的該晶粒承座511 、該第 一晶粒52、 該第二晶粒53、所述引腳512、該接地區(qū)513、所述第一導線54及所述 第二導線55。惟上述實施例僅為說明本發(fā)明的原理及其功效，而非用以限制本發(fā)明。 因此，習于此技術的人士對上述實施例進行修改及變化仍不脫本發(fā)明的精 神。本發(fā)明的權利范圍應如權利要求所列。
權利要求
1.一種堆棧式半導體封裝結構，包括載體，具有數(shù)個電性連接處；第一半導體組件，具有數(shù)個第一焊墊；第二半導體組件，具有數(shù)個第二焊墊，該第二半導體組件是迭設于該第一半導體組件之上；數(shù)條第一導線，電性連接該第一半導體組件的所述第一焊墊及該載體的所述電性連接處；及數(shù)條第二導線，電性連接該第二半導體組件的所述第二焊墊及該載體的所述電性連接處，其中所述第二導線的外徑是大于所述第一導線的外徑。
2. 如權利要求1所述的堆棧式半導體封裝結構，其中該載體為一基板， 所述電性連接處包括數(shù)個手指，該第一半導體組件為第一晶粒，該第二半 導體組件為第二晶粒。
3. 如權利要求2所述的堆棧式半導體封裝結構，其中所述電性連接處 更包括接地區(qū)及電源區(qū)。
4. 如權利要求3所述的堆棧式半導體封裝結構，其中所述第一導線電 性連接所述第一焊墊及該接地區(qū)與該電源區(qū)，所述第二導線電性連接所述 第二焊墊及所述手指。
5. 如權利要求1所述的堆棧式半導體封裝結構，其中該載體為導線架， 更具有晶粒承座，所述電性連接處包括數(shù)個引腳，該第一半導體組件為第 一晶粒，該第二半導體組件為第二晶粒。
6. 如權利要求5所述的堆棧式半導體封裝結構，其中所述電性連接處 更包括接地區(qū)及電源區(qū)。
7. 如權利要求5所述的堆棧式半導體封裝結構，其中所述第一導線電性連接所述第一焊墊及該接地區(qū)與該電源區(qū)，所述第二導線電性連接所述 第二焊墊及所述引腳。
8. 如權利要求1所述的堆棧式半導體封裝結構，其中所述第一悍墊的 面積小于所述第二焊墊的面積。
9. 如權利要求1所述的堆棧式半導體封裝結構，其中所述第一導線的 長度小于所述第二導線的長度。
10. 如權利要求1所述的堆棧式半導體封裝結構，更包括第三半導體組 件及數(shù)條第三導線，該第三半導體組件是迭設于該第二半導體組件之上， 且其具有數(shù)個第三焊墊，所述第三導線電性連接該第三半導體組件的所述第三焊墊及該載體的所述電性連接處，其中所述第三導線的外徑不同于所 述第一導線及所述第二導線的外徑。
全文摘要
本發(fā)明是關于一種堆棧式半導體封裝結構，其包括一載體、一第一半導體組件、一第二半導體組件、數(shù)條第一導線及數(shù)條第二導線。該載體具有數(shù)個電性連接處。該第一半導體組件具有數(shù)個第一焊墊。該第二半導體組件具有數(shù)個第二焊墊，該第二半導體組件是迭設于該第一半導體組件之上。所述第一導線電性連接該第一半導體組件的所述第一焊墊及該載體的所述電性連接處。所述第二導線電性連接該第二半導體組件的所述第二焊墊及該載體的所述電性連接處，其中所述第二導線的外徑是大于所述第一導線的外徑。藉此，可以減少導線材料的使用，進而減少制造成本。
文檔編號H01L23/49GK101232012SQ20081008105
公開日2008年7月30日 申請日期2008年2月21日 優(yōu)先權日2008年2月21日
發(fā)明者洪松井, 黃文彬 申請人:日月光半導體制造股份有限公司