專利名稱：增強(qiáng)mos器件溝道區(qū)應(yīng)變的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及到的是在半導(dǎo)體襯底溝道材料中引入應(yīng)變的方法領(lǐng) 域，通過在硅襯底上外延組分漸變的SiGe層，再外延鍺層或硅層， 得到應(yīng)變的溝道材料層，然后再通過工藝的方法引入更大的應(yīng)力，進(jìn) 一步提高材料的應(yīng)變程度，提高器件性能。本發(fā)明增強(qiáng)MOS器件溝 道區(qū)應(yīng)變的方法可用于CMOS工藝中的應(yīng)變硅或鍺工藝中，進(jìn)一步 提高溝道材料的應(yīng)變程度，提高遷移率，增強(qiáng)器件性能。
背景技術(shù)：
隨著特征尺寸越來越小，集成電路面臨諸多由材料和器件自身引 起的小尺寸效應(yīng)。特征尺寸的不斷縮小使單個(gè)晶體管尺寸逐漸達(dá)到物 理和技術(shù)的雙重極限，晶體管性能難以再按照以往的速度不斷提升， 而必須采用新的技術(shù)來提高器件與集成電路的性能。其中一個(gè)重要方 面就是采取措施提高晶體管的飽和驅(qū)動(dòng)電流，飽和驅(qū)動(dòng)電流與溝道內(nèi) 載流子遷移率有關(guān)，通過改進(jìn)器件結(jié)構(gòu)、工藝、或采用新材料，提高 溝道內(nèi)載流子的遷移率，即可按已有的特征尺寸，利用已有的生產(chǎn)設(shè) 備條件加工MOS器件，不但達(dá)到提高器件性能的目的，還可延長(zhǎng)己 有生產(chǎn)線的使用壽命。
在溝道材料中引入應(yīng)變就是一種非常有效的方法。無論是Si還 是Ge，引入應(yīng)變都能夠有效的提高其載流子遷移率，提高器件性能。 引入應(yīng)變的方法主要有兩種， 一種是通過在硅襯底上異質(zhì)外延的方法 生長(zhǎng)出一層帶有應(yīng)力的溝道材料，還有一種方法是埤過工藝的方法， 利用帶應(yīng)力的氮化硅薄膜或外延的源漏區(qū)來作用于溝道材料層引入 應(yīng)變的方法。 一般來說，前者引入的應(yīng)變程度更大一些，但工藝更復(fù) 雜，成本較高；而后者應(yīng)變較小，器件性能提高有限，但工藝簡(jiǎn)單， 成本較低，在工業(yè)生產(chǎn)中已得到應(yīng)用。隨著特征尺寸的進(jìn)一步縮小， 為了使器件達(dá)到要求的性能，就需要引入更大的應(yīng)力。

發(fā)明內(nèi)容
本發(fā)明的目的是綜合現(xiàn)有技術(shù)中各種方法，提供一種進(jìn)一步提高
溝道材料的應(yīng)變程度，提高遷移率，增強(qiáng)器件性能的增強(qiáng)MOS器件 溝道區(qū)應(yīng)變的方法。
本發(fā)明的技術(shù)方案是增強(qiáng)MOS器件溝道區(qū)應(yīng)變的方法，其特
征是包括下列步驟在體硅襯底上利用直接外延的方法制作出應(yīng)變的
SiGe層作為溝道層，或者在SOI襯底上鍵合(bonding) —層低Ge 組分的SiGe層做為虛擬襯底，在其上外延應(yīng)變的Si或高Ge組分SiGe 做為溝道材料層，然后再通過工藝的方法引入增大的應(yīng)力，進(jìn)一步提 高材料的應(yīng)變程度。
還包括下列步驟在體硅襯底上外延的SiGe層作為溝道層，在 SiGe溝道層上面淀積柵介質(zhì)，在柵介質(zhì)上面再淀積金屬柵，在金屬 柵上面再淀積一層帶有壓應(yīng)力的氮化硅Si3N4。
在SiGe溝道層上面利用ALD淀積一層High-k介質(zhì)做為柵介質(zhì)。 還包括下列步驟在體硅襯底上外延的SiGe層作為溝道層，在 SiGe溝道層上面淀積柵介質(zhì)，在柵介質(zhì)上面再淀積金屬柵，再利用 源漏刻蝕的方法去除源漏區(qū)的SiGe層，然后在源漏區(qū)生長(zhǎng)出Ge含 量更高的鍺硅層。
在SiGe溝道層上面利用ALD淀積一層High-k介質(zhì)做為柵介質(zhì)。 利用鍵合(bonding)方法在絕緣層上得到一層高質(zhì)量的弛豫的 SiGe層層作為虛擬襯底，然后在上面定義光刻出一定的區(qū)域，外延 生長(zhǎng)出Ge含量更高的壓應(yīng)變的SiGe層作為PMOS管區(qū)，在其它的 區(qū)域淀積一層拉應(yīng)變的Si層作為NMOS管的區(qū)域，兩個(gè)區(qū)域間利用 STI做隔離，在兩個(gè)區(qū)域分別制作出PMOS管和NMOS管，接著在 PMOS管上淀積一層帶有壓應(yīng)力的Si3N4薄膜在溝道區(qū)引入更大的壓 應(yīng)力，在NMOS管上淀積一層帶有拉應(yīng)力的SbN4薄膜在NMOS溝 道區(qū)引入更大的拉應(yīng)力，以其同時(shí)得到高性能的PMOS管和NMOS 管。
利用鍵合(bonding)方法在絕緣層上得到一層弛豫的SiGe襯底 層作為虛擬襯底，然后在上面定義光刻出一定的區(qū)域，外延生長(zhǎng)出 Ge含量更高的壓應(yīng)變的SiGe層作為PMOS管區(qū)，在其它的區(qū)域淀積 一層拉應(yīng)變的Si層作為NMOS管的區(qū)域，兩個(gè)區(qū)域間利用STI做隔離，在兩個(gè)區(qū)域分別制作出PMOS管和NMOS管，接著在NMOS管 上淀積一層帶有拉應(yīng)力的Si3N4薄膜在NMOS溝道區(qū)引入更大的拉應(yīng) 力；在PMOS管區(qū)可是掉PMOS管的源漏，然后在源漏外延生長(zhǎng)更 高Ge含量的SiGe，擠壓溝道得到更大的壓應(yīng)力，同時(shí)得到高性能的 PMOS管和NMOS管。
本發(fā)明的效果是綜合利用外延生長(zhǎng)以及工藝誘生的方法在 MOSFET中對(duì)新的溝道材料(如SiGe， Ge)引入更大的應(yīng)力，從而 進(jìn)一步提高性能。這個(gè)發(fā)明的一個(gè)特點(diǎn)是把兩種引入應(yīng)變的方法結(jié)合 起來是用，提高應(yīng)變程度，從而進(jìn)一步提高器件性能；還有一個(gè)特點(diǎn) 是針對(duì)的新的溝道材料如SiGe，Ge材料提出如何實(shí)現(xiàn)兩種應(yīng)變的結(jié) 合，應(yīng)用于未來可能的MOS工藝。
下面結(jié)合附圖和實(shí)施例對(duì)本發(fā)明做進(jìn)一步的說明。


圖1是實(shí)施例1產(chǎn)品的結(jié)構(gòu)示意圖； 圖2是實(shí)施例1生產(chǎn)方法流程圖； 圖3是實(shí)施例2產(chǎn)品的結(jié)構(gòu)示意圖； 圖4是實(shí)施例2生產(chǎn)方法的流程圖； 圖5是實(shí)施例3產(chǎn)品的結(jié)構(gòu)示意圖； 圖6是實(shí)施例3生產(chǎn)方法的流程圖； 圖7是實(shí)施例4產(chǎn)品的結(jié)構(gòu)示意圖； 圖8是實(shí)施例4生產(chǎn)方法的流程圖。
具體實(shí)施例方式
實(shí)施例l: SiGe溝道的PMOS管。在硅襯底上外延一層壓應(yīng)變的 SiGe作為溝道層，上面利用ALD淀積一層High-k介質(zhì)做為柵介質(zhì)，
再淀積金屬柵，再淀積一層帶有壓應(yīng)力的氮化硅Si3N4進(jìn)一步增強(qiáng)溝
道層的應(yīng)變程度，提高性能(實(shí)施例l中的)。
實(shí)施例2: SiGe溝道的PMOS管。在硅襯底上外延一層應(yīng)變的 SiGe作為溝道層，上面利用ALD淀積一層High-k介質(zhì)做為柵介質(zhì)， 再淀積金屬柵，再進(jìn)行源漏刻蝕，去除源漏區(qū)的SiGe，然后在源漏區(qū)生長(zhǎng)出Ge含量更高的鍺硅層，擠壓溝道區(qū)材料，進(jìn)一步在溝道中 引入壓應(yīng)力，增強(qiáng)應(yīng)變，提高性能。
實(shí)施例3:絕緣體上SIGe材料PMOS和應(yīng)變硅NMOS組成的 SOI上的CMOS工藝。首先利用Bonding或其他方法在絕緣層上得 到一層高質(zhì)量的弛豫的SiGe層作為虛擬襯底，然后在上面定義光刻 出一定的區(qū)域，外延生長(zhǎng)出Ge含量更高的壓應(yīng)變的SiGe層作為 PMOS管區(qū)，在其它的區(qū)域淀積一層拉應(yīng)變的Si層作為NMOS管的 區(qū)域，兩個(gè)區(qū)域間利用STI做隔離。在兩個(gè)區(qū)域分別制作出PMOS 管和NMOS管。接著在PMOS管上淀積一層帶有壓應(yīng)力的SbN4薄 膜在溝道區(qū)引入更大的壓應(yīng)力，在NMOS管上淀積一層帶有拉應(yīng)力 的Si3N4薄膜在NMOS溝道區(qū)引入更大的拉應(yīng)力，以其同時(shí)得到高性 能的PMOS管和NMOS管，組成完整的CMOS工藝。
實(shí)施例4:絕緣體上SiGe材料PMOS和應(yīng)變硅NMOS組成的SOI 上的CMOS工藝。首先利用Bonding或其他方法在絕緣層上得到一 層高質(zhì)量的弛豫的SiGe層作為虛擬襯底，然后在上面定義光刻出一 定的區(qū)域，外延生長(zhǎng)出Ge含量更高的壓應(yīng)變的SiGe層作為PMOS 管區(qū)，在其它的區(qū)域淀積一層拉應(yīng)變的Si層作為NMOS管的區(qū)域， 兩個(gè)區(qū)域間利用STI做隔離。在兩個(gè)區(qū)域分別制作出PMOS管和 NMOS管。接著在NMOS管上淀積一層帶有拉應(yīng)力的Si3N4薄膜在 NMOS溝道區(qū)引入更大的拉應(yīng)力；在PMOS管區(qū)可是掉PMOS管的 源漏，然后在源漏外延生長(zhǎng)更高Ge含量的SiGe，擠壓溝道得到更大 的壓應(yīng)力，同時(shí)得到高性能的PMOS管和NMOS管，組成完整的SOI 上的CMOS工藝。
權(quán)利要求
1、增強(qiáng)MOS器件溝道區(qū)應(yīng)變的方法，其特征是包括下列步驟在體硅襯底上利用直接外延的方法制作出應(yīng)變的SiGe層作為溝道層，或者在SOI襯底上鍵合一層低Ge組分的SiGe層做為虛擬襯底，在其上外延應(yīng)變的Si或高Ge組分SiGe做為溝道材料層，然后再通過工藝誘生的方法引入增大的應(yīng)力，進(jìn)一步提高材料的應(yīng)變程度。
2、 根據(jù)權(quán)利要求1所述的增強(qiáng)MOS器件溝道區(qū)應(yīng)變的方法， 其特征是還包括下列步驟在體硅襯底上外延的SiGe層作為溝道層， 在SiGe溝道層上面淀積柵介質(zhì)，在柵介質(zhì)上面再淀積金屬柵，在金 屬柵上面再淀積一層帶有壓應(yīng)力的氮化硅Si3N4。
3、 根據(jù)權(quán)利要求2所述的增強(qiáng)MOS器件溝道區(qū)應(yīng)變的方法， 其特征是在SiGe溝道層上面利用ALD淀積一層High-k介質(zhì)做為柵 介質(zhì)。
4、 根據(jù)權(quán)利要求1所述的增強(qiáng)MOS器件溝道區(qū)應(yīng)變的方法， 其特征是還包括下列步驟在體硅襯底上直接外延的SiGe層作為溝 道層，在SiGe溝道層上面淀積柵介質(zhì)，在柵介質(zhì)上面再淀積金屬柵， 再利用源漏刻蝕的方法去除源漏區(qū)的SiGe層，然后在源漏區(qū)生長(zhǎng)出 Ge含量更高的鍺硅層。
5、 根據(jù)權(quán)利要求4所述的增強(qiáng)MOS器件溝道區(qū)應(yīng)變的方法， 其特征是在SiGe溝道層上面利用ALD淀積一層High-k介質(zhì)做為 柵介質(zhì)。
6、 根據(jù)權(quán)利要求1所述的增強(qiáng)MOS器件溝道區(qū)應(yīng)變的方法， 其特征是利用鍵合方法在絕緣層上得到一層弛豫的SiGe層作為虛 擬襯底，然后在上面定義光刻出一定的區(qū)域，外延生長(zhǎng)出Ge含量更 高的壓應(yīng)變的SiGe層作為PMOS管區(qū)，在其它的區(qū)域淀積一層拉應(yīng) 變的Si層作為NMOS管的區(qū)域，兩個(gè)區(qū)域間利用STI做隔離，在兩 個(gè)區(qū)域分別制作出PMOS管和NMOS管，接著在PMOS管上淀積一 層帶有壓應(yīng)力的Si3N4薄膜在溝道區(qū)引入更大的壓應(yīng)力，在NMOS管 上淀積一層帶有拉應(yīng)力的Si3N4薄膜在NMOS溝道區(qū)引入更大的拉應(yīng) 力，以其同時(shí)得到高性能的PMOS管和NMOS管。
7、 根據(jù)權(quán)利要求1所述的增強(qiáng)MOS器件溝道區(qū)應(yīng)變的方法，其 特征是利用鍵合方法在絕緣層上得到一層弛豫的SiGe層作為虛擬襯底，然后在上面定義光刻出一定的區(qū)域，外延生長(zhǎng)出Ge含量更高 的壓應(yīng)變的SiGe層作為PMOS管區(qū)，在其它的區(qū)域淀積一層拉應(yīng)變 的Si層作為NMOS管的區(qū)域，兩個(gè)區(qū)域間利用STI做隔離，在兩個(gè) 區(qū)域分別制作出PMOS管和NMOS管，接著在NMOS管上淀積一層 帶有拉應(yīng)力的Si3N4薄膜在NMOS溝道區(qū)引入更大的拉應(yīng)力；在 PMOS管區(qū)可是掉PMOS管的源漏，然后在源漏外延生長(zhǎng)更高Ge含 量的SiGe，擠壓溝道得到更大的壓應(yīng)力，同時(shí)得到高性能的PMOS 管和NMOS管。
全文摘要
進(jìn)一步提高溝道材料的應(yīng)變程度，提高遷移率，增強(qiáng)器件性能的增強(qiáng)MOS器件溝道區(qū)應(yīng)變的方法。技術(shù)方案是增強(qiáng)MOS器件溝道區(qū)應(yīng)變的方法，其特征是包括下列步驟在硅襯底上外延組分漸變的SiGe層，再外延鍺層或硅層，得到應(yīng)變的溝道材料層，然后再通過工藝的方法引入更大的應(yīng)力，進(jìn)一步提高材料的應(yīng)變程度，提高器件性能。
文檔編號(hào)H01L21/8238GK101295647SQ20081005627
公開日2008年10月29日 申請(qǐng)日期2008年1月16日 優(yōu)先權(quán)日2008年1月16日
發(fā)明者劉佳磊, 劉志弘, 梁仁榮, 敬 王, 軍 許, 磊 郭 申請(qǐng)人:清華大學(xué)