專利名稱：一種提高芯片抗電過(guò)應(yīng)力能力的方法
技術(shù)領(lǐng)域：
本發(fā)明屬于半導(dǎo)體芯片封裝測(cè)試技術(shù)領(lǐng)域，具體涉及一種提高芯片抗電過(guò)應(yīng)力能力的 方法。 技術(shù)背景電過(guò)應(yīng)力是指所有的過(guò)度電性應(yīng)力。當(dāng)電應(yīng)力超過(guò)芯片最大極限后，器件功能將會(huì)減 弱或損壞，是器件使用過(guò)程中最常見(jiàn)的失效形式之一，往往發(fā)生在大電流或高電壓下的工 作環(huán)境下，尤其是易于發(fā)生在半導(dǎo)體功率器件([l] Chih Yao Huang， Solid-State Electronics, 2005,49:1925)。該失效形式因無(wú)法預(yù)測(cè)、破壞性極大己成為業(yè)界難題，而 被廣泛重視和深入研究。研究重點(diǎn)之一就是如何改進(jìn)芯片的抗電過(guò)應(yīng)力能力。降低工作電壓或者減小工作電流能有效提高器件的壽命，但是這種方法在實(shí)際應(yīng)用中 有許多限制或不適用。因?yàn)殡S著半導(dǎo)體技術(shù)的不斷發(fā)展，器件在向著小尺寸方向發(fā)展。盡 管小尺寸器件的工作電壓或電流降低了，但伴隨著器件特征尺寸的減小，與大尺寸器件相 比，小尺寸器件在正常工作條件下的電場(chǎng)強(qiáng)度卻更高。因此小尺寸器件更加容易發(fā)生電過(guò) 應(yīng)力損傷而造成失效。通過(guò)改變芯片的柵極材料也能有效的提高其抗電過(guò)應(yīng)力能力，但是這種方法可能引起 材料的其他性能如力學(xué)性能的改變，如新的柵極材料與襯底之間的應(yīng)力失配問(wèn)題或者漏電流等([2] S.Y. Tan, Microelectronics, 2007,38:783)，因而新型的柵極材料還在不斷的研究過(guò)程中。對(duì)芯片的焊接工藝進(jìn)行優(yōu)化能很好的提高其抗電過(guò)應(yīng)力的能力，也是現(xiàn)在研究得多 的、效果最好的提高器件抗電過(guò)應(yīng)力能力的方法。比如對(duì)芯片焊接工藝所使用的焊膏成分 進(jìn)行優(yōu)化，可以有效的減少焊料層中的空洞，因?yàn)楹噶峡斩词菍?dǎo)致電過(guò)應(yīng)力的主要因素之 一 ([3] CHANG J， WANG L， DIRK J， Welding Journal, 2006,85:63)。但此方法不能完 全的避免焊料空洞?，F(xiàn)在用于提高芯片抗電過(guò)應(yīng)力的處理技術(shù)研究的重點(diǎn)在于如何實(shí)現(xiàn)工 藝簡(jiǎn)單、經(jīng)濟(jì)、效果顯著又無(wú)污染的處理技術(shù)。發(fā)明內(nèi)容本發(fā)明的目的在于提出一種工藝簡(jiǎn)單、經(jīng)濟(jì)有效、無(wú)污染的提高芯片抗電過(guò)應(yīng)力能力 的方法。本發(fā)明提出的提高芯片抗電過(guò)應(yīng)力能力的方法，是優(yōu)化芯片焊接溫度時(shí)間曲線，其具 體步驟為；提高最高溫度到363-365°C，延長(zhǎng)焊料熔融時(shí)間到38-40分鐘，降低焊后降溫 速率到8. 5-9. (TC/秒，得到無(wú)焊料空洞的器件。附圖l為優(yōu)化后的焊接溫度-時(shí)間曲線。對(duì)本發(fā)明方法焊接效果的分板比較如下選取(如60個(gè))樣品分為兩組，標(biāo)記為A 組、B組，使用優(yōu)化前、后的溫度-時(shí)間曲線分別對(duì)這兩組樣品進(jìn)行芯片焊接試驗(yàn)。將含有 焊膏的引線框架和芯片置于回流爐中，通過(guò)高純氮?dú)獬鹾?，開始加熱，進(jìn)行焊接。然后，比較所得到的兩組樣品的焊料空洞含量，利用X-Ray測(cè)量器件焊料空洞含量， 其結(jié)果如圖2所示。結(jié)果表明，按焊接工藝優(yōu)化前的溫度-時(shí)間曲線進(jìn)行焊接，器件焊料 的空洞含量在1.4%-6.6%之間(根據(jù)設(shè)備誤差，誤差范圍為±0.1%)。有的空洞含量甚至已 經(jīng)接近規(guī)范的最大允許值(10%)。而按焊接工藝優(yōu)化后的溫度時(shí)間曲線進(jìn)行焊接，器件焊 料空洞含量為零。開式感應(yīng)負(fù)載是考察器件抗電過(guò)應(yīng)力能力的參數(shù)，對(duì)經(jīng)過(guò)上述方法處理后的兩組樣品 進(jìn)行開式感應(yīng)負(fù)載測(cè)試，具體參數(shù)見(jiàn)實(shí)施l，結(jié)果如圖3所示。結(jié)果表明，優(yōu)化后的芯片 發(fā)生電過(guò)應(yīng)力的能量由優(yōu)化前的279.3mJ提高到307.6mJ,優(yōu)化后的芯片發(fā)生電過(guò)應(yīng)力的 電流由優(yōu)化前的41.8A提高到46.1A。以上結(jié)果表明，采用優(yōu)化的溫度-時(shí)間曲線進(jìn)行芯片 焊接，可以有效的減少焊料層的空洞，芯片的抗電過(guò)應(yīng)力的能力得到了明顯的提卨。


圖1為優(yōu)化后的芯片焊接溫度-時(shí)間曲線。圖2為利用X-Ray測(cè)量器件焊料空洞含量所得的圖，其中圖2(a)為A組的器件空洞含 量測(cè)量圖，圖2(b)為B組的器件空洞含量測(cè)量圖。圖3為器件抗電過(guò)應(yīng)力能力的對(duì)比圖，其中圖3 (a)為器件發(fā)生電過(guò)應(yīng)力時(shí)的能量對(duì) 比，圖3 (b)為器件發(fā)生電過(guò)應(yīng)力時(shí)的電流對(duì)比，其中實(shí)心點(diǎn)線對(duì)應(yīng)A組樣品，三角形點(diǎn) 線對(duì)應(yīng)B組樣品具體實(shí)施方式
對(duì)功率芯片按發(fā)明內(nèi)容所述步驟進(jìn)行處理隨機(jī)選取60個(gè)待焊接的功率芯片，分為兩組，每組30個(gè)樣品。分別對(duì)這兩組樣品進(jìn)行芯片焯接試驗(yàn)，其中一組采用未優(yōu)化的溫 度-時(shí)間曲線進(jìn)行芯片焊接，標(biāo)記為A組；另一組采用己優(yōu)化的溫度-時(shí)間曲線進(jìn)行芯片焊 接，標(biāo)記為B組。附圖1為優(yōu)化后的焊接溫度-時(shí)間曲線，曲線的最高溫度、焊料熔融時(shí) 間和焊后降溫速率分別為363.3'C、 38分鐘和8.95'C/秒。而優(yōu)化前的焊接溫度-時(shí)間曲線 的最高溫度、焊料熔融時(shí)間和焊后降溫速率分別為360.9'C、 37分鐘和9.82'C/秒。優(yōu)化后 的焊接溫度-時(shí)間曲線有三大變化最高溫度提高，熔融時(shí)間延長(zhǎng)，焊后降溫速率降低。提高溫度，可增加芯片下焊膏的流動(dòng)性，有利于焊膏內(nèi)空氣排出芯片焊接區(qū)域；延長(zhǎng)熔融 時(shí)間，有利于焊膏內(nèi)空氣的完全排出；降低焊后降溫速率，有利于保護(hù)芯片，減少芯片產(chǎn) 生微裂紋的可能性。再比較所得到的兩組樣品的焊料空洞含量。每組隨機(jī)抽取5個(gè)樣品，利用X-Ray測(cè)量 器件焊料空洞含量，其結(jié)果如圖2所示。結(jié)果表明，在焊接工藝優(yōu)化前器件焊料的空洞含 量在1.4%-6.6%之間(根據(jù)設(shè)備誤差，誤差范圍為±0.1%)。采用優(yōu)化前的溫度-時(shí)間曲線進(jìn) 行芯片焊接，器件含有含量不一的空洞，有的空洞含量甚至己經(jīng)接近規(guī)范的最大允許值 (10%)。而采用優(yōu)化后的溫度-時(shí)間曲線進(jìn)行芯片焊接的器件無(wú)一包含有焊料空洞，優(yōu)化效 果非常顯著。對(duì)經(jīng)過(guò)上述方法處理后的兩組樣品進(jìn)行開式感應(yīng)負(fù)載測(cè)試。它的測(cè)試原理是，對(duì)器件 施加?xùn)艍菏闺娐穼?dǎo)通后，外部電源對(duì)電感器充電，直到電感器的電流達(dá)到預(yù)期測(cè)試數(shù)值， 這是電感器的充電階段；隨后關(guān)斷器件柵壓，電感器對(duì)器件反向放電，這是電感器的放電 階段。電感器對(duì)器件反向放電，使器件進(jìn)入雪崩狀態(tài)，從而可以考察器件抗電過(guò)應(yīng)力的能 力。測(cè)試條件為漏極電壓VDD=23V，柵源極間電壓Ves=10V，電感L=0.3mH。對(duì)它們 發(fā)生電過(guò)應(yīng)力時(shí)的能量與電流進(jìn)行比較，所得結(jié)果如圖3所示。結(jié)果表明，含有焊料空洞 的器件發(fā)生電過(guò)應(yīng)力時(shí)的能量與電流的平均值分別為279.3mJ和41.8A，而無(wú)焊料空洞的 器件發(fā)生電過(guò)應(yīng)力時(shí)的能量與電流的平均值分別為307.6mJ和46.1A。由此可知無(wú)焊料空 洞的器件需要更高的能量與更大的電流才會(huì)發(fā)生電過(guò)應(yīng)力失效，因此無(wú)焊料空洞器件的抗 電過(guò)應(yīng)力能力高于含有焊料空洞的器件。以上結(jié)果表明，采用優(yōu)化的溫度-時(shí)間曲線進(jìn)行芯 片焊接，可以有效的減少焊料層的空洞，芯片的抗電過(guò)應(yīng)力的能力得到了明顯的提高。
權(quán)利要求
1.一種提高芯片抗電過(guò)應(yīng)力能力的方法，其特征在于具體步驟為提高焊接最高溫度到363-365℃，延長(zhǎng)焊料熔融時(shí)間到38-40分鐘，降低焊后降溫速率到8.5-9.0℃/秒，得到無(wú)焊料空洞的器件。
全文摘要
本發(fā)明屬于半導(dǎo)體芯片封裝測(cè)試技術(shù)領(lǐng)域，具體為一種提高芯片抗電過(guò)應(yīng)力能力的方法。本發(fā)明采用優(yōu)化的芯片焊接溫度-時(shí)間曲線，具體而言是提高焊接最高溫度到363-365℃，延長(zhǎng)焊料熔融時(shí)間到38-40分鐘，降低焊后降溫速率到8.5-9.0℃，得到無(wú)焊料空洞器件.采用開式感應(yīng)負(fù)載測(cè)試方法，比較芯片焊接工藝優(yōu)化前、后其抗電過(guò)應(yīng)力的能力。結(jié)果表明，本發(fā)明方法能有效提高芯片抗電過(guò)應(yīng)力的能力，具有重要的應(yīng)用價(jià)值。
文檔編號(hào)H01L21/60GK101241867SQ200810034540
公開日2008年8月13日 申請(qǐng)日期2008年3月13日 優(yōu)先權(quán)日2008年3月13日
發(fā)明者俞宏坤, 吳頂和, 彭雅芳, 強(qiáng) 方, 邵雪峰 申請(qǐng)人:復(fù)旦大學(xué)