專利名稱：具有垂直極板電容器的集成電路芯片及制造電容器的方法
技術領域：
本發(fā)明涉及用于集成電路(IC)芯片的片上(on-chip)電容器，更特 別地，涉及具有分立片上電容器的集成電路芯片。
背景技術：
通常，以/>知的稱為CMOS的互補絕,場效應晶體管(FET)技術 制造集成電路(IC)。典型的高性能IC包括CMOS器件(FET)，該器 件在絕緣體上硅(SOI)芯片或晶片的表面半導體(硅)層上的多個疊層 (例如，布線、過孔、柵和柵電介質(zhì))中形成。CMOS技術和芯片制造的 i4JL導致芯片特征尺寸的平穩(wěn)減小，從而提高片上電路的轉換頻率(電路 性能)和晶體管數(shù)量(電路密度)。在典型地稱為按比例縮小之中，縮小 器件或FET的特征，從而縮小相應器件的最小尺寸，包括水平尺寸(例如 最小溝道長度)和垂直尺寸例如溝道層深度、柵電介質(zhì)厚度、結深度等。 器件尺寸的縮小提高了器件密度并且改善了電路性能(兩者均來源于增大 的器件驅(qū)動能力和降低的電容性負載)。按比例縮小還伴g面器件層的 減薄，從而控制器件閾值下降(roll off)。尤其在超薄SOI (UTSOI)中， 減薄表面器件層導致產(chǎn)生具有完全耗盡體的器件(即產(chǎn)生被稱為完全* SOI或FD-SOI的器件)。按比例縮小的FD-SOI器件可具有顯著較高的 串聯(lián)阻抗以及顯著較高的電容。典型地，CMOS電糾區(qū)動幾乎完全電容性的負載。這樣，最小化負栽 電容進一步改善了電路性能。最小化這些電容性負載的一種方式是借助于將用于隔離布線的絕緣材料的介電常數(shù)(k)最小化，其中該布線將電路器 件和電路連接在一起。遺憾地，最小化負載電容和寄生電路電容也最小化 了例如在鄰近布線層上形成的分立電容器。典型的這樣的分立電容器具有 低的每單元面積電容，該每單元面積電容會大大地改變并且具有很差的容差(tolerance )。電源噪聲會抵消一些性能增強。電源噪聲可降低電路驅(qū)動(即，由于 在這樣的電源尖峰脈沖中電路電源降低)，并且甚至在一些情況下，電源 噪聲可傳輸?shù)届o態(tài)柵的輸出，從而出現(xiàn)柵是轉換的而不是靜態(tài)的。本領域 公知的小的解耦電容器(decap)是小的高頻率電容器，靠近被解耦的電路 放置，以在電路處短路轉換電流。遺憾地，典型現(xiàn)有技術平行極板電容器 的過低的每單元電容要求或者電容器非常大，或者接受不足夠的電容，因 此是不適合的解耦電容器。同樣，高性能(例如射率(RT))模擬電路常常需要分立電容器。鎖 相環(huán)(PLL)中的典型的電壓控制振蕩器(VCO)包括RC濾波器中的電 容器，以形成和過濾來自輸出頻率的控制電壓。RC必須具有至少兩倍于 VCO工作頻率的時間常數(shù)，用于可接受的濾波。還是遺憾地，由于低的有 效的每單元面積電容，對于RF應用，這些現(xiàn)有技術的平行極板電容器是 不夠密集的。由此，需要適合解耦和RF模擬電路應用的片上電容器，更特別地， 需要用在這些應用中的較小、較密集的分立的片上電容器。發(fā)明內(nèi)容因此，發(fā)明的一個目的是降低片上電源噪聲； 發(fā)明的另一目的是減小IC片上電容器尺寸； 發(fā)明的又一目的是最小化IC片上電容器尺寸。本發(fā)明涉及具有一個或多個垂直極板電容器的集成電路(IC)芯片以 及制造該芯片電容器的方法，每個垂直 1電容器連接到IC芯片上的電 路。垂直極板電容器形成為具有在電路層上的底極板圖形(例如，鑲嵌(damascene)銅)以及上方的至少一個上札敗層(例如，雙鑲嵌銅)， 其中上W1層連接到底極板圖形并且與底,圖形基^目同。通過極板層 和底極板形成電容器極板的垂直對。在電容器機敗的垂直對之間的至少部 分電容器電介質(zhì)是高k電介質(zhì)。


通過參考附圖對本發(fā)明的優(yōu)選實施例的以下詳細描述，可更好地理解 前述的以及其他目的、方面和優(yōu)點，其中圖1示出了根據(jù)本發(fā)明優(yōu)選實施例制造垂直平行極板(VPP)電容器 的第一實例。圖2A-B示出了在VPP電容器的形成中限定電容器位置的步驟的截面 實例。圖3A-C示出了在電容器位置中限定電容器^1圖形的步驟的截面實例。圖4A-B示出了一層在一層上地反復形成垂直電容器極板，直到達到 所需電容和垂直極板高度。圖5A-B示出了限定第一可選優(yōu)選實施例電容器位置的步驟的截面實例。圖6A-B示出了在構圖的ILD層上形成高k電介質(zhì)層，并且構圖該高 k電介質(zhì)層，以便在線路上方保留高k電介質(zhì)。圖7A-B示出了例如在典型的雙鑲嵌金屬步驟中形成垂直電容器 1。 圖8A-B示出了限定笫二可選優(yōu)選實施例電容器位置的步驟的截面實例。圖9A-D示出了在部分構圖的ILD層上形成高k電介質(zhì)層，并且構圖 該高k電介質(zhì)層，以便高k電介質(zhì)填充該圖形。圖10A-B示出了在上層中形成高k電介質(zhì)之后，例如在典型雙鑲嵌金 屬步驟中形成垂直電容器極板。圖11A-D示出了在優(yōu)選實施例垂直平行 1電容器中高k電介質(zhì)圖形的變體的實例。圖12A-D示出了根據(jù)本發(fā)明形成可選實施例垂直 1電容器的截面實例。圖13A-B示出了可選實施例垂直;feil電容器的平面視圖和截面視圖。 圖14A-D示出了可選實施例垂直^1電容器的變體的截面實例。
具體實施方式
現(xiàn)在轉到附圖，更具體地，圖1示出了根據(jù)本發(fā)明優(yōu)選實施例制造垂 直平行極板(VPP)電容器的第一實例。在半導體晶片上形成典型的電路 結構之后，例如在形成器件以及在該器件上形成初始的層間電介質(zhì)(ILD) 層之后，在步驟102中在布線層中開始形成電容器。在步驟104中，例如 通過在ILD層上形成電容器電介質(zhì)基底(base)，限定電容器位置。優(yōu)選 地，電容器電介質(zhì)基底是高k電介質(zhì)材料。在步驟106中，限定電容器極 板圖形，例如，在構圖的電容器電介質(zhì)基底上形成布線層電介質(zhì)，構圖該 布線層電介質(zhì)以及電容器電介質(zhì)基底，并且在步驟108中用導電材料，優(yōu) 選用金屬填充。電容器 1圖形限定基底，用于在電容器電介質(zhì)基底和電 介質(zhì)層中垂直平面放置。優(yōu)選地，基底電容器極板圖形是叉指梳狀結構。 限定了電容器 1圖形之后，在步驟IIO中逐層反復垂直延伸極板，添加 層，直到在步驟112中達到所需的極板寬度，即垂直 1高度為所需數(shù)量 的層。在在此所述的實例中，為了進一步增加電容，以具有穿過其間的ILD 層的連接的底圖形和上圖形層在單一重復中形成垂直極板，并且高k電介 質(zhì)占據(jù)垂直^M1之間的至少一部分體積(即，電容器電介質(zhì)至少包括高k 電介質(zhì))。最后，在步驟114中形成最后的芯片連接，例如，片外襯墊、 芯片鈍化和焊料球。這樣，優(yōu)選實施例VPP電容器可以在以任何技術制造的集成電路(IC ) 中形成。特別地，在絕緣體上硅(SOI)芯片或晶片的表面半導體(硅) 層上形成的電路上方的多個疊層中，以公知的被稱為CMOS的互補絕緣柵 場效應晶體管(FET)技術形成優(yōu)選實施例VPP電容器。此外，對于顯著地更密集的電容器,在被稱為完全耗盡的SOI或FD-SOI中使用的超薄SOI (UTSOI)中的優(yōu)選實施例VPP電容器具有顯著較高的每單位電容。圖2A-B示出了在根據(jù)本發(fā)明優(yōu)選實施例的VPP電容器的形成中限定 電容器位置(例如圖1中的步驟104)的截面實例。在晶片120例如SOI 晶片上在芯片位置中形成器件(例如場效應晶體管(FET))并且將器件 連接到層122中的電路或電路元件(在圖1的步驟102中)之后，在電路 結構層122上形成第一ILD層124。應注意，雖然在此描述的是形成在電 路結構層122和第一 ILD層124上方的VPP電容器，但這僅僅作為實例， 不旨在作為限制。優(yōu)選VPP電容器可在IC芯片形成中任何地方形成，例 如在初始器件互連級處開始。高k電介質(zhì)材料層126在笫一 ILD層124上 形成，并且凈皮例如光刻構圖，以限定電容器位置128。高k電介質(zhì)材料層 126可以是0.05-0.2微米(jim或micron )厚的任何適合的高k電介質(zhì)例如 N-blok ( SiCN)、氮化硅(SiN)、五氧化二鉭(Ta2Os)或二氧化鉿(Hf02) 的層。圖3A-C示出了在電容器位置128中限定電容器^L圖形的下一步驟 (例如圖1中106)的截面實例。在晶片120上形成電介質(zhì)層130，其覆蓋 電容器位置128和第一電介質(zhì)層124的先前暴露的區(qū)域132，即環(huán)繞電容 器位置128。優(yōu)選地，電介質(zhì)層130為0.4-2.0jim厚的低k電介質(zhì)例如碳氧 化硅(SiCOH)、氟硅酸鹽玻璃(FSG)、原珪酸四乙酯(TEOS)或氟 摻雜的TEOS (FTEOS)的層。接下來，使用典型的適合的構圖技術例如 光刻掩蔽和刻蝕，構圖電介質(zhì)層130，從而優(yōu)選同步地在電容器位置128 和用于法拉笫屏蔽的非電容器區(qū)域132中形成電容器極板圖形。優(yōu)選地， 使用對高k電介質(zhì)有選擇性的刻蝕劑，在兩步刻蝕步驟中，對電介質(zhì)材料 層130和限定電容器位置128的高k材料進行刻蝕，以去除高k材料上方 的部分電介質(zhì)層130;隨后借助于對電介質(zhì)層130有選擇性的刻蝕劑，去 除暴露的高k電介質(zhì)。用導電材料例如金屬來填充構圖的電介質(zhì)層130，。 優(yōu)選地，在典型的鑲嵌步驟中，用銅填充構圖的電介質(zhì)層130，，并且，例 如使用典型的化學機械拋光(CMP)平面化該晶片。在CMP后，留在電容器極板圖形134和非電容器區(qū)域132中的導電材料136、138限定垂直電 容器 1136和法拉第屏蔽138的位置。然后，對于該第一實施例，如圖4A-B中所示， 一層在一層之上地反 復形成垂直電容器極板，直到達到希望的電容和垂直私&高度。優(yōu)選地， 使用典型的雙鑲嵌金屬步驟，形成每個附加的 1層。這樣，在構圖的電 介質(zhì)層130，中的底極板電容器圖形上形成優(yōu)選0.3-0.7^im厚的第二 ILD層 140。在第二ILD層140上形成優(yōu)選0.05-0.2jim厚的第二高k電介質(zhì)?；?本上相同地構圖第二高k電介質(zhì)，以形成限定電容器位置142的高k電介 質(zhì)，即淀積高k電介質(zhì)層并且光刻構圖。然后，在第二高k電介質(zhì)142上 形成另一電介質(zhì)層144。在兩步刻蝕中，基本上相同地構圖電介質(zhì)層144 和高k電介質(zhì)142，以限定電容器位置。 一旦構圖了 (通過構圖的電介質(zhì) 層144，)暴露的高k電介質(zhì)142，穿過下面的笫二ILD層140到電容器 私敗圖形線路136、 138，打開通孔或?qū)娱g接觸。用導電材料，優(yōu)選銅，填 充穿過層140，和144，的開口，并且例如4吏用CMP平面化晶片。結果，線 路146和過孔148形成具有導電線路136的垂直極板150、 152，從而形成 垂直極板電容器，并且線路154和過孔156使法拉第屏蔽從線路138垂直 延伸。應注意，雖然所述的是過孔148、 156,但這僅僅作為實例。穿過下 面的第二電介質(zhì)材料層140到電容器,圖形134，溝槽被打開，從而在 線路146和電容器限定線路138之間形成金屬線路。 一旦完成了垂直^！ 的形成，在圖1的步驟114中，形成最后的芯片連接，形成片外襯墊，在 片外襯墊上鈍化并且形成焊料球。因此，垂直,電容器的電容依賴于并且易于由電容器尺寸(例如極 板150、 152的高度、間距以及極板150、 152指的數(shù)量)和特定參數(shù)技術 例如高k和低k的介電常數(shù)值確定。這樣，可以增大電容，例如通過增加 形成私H 150、 152指的線路138、 146的長度；通過增加^！ 150、 152 指的數(shù)量；和/或通過增加垂直極板的高度即通過增加鑲嵌布線層。在該優(yōu)選實施例的笫一變體中，在底Wl圖形上即在通孔的底部形成 單一高k電介質(zhì)層。圖5A-B示出了用于優(yōu)選實施例電容器的該第一變體的限定位置的步驟的截面實例，其比圖2A-3C的明顯更筒單。在該實例中， 相同地標記類似的元件(具有第一變體)。這樣，在該實例中，在ILD層 124上直接形成電介質(zhì)層130,代替形成高k電介質(zhì)材料層126。優(yōu)選地， 電介質(zhì)層130為0.4-1.0jim厚。仍然使用典型的適合的構圖技術例如光刻 掩蔽和刻蝕，構圖電介質(zhì)層130，并且在構圖的電介質(zhì)層130，中形成導電 材料線路136、 138。優(yōu)選地，線路136、 138為鑲嵌銅，淀積該鑲嵌銅以 填充圖形，并且化學機械拋光以平面化晶片。仍然由線路136限定 1指。 接下來，如圖6A-B中所示，在構圖的電介質(zhì)層130，上形成高k電介 質(zhì)層160，并且構圖該高k電介質(zhì)層160,以便在線路136上方保留高k 電介質(zhì)160。然后，在晶片上形成蓋層162，覆蓋保留的高k電介質(zhì)160。 優(yōu)選地，高k電介質(zhì)層160為0.05-0.2jim厚的適合的高k電介質(zhì)(例如 N-blok、 SiN、 Ta;jOs或Hf02 )層，并且蓋層162是0.03-0.07pm厚的SiCN 或SiN層。最后，如圖7A-B中所示，仍然優(yōu)選在典型的雙鑲嵌金屬步驟中形成 垂直電容器極板。因此，在蓋層162上形成優(yōu)選地為0.5-2.0pm厚的氧化 層的第二 ILD/布線電介質(zhì)層164。與對于圖4A-B的層140，、 144，所述的 基本上相同地將第二 ILD/布線電介質(zhì)層164構圖為電容器極板圖形線路 136、 138。結果，線路146和過孔148形成具有導電線路136的垂直W1 150，、 152，，從而形成垂直極板電容器，并且線路154和過孔156使法拉 第屏蔽從線路138垂直延伸。在上述優(yōu)選實施例的第二變體中，在底極板層和上布線層中實質(zhì)上由 高k電介質(zhì)取代g布線之間的低k電介質(zhì)。因此，圖8A-B示出了限定 這些第二電容器變體位置的步驟的截面實例，與圖2A-3C基本上相似，類 似元件被相同地標記。在該實例中，仍然沒有形成高k電介質(zhì)材料層126。 而是優(yōu)選地，在ILD層124上直接形成0.4-1.0i^m厚的電介質(zhì)層。仍然使 用典型的適合的構圖技術例如光刻掩蔽和刻蝕，部分構圖電介質(zhì)層130。 然而，在該實例中，所產(chǎn)生的部分圖形170、 172在構圖的ILD層130，，中 限定高k電介質(zhì)的取代位置。因此，如圖9A-D所示，在部分構圖的ILD層130"上形成高k電介質(zhì) 層174，并且去除多佘的高k電介質(zhì)，以使高k電^h貧176、 178填充該圖 形(即圖8B中的170、 172 )。高k電介質(zhì)層174可以是任何適合的高k 電介質(zhì)(例如，N-blok、 SiN、 Ta20s或Hf02)材料。然后，優(yōu)選地使用 化學機械拋光平面化該晶片，以從晶片表面去除多余的高k電介質(zhì)，從而 僅僅保留高k電介質(zhì)插塞(plug) 176、 178。形成了高k電介質(zhì)插塞176、 178之后，進一步構圖部分構圖的ILD層130"。在構圖的ILD層130"， 中形成線路136、 138,例如在典型的鑲嵌銅步驟中，淀積銅以填充圖形并 且化學機械拋光以平面化該晶片。仍然由線路136限定極板指。應注意， 高k電介質(zhì)插塞176、 178顯現(xiàn)出在 1之間的電介質(zhì)填充的變化，其中極 板136被均勻高k電介質(zhì)176或者部分或中斷的高k電介質(zhì)176分隔。最后，在該優(yōu)選實施例變體中，如圖IOA-B所示，在上層中形成高k 電介質(zhì)之后，仍然優(yōu)選地在典型的雙鑲嵌金屬步驟中形成垂直電容器極板。 因此，在ILD層130，，，中的底電容器圖形上形成優(yōu)選0.3-0.7pm厚的氧化 層的第二ILD層140"。同樣，在第二ILD層140"上形成第二電介質(zhì)材料 層144"。與部分構圖ILD層130"基本上相同地部分構圖第二電介質(zhì)層 144"，并且與形成高k電介質(zhì)176、 178基本上相同地形成高k電介質(zhì)180、 182。限定了在該上層144"中的高k電介質(zhì)180、 182之后，在ILD層140，" 中形成上層144，，，中的線路146和過孔148，以限定具有導電線路136的垂 直極板150"、 152",從而形成垂直極板電容器，基本上與上文的圖4B和 7B中所述的一樣。同樣地，線路154和過孔156使法拉第屏蔽從線路138 垂直延伸。圖11A-D示出了在優(yōu)選實施例垂直平行私tl電容器中高k電介質(zhì)圖形 的變體實例，不考慮電介質(zhì)的厚度，例如，如在圖4B和7B的實例中部分 填充層或者如在圖10B的實例中的完全填充層。電容器l卯包括與上述圖 2A-10B的150/150V150"和152/152V152"對應的兩(2 )對交叉Wl指192、 194。每對極板指192、 194連接到公共電極196、 198。這樣，這些實例會 是圖4B中的層130，/140，、圖7B中的164或圖10B中的130"，/144"，的頂視圖。因此，在圖IIA的實例中，沿著^U1指192、 194平行部分的長度 方向，高k電介質(zhì)200是連續(xù)的，并且填充^*指192、 194之間的空間。 在圖11B的實例中，電容器202包括高k電^h質(zhì)204,該高k電介質(zhì)204 沿著極板指192、 194的平行部分的長度方向是不連續(xù)的，但是填充M指 192、 194之間的空間。在圖11C的實例中，電容器206包括高k電^^質(zhì)， 該高k電介質(zhì)沿著機板指192、 194的平行部分的長度方向是連續(xù)的，但是 僅僅部分填充板板指192、 194之間的空間，在該實例中作為高k電介質(zhì)指 208的對。在圖11D的實例中，電容器210包括高k電介質(zhì)小塊(pocket) 212，這些高k電介質(zhì)小塊212沿著,指192、 194的平行部分的長度方 向散布，并且僅僅部分填充^L指192、 194之間的空間。圖12A-D示出了根據(jù)本發(fā)明形成可選實施例垂直fe敗電容器的截面實 例。在該實例中，首先形成金屬^L指或指區(qū)段，并且在指之間形成高k 電介質(zhì)。因此，仍然在晶片220例如SOI晶片上的芯片位置中形成器件并 且將器件連接到層222中的電路或電路元件(在圖1的步驟102中)之后， 在電路結構層222上形成笫一ILD (未摻雜的珪玻璃(USG) /FSG/低k) 層。在步驟104和106中形成布線226以限定電容器位置228。優(yōu)選地， 布線為使用典型鑲嵌布線形成步驟形成的銅布線。接下來，形成掩膜230， 使電容器位置228保持暴露地掩蔽晶片。然后，4吏用例如對銅有選擇性的 刻蝕，去除^1指布線226之間的電介質(zhì)，這在W1指布線226之間留下 空間232。去除掩膜230,并且在晶片220上形成高k電介質(zhì)材料層234。 高k電介質(zhì)材料層234仍然可以是任何適合的高k電介質(zhì)，例如N-blok、 SiN、 Ta20s或Hf02。使用例如化學機械拋光來平面化晶片220，并且在下 面的USG/FSG/低k電介質(zhì)上停止，以去除多余的高k電介質(zhì)材料層234， 從而僅僅保留在極板指布線226之間的高k電介質(zhì)材料的插塞236?？梢?在這些笫一極板指布線226上方形成極板指布線的一個或多個層(未示 出)，去除指之間的電介質(zhì)，并且與用于這些第一私板指布線226所述的 基本上一樣地用高k電介質(zhì)材料填充所產(chǎn)生的空間，直到獲得所希望的極 板高度。圖13A-B示出了如圖12A-D的可選實施例所述地形成的優(yōu)選電容器 240的平面視圖和電容器240的通過B-B的截面圖。該電容器240包括一 對被第三相反^il指244分隔的;feUl指242。這對板指242連被接到公共 電極246，并且相反的^U1指244被連接到電極248。層間通孔250將鄰近 層上的相應極板指布線244、 244，連接到一起。連接到電極246、 248可在 任一層，即在246、 248或246，、 248，。沒有^皮銅布線或通孔占據(jù)的整個空 間是高k電介質(zhì)252。圖14A-D示出了對圖12A-D的截面實例的VPP電容器變體，其中類 似元件被^目同地標記。在該實例中，在晶片220的電路層222上方的ILD 層224上形成布線226之后，去除其中形成布線226的電介質(zhì)(未示出)。 然后，在晶片上形成高k電介質(zhì)保形層260，并且例如^f吏用化學機械拋光 平面化該高k電介質(zhì)保形層260，并且在金屬布線226上停止。在平面化 后，掩蔽電容器位置262 (未示出)，并且用對USG/FSG/低k電介質(zhì)層 224有選擇性的刻蝕劑刻蝕晶片。去除掩膜，并且僅僅在 1指布線226 之間保留高k電介質(zhì)264。其后，淀積和平面化低k電介質(zhì)(未示出)， 并且重復圖14A-D中的步驟，逐層反復地形成垂直極板。有利地，可在集成電路(IC)中形成優(yōu)選實施例VPP電容器，所述集 成電路以其中芯片實際狀態(tài)優(yōu)良并且需要小的密集的電容器的任何技術而 制成。特別地，可在電路上方，包括在SOI芯片或包括用于FD-SOI電路 的UTSOI芯片的晶片上，在CMOS電路中將優(yōu)選實施例VPP電容器形成 為多個疊層(兩個或多個)。盡管根據(jù)優(yōu)選實施例描述了本發(fā)明，但本領域技術人員將意識到，可 以利用在所附權利要求的精神和范圍之內(nèi)的改進來實踐本發(fā)明。所有這樣 的變體和改進旨在落入所附權利要求的范圍之內(nèi)。因此，將實例和附圖視 為是示例性的，而不是限制性的。
權利要求
1.一種形成集成電路(IC)芯片的方法，所述方法包括以下步驟a)在半導體襯底上的一個或多個電路上方限定至少一個電容器位置；b)在每個限定的電容器位置中限定極板圖形；c)在所述限定的極板圖形中形成底極板；以及d)在所述底極板上方形成一個或多個上極板層，通過所述底極板和所述一個或多個極板層形成電容器極板的垂直對，所述垂直對之間的至少部分電容器電介質(zhì)為高k電介質(zhì)。
2. 根據(jù)權利要求l的方法，其中所述限定所述極板圖形的步驟(b) 在第二極板的任一側限定第一機敗。
3. 根據(jù)權利要求2的方法，其中所述形成所述極板圖形的步驟(c) 和所述形成一個或多個極板層的步驟(d)中的每一者還包括用高k電介 質(zhì)替代在所述第一^U1與所述第二^之間的電介質(zhì)。
4. 根據(jù)權利要求2的方法，其中所述限定所述極板圖形的步驟(b) 限定兩對叉指M。
5. 根據(jù)權利要求4的方法，其中所述限定電容器位置的步驟(a)包 括以下步驟i) 在所述半導體襯底上形成高k電介質(zhì)層；ii) 構圖所述高k電介質(zhì)層，構圖的所述高k電介質(zhì)層限定電容器位 置；以及iii) 在所述構圖的高k電介質(zhì)層上形成電介質(zhì)層，穿過所述電介質(zhì)層 和所述構圖的高k電介質(zhì)層在所述步驟(b)中限定所述機板圖形。
6. 根據(jù)權利要求5的方法，其中所述在所述底極板上方形成 1層的 步驟(d)包括以下步驟i) 在所述底^U1上形成層間電介質(zhì)(ILD)層；ii) 在所述ILD層上形成第二高k電介質(zhì)層；iii) 構圖所述第二高k電介質(zhì)層；以及iv)穿過構圖的第二高k電介質(zhì)層形成第二所述W1層，以及穿過所述ILD層形成與所述底 1的連接。
7. 根據(jù)權利要求4的方法，其中在步驟(a)中限定的所述電容器位 置被限定為與所述限定所述fe板圖形的步驟(b ) —致，并且包括在所述半 導體襯底上的電介質(zhì)層中形成所述 1圖形。
8. 根據(jù)權利要求7的方法，其中所述形成底私敗的步驟(c)包括以 下步驟i) 根據(jù)所述極板圖形形成所述底機歐；ii) 在所述底極板上形成高k電介質(zhì)層；以及iii) 構圖所述構圖的高k電介質(zhì)層，穿過所述構圖的高k電介質(zhì)層將 在步驟(d)中形成的所述一個或多個上極板層連接到所述底極板。
9. 根據(jù)權利要求8的方法，其中所述形成所述底 1的步驟(c)還 包括iv) 在所述構圖的高k電介質(zhì)層上形成蓋層。
10. 根據(jù)權利要求l的方法，其中所述形成所述一個或多個上極板層 的步驟(d)包括雙鑲嵌構圖步驟。
11. 一種集成電路(IC)芯片，包括 在電路層中的多個電路；以及在所迷電路層上方的多個垂直極板電容器，每個垂直極板電容器連接 到所述多個電路中的一個或多個，所述每個垂直私板電容器包括 在第一電介質(zhì)層中的底 1圖形，至少一個上機板層，在所述底極板圖形上方且與所述底私H圖形 基^f目同，通過將所述至少一個 1層連接到所述底 1,形成電容 器極板的垂直對，以及在所述電容器m的垂直對之間的電容器電介質(zhì)，至少部分所述電容器電介質(zhì)是高k電<^質(zhì)。
12. 根據(jù)權利要求11的IC芯片，其中所述電容器電介質(zhì)是所迷高k 電介質(zhì)。
13. 根據(jù)^L利要求11的IC芯片，其中所述電容器極板的垂直對包括 兩對叉指的垂直極板； 將第一對連接在一起的第一電極；以及將第二對連接在一起的第二電極，所述多個電路中的所述一個或多個 在所述第一電極和所述第二電極處連接。
14. 根據(jù)權利要求13的IC芯片，其中所述至少一個上極板層是一個 上極板層并且所述電容器電介質(zhì)包括在所述兩對的底部處在所述兩對叉指的垂直^1之間的第一層所述高 k電^h質(zhì)；以及在所述一個上極板層的底部處在所述兩對叉指的垂直私tl之間的第二 層所述高k電介質(zhì)。
15. 根據(jù)權利要求14的IC芯片，其中所述底W1圖形中的所述兩對 之間的電容器電介質(zhì)是所述第一層高k電介質(zhì)，而在所述一個上機板層中 的所述兩對之間的電容器電介質(zhì)是所述第二層高k電介質(zhì)。
16. 根據(jù)權利要求13的IC芯片，其中所述至少一個上W1層是一個 上板層并且所述電容器電介質(zhì)包括在所述底極板圖形的頂部處在所述兩對叉指的垂直^1之間的所述高 k電介質(zhì)層；以及在所述高k電介質(zhì)層上的蓋層。
17. 根據(jù)權利要求11的IC芯片，其中所述高k電介質(zhì)沿極板指的平 行部分的長度方向是不連續(xù)的。
18. 根據(jù)權利要求17的IC芯片，其中不連續(xù)的所述高k電介質(zhì)部分 在所述,指的平行部分之間延伸距離。
19. 根據(jù)權利要求11的IC芯片，其中所述高k電介質(zhì)是沿^L指的 平行部分的長度方向成對的連續(xù)高k電介質(zhì)指。
20. 才艮據(jù)權利要求11的IC芯片，其中所述高k電介質(zhì)選自N-blok (SiCN)、氮化硅(SiN)、五氧化二鉭(Ta205)或二氧化鉿(Hf02)。
全文摘要
一種具有一個或多個垂直極板電容器的集成電路(IC)芯片以及制造該芯片電容器的方法，每個垂直極板電容器被連接到IC芯片上的電路。垂直極板電容器形成有在電路層上的底極板圖形(例如鑲嵌銅)以及至少一個上極板層(例如雙鑲嵌銅)，該上極板層在底極板圖形上方、連接到底極板圖形并且與底極板圖形基本相同。通過極板層和底極板形成電容器極板的垂直對。在電容器極板的垂直對之間的電容器電介質(zhì)至少部分是高k電介質(zhì)。
文檔編號H01L21/82GK101236923SQ200810003078
公開日2008年8月6日 申請日期2008年1月18日 優(yōu)先權日2007年1月19日
發(fā)明者A·K·斯坦珀, A·K·金薩肯迪, D·D·庫爾鮑, E·E·葉舒恩, K·韋埃特, 何忠祥 申請人:國際商業(yè)機器公司