專利名稱：半導體封裝及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導體封裝及其制造方法。
背景技術(shù)：
通常，制造半導體封裝包括三個工藝半導體芯片制造工藝、電氣檢驗 工藝、以及封裝工藝。在半導體芯片制造工藝中，例如晶體管、電阻器、以 及電容器的元件形成于晶片上。在電氣檢驗工藝中，半導體芯片受到電氣檢 驗以區(qū)分好的與不良的半導體芯片。封裝工藝防止脆弱的半導體芯片不受到 外界施加的沖擊與/或振動。
具有這些半導體元件的半導體封裝被應(yīng)用到個人計算機、電視接收器、 家用電器、信息與通訊設(shè)備等。
100~ 105%的尺寸的"芯片級封裝"。此發(fā)展亦衍生出層疊多個半導體芯片與/ 或半導體封裝的"疊層半導體封裝"。"疊層半導體封裝"能夠改善數(shù)據(jù)儲存容 量和數(shù)據(jù)處理速度。

發(fā)明內(nèi)容
本發(fā)明提供一種半導體封裝，更具體而言提供一種具有可改進的尺寸、 可靠性、翹曲防止與散熱等特性的半導體封裝。
本發(fā)明還提供一種具有這些改進的特性的半導體封裝的制造方法。
本發(fā)明的半導體封裝包括半導體封裝模塊，該半導體封裝模塊具有形 成于絕緣基板上的電路圖案；至少兩個半導體芯片，電連接至每個該電路圖 案；以及絕緣構(gòu)件，填入該半導體封裝模塊的開放空間之間。穿透電極隨后 穿透該半導體封裝的全部厚度，且該穿透電極電連接至該電路圖案。
在該半導體封裝中，該電路圖案可含有銅。
鍍層覆蓋該電路圖案的外表面。覆蓋電路圖案的該鍍層包含金、把、以 及鎳其中之一。
多個外部電路圖案形成于該絕緣基板的下表面上。該外部電路圖案電連 接至該穿透電極。該絕緣基板還包含電連接至該外部電路圖案的導電球。此 外，電學元件形成于該絕緣基板的上表面上。該電學元件可以為晶體管、電 阻器、以及電容器，且該電學元件電連接至該電路圖案。
該半導體封裝中包括覆蓋該半導體封裝模塊的蓋板。
粘著構(gòu)件形成于該半導體封裝的蓋板上，用以將該蓋板附著到該半導體 芯片。
該半導體封裝的蓋板還可包含散熱構(gòu)件。該散熱構(gòu)件形成于半導體芯片
和蓋板之間，并且用來散逸自該半導體芯片產(chǎn)生的熱。
連接到該穿透電,的外部電路圖案另外布置于該半導體封裝的蓋板上。 該半導體封裝的穿透電極包含布置于該穿透電極的表面上的金屬種晶圖案。
該半導體封裝的半導體芯片包含用于通過倒裝焊方法將該半導體芯片 連接至該電路圖案的凸塊。
備選地，該半導體封裝的半導體芯片可形成于絕緣基板上。半導體芯片 的結(jié)合焊墊通過導電可1線連接至該電路圖案。
半導體封裝的多個半導體封裝^f莫塊可以層疊。
本發(fā)明的半導體封裝的制造方法包括步驟通過在絕緣基板中形成電路 圖案，在每個電路圖案上形成凸塊，在該凸塊上放置至少兩個半導體芯片， 將絕緣構(gòu)件填入該半導體封裝模塊的任何間隙之間而形成半導體封裝模塊； 以蓋板覆蓋該半導體封裝模塊；以及形成穿透該半導體封裝才莫塊的全部厚度 的穿透電極。
在該半導體封裝的制造方法中，形成半導體封裝^f莫塊的步驟包含在電路 圖案上形成鍍層的步驟。該鍍層包含選自金、鈀、以及鎳的金屬。
在該半導體封裝的制造方法中，凸塊電連接該半導體芯片的結(jié)合焊墊， 由此將該半導體芯片電連接至該電路圖案。
在該半導體封裝的制造方法中，在半導體芯片之間布置絕緣構(gòu)件的步驟
之前，例如晶體管、電阻器、以及電容器的電學元件可添加至該絕緣基板。 該電學元件電連接至該電路圖案。
在該半導體封裝的制造方法中，在填入該絕緣構(gòu)件的步驟之后，可拋光 該半導體芯片和該絕緣構(gòu)件的頂面。
在制造該半導體封裝時，在添加蓋板的步驟之前，可在該蓋板的底面上 形成散熱構(gòu)件。該散熱構(gòu)件在圍繞該穿透電極的區(qū)域中可包含穿透孔以防止 短路。該散熱構(gòu)件用來散逸由該半導體芯片產(chǎn)生的熱。
在該半導體封裝的制造方法中，當將該粘著構(gòu)件施加于蓋板(或者備選 地施加于該半導體芯片)時，粘著材^H"受熱熔化。
在該半導體封裝的制造方法中，在形成半導體封裝模塊的步驟之后，外 部電路圖案可形成于該絕緣基板的外表面上。該外部電路圖案電連接至該穿 透電極。
在該半導體封裝的制造方法中，形成外部電路圖案的步驟還包含在絕緣 基板的外表面上形成金屬膜以及圖案化該金屬膜的步^^。
在該半導體封裝的制造方法中，形成穿透電極的步驟包含步驟形成穿
透絕緣基板的全部厚度以及絕緣構(gòu)件及蓋板的通路孔；在該通路孔的內(nèi)表面 上形成金屬種晶層；以及利用金屬種晶層將導電材料填入該通路孔內(nèi)。
在該半導體封裝的制造方法中，可形成多個穿透電極，而非僅形成一個
穿透電才及。
在半導體封裝的備選制造方法中，半導體芯片可形成于該絕緣基板的表 面上，且該電路圖案隨后利用導電引線彼此電連接。
在該制造方法中，當絕緣構(gòu)件填入該半導體封裝模塊內(nèi)的空的空間時， 該導電引線被該絕緣構(gòu)件覆蓋。
在該半導體封裝的制造方法中，可在附著該蓋板之前層疊多個半導體封 裝模塊。
當依照上述方式層疊半導體芯片時，粘著構(gòu)件夾置于半導體封裝模塊之間。


圖1為顯示根據(jù)本發(fā)明的第一實施例的半導體封裝的剖面圖。
圖2為顯示布置于圖1所示的絕緣基板上的外部電路圖案的剖面圖。
圖3為顯示布置于圖1所示的絕緣基板上的電學元件的剖面圖。
圖4為顯示布置于圖1所示的蓋板上的散熱構(gòu)件的剖面圖。
圖5為顯示形成于圖1所示的蓋板上形成的附加電路圖案的剖面圖。
圖6為顯示包含多個半導體封裝模塊的半導體封裝的剖面圖。
圖7為顯示根據(jù)本發(fā)明的第二實施例的半導體封裝的剖面圖。 圖8至17為顯示根據(jù)本發(fā)明的第三實施例半導體封裝的制造方法的剖 面圖。
附圖標記i兌明
400:半導體封裝123:焊料凸塊
122:第一半導體芯片120:半導體芯片
300:穿透電極125:焊料凸塊
124:第二半導體芯片200:蓋板
210:粘著構(gòu)件130:絕緣構(gòu)件
112:絕緣基板的第一表面114:絕緣基板的第二表面
116:電路圖案118:鍍層
310:金屬種晶層315:導電球
110:絕緣基板100:半導體封裝模塊
117:電學元件用電路圖案119c、119b:鍍層
119a:導電球119:外部電路圖案
140:電學元件220:散熱構(gòu)件
230:附加電路圖案180:粘著構(gòu)件
127a、,129a:導電引線127、129:結(jié)合焊墊
210:粘著構(gòu)件115:電路圖案
126、128:半導體芯片116a:金屬膜
132:初始絕緣構(gòu)件
具體實施例方式
圖1為顯示根據(jù)本發(fā)明的第一實施例的半導體封裝的剖面圖。
參考圖1，半導體封裝400包含半導體封裝模塊100和穿透電極300。 此外，半導體封裝400還包含蓋板200。
半導體封裝模塊100包含絕緣基板110、半導體芯片120、以及絕緣構(gòu) 件130。
絕緣基板110可為例如板狀。絕緣基板110具有第一表面112和與第一 表面112相對的第二表面114。
電路圖案116位于絕緣基板IIO上。從圖2可看出，外部電路圖案119
和導電球199a也可被包含在絕緣基板110上。
往回參考圖1,電路圖案116布置于絕緣基板110的第一表面112上。 電路圖案116電連接至半導體芯片120和穿透電極300 (二者均在下文更詳 細描述)。電路圖案116例如可包含銅。
鍍層118可形成于電路圖案116的表面上，以改進電路圖案116和每個 半導體芯片120的焊料凸塊的附著力?？捎米麇儗?18的材料的示例包含金、 鎳、鈀、以及這些材料的合金。
圖2為顯示布置于圖1所示的絕緣基板上的外部電路圖案的剖面圖。
參考圖2，外部電路圖案119布置于絕緣基板110的第二表面114上。 外部電路圖案119可包含例如銅并電連接至穿透電極300 (將在下文更詳細 描述)。
為了改進外部電路圖案119和導電球119a的附著力，可在外部電路圖 案119a的表面上形成鍍層119b。可用作鍍層119b的材料的示例包含金、鎳、 鈀、以及這些材料的合金。
導電球119a電連接至外部電路圖案119。因此，當信號經(jīng)由導電球119a 而被接收時，該信號隨后經(jīng)由外部電路圖案119和穿透電極300而被提供至 半導體芯片120。
圖3為顯示布置于圖1所示的絕緣基板上的電學元件的剖面圖。
參考圖3,電學元件用電路圖案117可布置于絕緣基板IIO上。電學元 件140電連接至電學元件用電路圖案117。電學元件用電路圖案117亦可布 置于絕緣基板110的第一表面112上。電學元件用電路圖案U7電連接至布 置于絕緣基板IIO的第一表面112上的電路圖案116。
在本實施例中，電學元件140可包含例如晶體管、電容器、電阻器、以 及電感器等的電學元件。
再次參考圖1,半導體封裝模塊IOO的半導體芯片120電連接至每個電 路圖案116。下文中，將半導體芯片120定義為第一半導體芯片122和第二 半導體芯片124。
在本實施例中，第一和第二半導體芯片122、 124是從晶片(未示出) 切下并且使用電子管芯分類(EDS )工藝選出的具有良好品質(zhì)的半導體芯片。
第一半導體芯片122和第二半導體芯片124包含例如結(jié)合焊墊(未示出) 和電連接至每個結(jié)合焊墊的凸塊123及125。在本實施例中，凸塊123及125
通過倒裝焊方法而電連接至電路圖案116。通過在電路圖案116上形成鍍層
118,可大幅提升電路圖案116和凸塊123及125的附著力。
在本實施例中，當?shù)谝话雽w芯片122和第二半導體芯片124直接電連 接至電路圖案116時，輸入到第一半導體芯片122和第二半導體芯片124的 數(shù)據(jù)的傳輸路徑以及從第一半導體芯片122和第二半導體芯片124輸出的數(shù) 據(jù)的傳輸路徑被縮短。通過縮短傳輸路徑，第一半導體芯片122和第二半導 體芯片124可以較高速度輸入和輸出數(shù)據(jù)。
通過以倒裝焊方法將第一半導體芯片122和第二半導體芯片124的凸塊 123及125連接至電路圖案116,可以減少半導體封裝模塊100的厚度，并 且可以改進半導體封裝模塊100的可靠性。
再次參考圖1，半導體封裝模塊100的絕緣構(gòu)件130形成于半導體芯片 122、 124和絕緣基板110的第一表面112之間的區(qū)域內(nèi)，亦形成于第一和第 二半導體芯片122、 124的側(cè)邊區(qū)域內(nèi)。絕緣構(gòu)件130封閉半導體芯片122、 124和絕緣基板110的第一表面112之間的間隙，并改進半導體芯片122、 124和絕緣基板110之間的附著力。
在本實施例中，第一半導體芯片122和第二半導體芯片124的側(cè)面均被 絕緣構(gòu)件130覆蓋，其上布置有凸塊125、 123的第一半導體芯片122和第 二半導體芯片124的底面部分當然沒有被絕緣構(gòu)件130覆蓋。
絕緣構(gòu)件130可包含例如通過受熱而硬化的熱硬化材料和通過例如紫外 線的光而硬化的光硬化材料。
蓋板200布置于具有絕緣基板110、半導體芯片120、以及絕緣構(gòu)件130 的半導體封裝模塊IOO上。
蓋板200 —般例如為板狀。蓋板200接觸第一半導體芯片122和第二半 導體芯片124的底面。蓋板200保護第一半導體芯片122和第二半導體芯片 124不受外界的沖擊與/或振動。
粘著構(gòu)件210位于蓋板200的底部。粘著構(gòu)件210用來將蓋板200附著 到半導體封裝模塊100。如圖1所示，粘著構(gòu)件210夾置于蓋板200和第一 和第二半導體芯片122、 124之間。通常對粘著構(gòu)件210施加熱量以將蓋板 200物理附著到半導體封裝模塊100。
圖4為顯示布置于圖1所示的蓋板上的散熱構(gòu)件的剖面圖。
參考圖4，當?shù)谝话雽w芯片122和第二半導體芯片124高速輸入或輸
出數(shù)據(jù)時，大量的熱從第一半導體芯片122和第二半導體芯片124產(chǎn)生。這 些熱導致第一半導體芯片122和第二半導體芯片124的數(shù)據(jù)處理速度降低。
為了迅速將第一半導體芯片122和第二半導體芯片124產(chǎn)生的熱散逸到 半導體封裝模塊100外部，蓋板200包舍歉熱構(gòu)件220。
散熱構(gòu)件220可包含具有較高熱導率的金屬?？捎糜谏針?gòu)件220的材 料的示例包含銅、銅合金、鋁、鋁合金、銀、銀合金等。
散熱構(gòu)件220可夾置于蓋板200和半導體芯片122、 124之間。在圖4 中，散熱構(gòu)件220布置于半導體芯片122、 124和粘著構(gòu)件210之間。
為了防止導電散熱構(gòu)件220和穿透電極300之間短路，穿透孔形成于圍 繞穿透電極的區(qū)域內(nèi)，使得散熱構(gòu)件220不接觸穿透電極300。散熱構(gòu)件220 中穿透孔的直徑大于穿透電極300。
圖5為顯示形成于圖1所示的蓋板上的附加電路圖案的剖面圖。
參考圖5,蓋板200可包含附加電路圖案230。
附加電路圖案230布置于蓋板200的外表面上。附加電路圖案230電連 接至穿透電極300 (將在下文詳細描述)。
附加電路圖案230可電連接至例如晶體管、電阻器、電容器、以及電感 器的電學元件。附加電路圖案亦可電連接至另 一半導體封裝。
再次參考圖1，穿透電極300穿透蓋板200、絕緣構(gòu)件130、電路圖案 116、以及絕緣基板IIO。穿透電極300電連接至電路圖案116。
在本實施例中，穿透電極300可為鍍層?？捎米鞔┩鸽姌O300的材料的 示例為銅，不過銅并非可用作穿透電極的唯一材料。為了使用鍍覆方法形成 穿透電極300，在穿透電極300的表面上形成金屬種晶層310。
包括半導體封裝模塊100和蓋板200的半導體封裝400已經(jīng)在上文描述 并示于圖1。參考圖6，通過層疊多個半導體封裝模塊100，并利用下半導體 封裝模塊的蓋板200作為上半導體封裝模塊100的絕緣基板，則可以容易地 實現(xiàn)疊層半導體封裝310
圖7為顯示根據(jù)本發(fā)明的第二實施例的半導體封裝的剖面圖。根據(jù)本發(fā) 明的第二實施例的半導體封裝，除了半導體芯片和電路圖案的配置不同之
外，基本上與第一實施例的半導體封裝相似。因此，將省略對重復(fù)部件的解 釋，對于重復(fù)部件給予同樣的描述和附圖標記。
在第二實施例，至少兩個半導體芯片可以布置于絕緣基板上。出于解釋
的目的，將描述兩個半導體芯片的設(shè)計。參考圖7,兩個半導體芯片126、 128布置于絕緣基板110上。結(jié)合焊墊127、 129布置于半導體芯片126、 128 的頂面上。半導體芯片126、 128的底面附著到絕緣基板110。
電路圖案115布置于絕緣基板110上。電路圖案115布置為毗鄰半導體 芯片126、 128。每個半導體芯片電連接至每個電路圖案115。導電引線127a、 120a可用來將半導體芯片126、 128連接至電路圖案115。
絕緣構(gòu)件130覆蓋導電引線127a、 129a和半導體芯片126、 128。
穿透電極300穿透布置于半導體芯片126、 128之間的電路圖案115，結(jié) 果穿透電極300電連接至布置于半導體芯片126、 128之間的電路圖案115, 且電路圖案115通過穿透電極而彼此電連接。
圖8至17為顯示根據(jù)本發(fā)明的第三實施例半導體封裝的制造方法的剖 面圖。
圖8和9為顯示根據(jù)本發(fā)明的第三實施例在絕緣基板上產(chǎn)生電路圖案的 工藝的剖面圖。
參考圖8,為了在絕緣基板IIO上產(chǎn)生電路圖案，在絕緣基板110上形 成金屬膜116a。
在本實施例中，金屬膜116a可為銅膜。金屬膜116a可使用粘著介質(zhì)而 附著到絕緣基板110的第一表面112。備選地，金屬膜116a可使用鍍覆方法 例如無電鍍覆方法而形成于絕緣基板110的第一表面112上。
在金屬膜116a附著到絕緣基板110或形成于絕緣基板110上后，光致 抗蝕劑膜(未示出)形成于金屬膜116a上。光致抗蝕劑膜通過包含曝光和 顯影工藝的光工藝而被圖案化，以在金屬膜116a上形成光致抗蝕劑圖案。
參考圖9,金屬膜116a使用光致抗蝕劑圖案作為蝕刻掩模而被圖案化， 以在絕緣基板110的第一表面112上形成電路圖案116。
電路圖案116形成于絕緣基板110的第一表面112上后，鍍層118可形 成于電路圖案116的表面上?？捎糜阱儗?18的材料的示例包含金、鎳、釔、 這些材料的合金等等。
圖IO為顯示電連接至圖9所示的電路圖案的半導體芯片的剖面圖。
參考圖10，在電路圖案形成之后，至少兩個半導體芯片電連接至電路圖 案116。出于i兌明的目的，圖IO顯示兩個半導體芯片122、 124。半導體芯 片122、 124電連接至電路圖案116。下文中，將半導體芯片122、 124稱作
第一半導體芯片122和第二半導體芯片124。
在本實施例中，結(jié)合焊墊(未示出)布置于第一半導體芯片122和第二 半導體芯片124的頂面上，且焊料凸塊123及125電連接至該結(jié)合焊墊。
第一半導體芯片122和第二半導體芯片124的焊料凸塊123及125以倒 裝焊方式連接至電路圖案116。
圖11為顯示電連接至圖IO所示的電路圖案的電學元件的剖面圖。
參考圖11，當電路圖案116形成于絕緣基板110的第一表面112上時， 電學元件用電路圖案117可與電路圖案116—起形成。電學元件用電路圖案 117可電連接至電路圖案116。
電學元件用電路圖案117電連接至電學元件140。電學元件140可為例 如晶體管、電容器、電阻器、電感器等。
圖12為顯示涂布于圖IO所示絕緣基板上的初始絕緣構(gòu)件的剖面圖。
參考圖12,在形成于絕緣基板110的第一表面112上的電路圖案116電 連接至第一半導體芯片122和第二半導體芯片124之后，初始絕緣構(gòu)件132 形成于絕緣基板110的第一表面112上。
為了形成初始絕緣構(gòu)件132,包含溶劑的流體絕緣材料被涂布于絕緣基 板110的第一表面112上。該絕緣材料例如可以夾置于絕緣基板110的第一 表面112和半導體芯片122、 124之間，且此外，該絕緣材料可覆蓋半導體 芯片122、 124的側(cè)面。
在本實施例中，初始第一絕緣構(gòu)件132中包含的絕緣材料被硬化。例如， 該絕緣材料可包含受熱而硬化的熱硬化材料。
圖13為顯示經(jīng)拋光的圖12所示的半導體芯片和初始絕緣構(gòu)件的剖面圖。
參考圖13，例如可以使用化學機械拋光(CMP)工藝來拋光半導體芯 片122、 124的背面。因此，可大幅減少半導體芯片122、 124的厚度。
另外，當半導體芯片122、 124通過化學機械拋光(CMP)工藝被拋光 時，初始絕緣構(gòu)件132也被拋光，形成如圖13所示的經(jīng)過拋光的絕緣構(gòu)件 130。當圖8至13所示的工藝完成時，即產(chǎn)生半導體封裝模塊100。
圖14為顯示布置于圖13所示的半導體封裝模塊上的蓋板的剖面圖。
參考圖14,在如圖13所示的半導體封裝模塊IOO產(chǎn)生后，蓋板200放 置于經(jīng)過拋光的半導體封裝模塊100的半導體芯片122、 124上。
蓋板200可為例如板狀的絕緣基板。蓋板200保護半導體封裝模塊100 的半導體芯片122、 124不受外界所施加的沖擊與/或振動。
粘著構(gòu)件210形成于蓋板200的底面(即，面對半導體封裝模塊100的 表面)上。粘著構(gòu)件210將半導體封裝模塊100附著到蓋板200。粘著構(gòu)件 210可包含例如受熱熔化的粘著材料。
半導體封裝模塊100的半導體芯片122、 124通過蓋板200、絕緣基板 110、以及絕緣構(gòu)件130與外部隔離。
圖15為顯示附著到圖14所示蓋板的散熱構(gòu)件的剖面圖。
參考圖15,當半導體封裝模塊IOO的半導體芯片122、 124高速處理數(shù) 據(jù)時，半導體芯片122、 124產(chǎn)生大量的熱。從半導體芯片122、 124產(chǎn)生的 熱嚴重損害半導體芯片122、 124的性能。
為了迅速地散逸由半導體芯片122、 124產(chǎn)生的熱，散熱構(gòu)件220被附 著到面對半導體芯片122、 124的蓋板200的底面。
散熱構(gòu)件220具有板狀，并包含具有比半導體芯片122、 124高的熱導 率的金屬。可用于散熱構(gòu)件220的材料的示例包含銅、銅合金、鋁、以及鋁 合金。
穿透孔可形成于與穿透電極300對應(yīng)的導電散熱構(gòu)件220的部分(將在 下文更詳細描述)。散熱構(gòu)件220內(nèi)的穿透孔大于穿透電極300,因此防止穿 透電極300接觸散熱構(gòu)件220。穿透孔因此可以防止在導電散熱構(gòu)件220和 穿透電極300之間發(fā)生短路。
圖16為顯示穿透圖14所示的半導體封裝模塊和蓋板的穿透電極的剖面圖。
參考圖16,在蓋板200附著到半導體封裝模塊IOO之后，形成穿透蓋板 200和半導體封裝模塊100的通路孔。在本實施例中，還可形成多個通路孔。
成。通路孔穿透蓋板200、絕緣構(gòu)件130、電路圖案116、以及絕緣基板IIO。 在形成通路孔之后，利用無電鍍覆方法在通路孔的內(nèi)表面上形成金屬種
晶層310。接著金屬種晶層310被用于在通路孔中形成穿透電極300。
圖17為顯示形成于圖16所示的半導體封裝的絕緣基板上的外部電路圖
案的剖面圖。
參考圖17,在制備具有半導體封裝模塊100、蓋板200、以及穿透電極
300的半導體封裝400之后，外部電路圖案119形成于半導體封裝模塊100 的絕緣基板110的外表面上。為了形成外部電路圖案119，金屬膜(未示出) 首先形成或布置于半導體封裝400的絕緣基板110的外表面上。
可利用鍍覆方法在絕緣基板110的外表面上形成該金屬膜，或者使用粘 著劑將該金屬膜附著到絕緣基板110的外表面。
在該金屬膜形成或附著到絕緣基板110的外表面之后，光致抗蝕劑膜形 成于該金屬膜上。該光致抗蝕劑膜使用包含曝光和顯影工藝的光工藝而被圖 案化，以在金屬膜上形成光致抗蝕劑圖案。
接著該金屬膜使用光致抗蝕劑圖案作為掩模而被圖案化，以在絕緣基板 IIO上形成外部電路圖案119。外部電路圖案119電連接至穿透電極300。
雖然如圖17所示的外部電路圖案119被描述為在圖8至16所示的工藝 之后形成，外部電路圖案119亦可在電路圖案116形成于絕緣基板110上時 形成于絕緣基板119上。
在上述工藝步驟中，雖然已說明和描述了電路圖案116以倒裝焊方法連 接至半導體芯片122、 124的凸塊；如圖7所示，也可以將半導體芯片U6、 128附著到絕緣基板110。半導體芯片126、 128隨后可使用導電引線U7a、 129a電連接至布置為毗鄰半導體芯片126、 128的電^各圖案115。絕緣構(gòu)件 130隨后可用于覆蓋導電引線127a、 129a和半導體芯片127、 129。
另外，如圖6所示，通過將多個半導體封裝才莫塊IOO相互層疊并且使用 粘著構(gòu)件來附著半導體封裝模塊，且隨后在最上面的半導體封裝模塊100上 形成蓋板200,由此可形成疊層半導體封裝。
如上詳述，當制造半導體封裝時，基板的制造工藝可以與封裝半導體芯 片的工藝一起實施。以此方式制造半導體封裝具有各種有益效果，包括減 少半導體封裝的尺寸、顯著地改進半導體封裝的數(shù)據(jù)處理速度和數(shù)據(jù)儲存容
量、改進半導體封裝的可靠性、防止翹曲、以及迅速地散逸由半導體芯片產(chǎn) 生的熱。
雖然本公開中結(jié)合具體實施例說明和描述了本發(fā)明，但是本發(fā)明不限于 這些實施例。本領(lǐng)域4支術(shù)人員將理解，可以進行各種改進、添加和替換而不 背離權(quán)利要求所披露的本發(fā)明的范圍和精神。
本申請主張2007年9月10日提出的韓國專利申請No. 10-2007-0091754
的優(yōu)先權(quán)，其全文引用結(jié)合于此。
權(quán)利要求
1. 一種半導體封裝，包括半導體封裝模塊，包括絕緣基板，具有上表面和下表面；多個電路圖案，形成于所述絕緣基板的上表面上；至少兩個半導體芯片，電連接至每個所述電路圖案；以及絕緣構(gòu)件，至少填入所述半導體芯片和所述電路圖案的任何組合之間的任何空間內(nèi)，以及穿透電極，形成為穿透介于所述上表面和下表面之間的所述半導體封裝模塊的一部分，其中所述穿透電極電連接至所述電路圖案。
2. 如權(quán)利要求1所述的半導體封裝，其中所述電路圖案包含銅。
3. 如權(quán)利要求1所述的半導體封裝，還包括形成于所述電路圖案的表面 上的鍍層，其中所述鍍層包括金、把、和鎳其中之一。
4. 如權(quán)利要求1所述的半導體封裝，還包括形成于所述絕緣基板的下表面上的多個外部電路圖案，其中所述外部電 路圖案電連接至所述穿透電極，多個導電球，每個分別形成于每個外部電路圖案上，使得所述導電球電 連接至所述外部電路圖案。
5. 如權(quán)利要求1所述的半導體封裝，還包括設(shè)置于所述絕緣基板的上表 面上的至少一個電學元件，其中所述電學元件電連接至所述電路圖案，且其 中每個電學元件包含晶體管、電阻器、以及電容器其中之一。
6. 如權(quán)利要求1所述的半導體封裝，還包括置于所述半導體封裝模塊上 和所述半導體芯片上方的蓋板。
7. 如權(quán)利要求6所述的半導體封裝，其中所述蓋板包括附著到面對所述 半導體封裝模塊的內(nèi)表面上的散熱構(gòu)件，以散逸由所述半導體芯片產(chǎn)生的 熱。
8. 如權(quán)利要求6所述的半導體封裝，還包括形成于所述蓋板的外表面上 的多個附加電路圖案，其中所述附加電路圖案電連接至所述穿透電極。
9. 如權(quán)利要求1所述的半導體封裝，還包括形成于所述穿透電極的表面 上的金屬種晶層。
10. 如權(quán)利要求1所述的半導體封裝，其中每個半導體芯片包括多個凸 塊，所述半導體芯片通過所述凸塊電連接至所述電路圖案。
11. 如權(quán)利要求1所述的半導體封裝，其中具有結(jié)合焊墊的所述半導體芯 片形成于所述絕緣基板上，使得所述半導體芯片通過連接所述結(jié)合焊墊和所 述電路圖案的導電引線而電連接到每個所述電路圖案。
12. 如權(quán)利要求1所述的半導體封裝，其中所述半導體封裝包括相互層疊 的多個所述半導體封裝^莫塊，使得所述穿透電極穿透每個半導體封裝^^莫塊。
13. —種半導體封裝的制造方法，包括步驟 形成半導體封裝模塊，包括在絕緣基板的上表面上形成多個電路圖案；在所述電路圖案的上方放置至少兩個半導體芯片，其中每個所述半 導體芯片電連接至每個所述電路圖案；以及將絕緣構(gòu)件至少填入所述半導體芯片和所述電路圖案的任何組合 之間的4壬^]"空間內(nèi)，將蓋板放置于所述半導體芯片上方以覆蓋所述半導體封裝模塊；以及 形成穿透電極，使得所述穿透電極穿透介于所述上表面和下表面之間的 所述半導體封裝模塊的一部分，其中所述穿透電極電連接至所述電路圖案。
14. 如權(quán)利要求13所述的半導體封裝的制造方法，其中形成半導體封裝 模塊的步驟還包括在所述電路圖案上形成鍍層，其中所述鍍層包含金、4巴、以及鎳其中之
15. 如權(quán)利要求13所述的半導體封裝的制造方法，其中形成半導體封裝模塊的步驟還包括在填入絕緣構(gòu)件的步驟之前，將多個電學元件電連接至所述絕緣基板的 上表面，其中所述電學元件電連接至所述電路圖案，且所述電學元件包含晶 體管、電阻器、以及電容器其中之一。
16. 如權(quán)利要求13所述的半導體封裝的制造方法，其中形成半導體封裝模塊的步驟還包括拋光所述半導體芯片和所述絕緣構(gòu)件的上表面。
17. 如權(quán)利要求13所述的半導體封裝的制造方法，其中形成半導體封裝 模塊的步驟還包括將散熱構(gòu)件附著到面對所述半導體封裝模塊的所述蓋板的內(nèi)表面，其中穿透孔在圍繞所述穿透電極的區(qū)域內(nèi)形成于所述散熱構(gòu)件內(nèi)。
18. 如權(quán)利要求13所述的半導體封裝的制造方法，其中使用蓋板覆蓋所 述半導體封裝模塊的頂面的步驟包括將粘著構(gòu)件施加于所述蓋板的內(nèi)表面或在所述半導體芯片上，其中所述 粘著構(gòu)件包含受熱熔化的粘著材料。
19. 如權(quán)利要求13所述的半導體封裝的制造方法，還包括 在形成半導體封裝模塊的步驟之后，在所述絕緣基板的外表面上形成多個外部電路圖案，其中所述外部電路圖案電連接至所述穿透電極。
20. 如權(quán)利要求19所述的半導體封裝的制造方法，其中形成外部電路圖 案的步驟包含步驟在所述絕緣基板的外表面上形成金屬層；以及 圖案化所述金屬層。
21. 如權(quán)利要求13所述的半導體封裝的制造方法，其中形成穿透電極的 步驟包括形成穿透所述絕緣基板、所述絕緣構(gòu)件、以及所述蓋板的通路孔； 在所述通路孔的內(nèi)表面上形成金屬種晶層；以及 用導電材料填充所述通路孔。
22. 如權(quán)利要求13所述的半導體封裝的制造方法，其中形成多個所述穿 透電才及。
23. 如權(quán)利要求13所述的半導體封裝的制造方法，其中所述半導體芯片 和所述電路圖案通過導電S1線相互電連接。
24. 如權(quán)利要求13所述的半導體封裝的制造方法，還包括在用蓋板覆蓋所述半導體封裝模塊的步驟之前，層疊多個所述半導體封 裝模塊。
25. 如權(quán)利要求24所述的半導體封裝的制造方法，其中粘著構(gòu)件夾置于 所述半導體封裝模塊之間。
全文摘要
本發(fā)明公開了一種半導體封裝及其制造方法。該半導體封裝包含半導體封裝模塊，該半導體封裝模塊具有形成于絕緣基板上的電路圖案，通過凸塊電連接至每個電路圖案的至少兩個半導體芯片，以及填入該半導體模塊的任何開放空間中的絕緣構(gòu)件。蓋板形成于半導體封裝模塊的上部，穿透電極穿透半導體封裝。穿透電極電連接至電路圖案。所述半導體封裝改進了例如尺寸、可靠性、翹曲防止與迅速散熱的重要特性。
文檔編號H01L23/02GK101388383SQ20081000243
公開日2009年3月18日 申請日期2008年1月7日 優(yōu)先權(quán)日2007年9月10日
發(fā)明者鄭冠鎬 申請人:海力士半導體有限公司