專利名稱：電容元件及半導(dǎo)體器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種電容元件及具有該電容元件的半導(dǎo)體器件。
背景技術(shù)：
在低通濾波器、RF (Radio-Frequency,高頻)電路、AD轉(zhuǎn)換器等電子設(shè)備中，電容 元件是重要的構(gòu)成要素。近來，MIM(Metal-Insulator-Metal)電容元件作為電壓特性和頻率特性良好的電容元件引起了世人的關(guān)注。另外，以下是本發(fā)明的背景技術(shù)。專利文獻(xiàn)1 JP特開2002-124575號(hào)公報(bào)專利文獻(xiàn)2 JP特表2003-529941號(hào)公報(bào)專利文獻(xiàn)3 JP特表2003-530699號(hào)公報(bào)專利文獻(xiàn)4 JP特表2003-536271號(hào)公報(bào)專利文獻(xiàn)5 JP特開2005-108874號(hào)公報(bào)專利文獻(xiàn)6 JP特開2006-128164號(hào)公報(bào)# # ^lJ i K 1 Jonghae Kim et al. , "3-Dimensional Vertical Parallel PlateCapacitors in an SOI CMOS Technology for Integrated RF Circuits，，， 2003Symposium on VLSI Circuits Digest of Technical Papers, pp.29-32, June2003o

發(fā)明內(nèi)容
發(fā)明要解決的課題然而，被提出的電容元件的每單位面積的靜電電容并不一定足夠大。特別在低通 濾波器(low-pass filter)等中要求極大的靜電電容。因此，提高每單位面積的靜電電容 的技術(shù)備受期待。本發(fā)明的目的是提供能夠提高每單位面積的靜電電容的電容元件及具有該電容 元件的半導(dǎo)體器件。用于解決課題的手段根據(jù)本發(fā)明的一個(gè)觀點(diǎn)，提供一種電容元件，其具有第一梳狀布線，其形成在基 板上，并且具有第一梳齒；第二梳狀布線，其形成在上述基板上，并且具有以與上述第一梳 齒對(duì)置的方式配置的第二梳齒；第一電極及第二電極，它們相互對(duì)置，它們相對(duì)置的面的方 向是與上述第一梳齒及上述第二梳齒的長(zhǎng)邊方向交叉的方向；第一電介質(zhì)層，其形成在上 述第一電極和上述第二電極之間；上述第一電極與上述第一梳齒連接，上述第二電極與上 述第二梳齒連接。此外，根據(jù)本發(fā)明的另一觀點(diǎn)，提供一種半導(dǎo)體器件，其具有在半導(dǎo)體基板上形成 的電容元件，上述電容元件具有第一梳狀布線，其形成在基板上，并且具有第一梳齒；第 二梳狀布線，在形成在上述基板上，并且具有以與上述第一梳齒對(duì)置的方式配置的第二梳齒；第一電極及第二電極，它們相互對(duì)置，它們相對(duì)置的面的方向是與上述第一梳齒及上述 第二梳齒的長(zhǎng)邊方向交叉的方向；第一電介質(zhì)層，其形成在上述第一電極和上述第二電極 之間；上述第一電極與上述第一梳齒連接，上述第二電極與上述第二梳齒連接。發(fā)明效果根據(jù)本發(fā)明，第一電極及第二電極分別與在同一層上形成的第一梳狀布線及第二 梳狀布線連接。因此，構(gòu)成第一電極的一部分的第η層導(dǎo)體插件與構(gòu)成第二電極的一部分 的第η層的導(dǎo)體插件相互對(duì)置。此外，構(gòu)成第一電極的一部分的第m層的導(dǎo)電層與構(gòu)成第 二電極的一部分的第m層的導(dǎo)電層相互對(duì)置。因此，根據(jù)本發(fā)明，能夠確保第一電極與第二 電極之間的大的靜電電容。因此，根據(jù)本發(fā)明，能夠使每單位面積的靜電電容變得足夠大。此外，根據(jù)本發(fā)明，第一電極和第二電極是交互地形成的，在從半導(dǎo)體基板的上方觀察時(shí)，第一電極和第二電極整體排列成棋盤格狀。因此，根據(jù)本發(fā)明，不僅能夠確保第一 電極與第二電極之間的平行平板電容，也能夠確保第一電極與第二電極之間的大的邊緣電 容。因此，根據(jù)本發(fā)明，能夠使每單位面積的靜電電容變得足夠大。此外，根據(jù)本發(fā)明，以在相對(duì)半導(dǎo)體基板垂直的方向上突出的方式形成有第一電 極和第二電極。因此，與在不同的層間絕緣膜上以相對(duì)層間絕緣膜的表面平行的方式形成 有第一電極和第二電極的情況相比，能夠使第一電極與第二電極之間的間隔變得足夠窄。 因此，根據(jù)本發(fā)明，能夠提供每單位面積的靜電電容大的電容元件。


圖1是示出了本發(fā)明的第一實(shí)施方式的半導(dǎo)體器件的立體圖。圖2是示出了本發(fā)明的第一實(shí)施方式的半導(dǎo)體器件的剖視圖。圖3是示出了本發(fā)明的第一實(shí)施方式的半導(dǎo)體器件的俯視圖。圖4是示出了本發(fā)明的第一實(shí)施方式的半導(dǎo)體器件的制造方法的工序圖(其一)。圖5是示出了本發(fā)明的第一實(shí)施方式的半導(dǎo)體器件的制造方法的工序圖(其二)。圖6是示出了本發(fā)明的第一實(shí)施方式的半導(dǎo)體器件的制造方法的工序圖(其三)。圖7是示出了本發(fā)明的第一實(shí)施方式的半導(dǎo)體器件的制造方法的工序圖(其四)。圖8是示出了本發(fā)明的第一實(shí)施方式的半導(dǎo)體器件的制造方法的工序圖(其五)。圖9是示出了本發(fā)明的第一實(shí)施方式的半導(dǎo)體器件的制造方法的工序圖(其六)。圖10是示出了本發(fā)明的第一實(shí)施方式的半導(dǎo)體器件的制造方法的工序圖(其七)。圖11是示出了本發(fā)明的第一實(shí)施方式的半導(dǎo)體器件的制造方法的工序圖(其八)。圖12是示出了本發(fā)明的第一實(shí)施方式的半導(dǎo)體器件的制造方法的變形例的工序 剖面圖(其一)。圖13是示出了本發(fā)明的第一實(shí)施方式的半導(dǎo)體器件的制造方法的變形例的工序 剖面圖(其二)。圖14是示出了本發(fā)明的第一實(shí)施方式的半導(dǎo)體器件的制造方法的變形例的工序 剖面圖(其三)。圖15是示出了本發(fā)明的第一實(shí)施方式的半導(dǎo)體器件的制造方法的變形例的工序剖面圖(其四)。圖16是示出了本發(fā)明的第一實(shí)施方式的變形例的半導(dǎo)體器件的剖視圖。圖17是示出了本發(fā)明的第二實(shí)施方式的半導(dǎo)體器件的立體圖。圖18是示出了本發(fā)明的第二實(shí)施方式的半導(dǎo)體器件的剖視圖。圖19是示出了本發(fā)明的第二實(shí)施方式的半導(dǎo)體器件的俯視圖。圖20是示出了本發(fā)明的第二實(shí)施方式的半導(dǎo)體器件的制造方法的工序圖(其一)。圖21是示出了本發(fā)明的第二實(shí)施方式的半導(dǎo)體器件的制造方法的工序圖(其二)。圖22是示出了本發(fā)明的第二實(shí)施方式的半導(dǎo)體器件的制造方法的工序圖(其三)。圖23是示出了本發(fā)明的第二實(shí)施方式的半導(dǎo)體器件的制造方法的工序圖(其四)。圖24是示出了本發(fā)明的第二實(shí)施方式的半導(dǎo)體器件的制造方法的工序圖(其五)。圖25是示出了本發(fā)明的第二實(shí)施方式的半導(dǎo)體器件的制造方法的工序圖(其
六)O圖26是示出了本發(fā)明的第二實(shí)施方式的半導(dǎo)體器件的制造方法的工序圖(其七)。圖27是示出了本發(fā)明的第二實(shí)施方式的半導(dǎo)體器件的制造方法的工序圖(其八)。圖28是示出了本發(fā)明的第二實(shí)施方式的半導(dǎo)體器件的制造方法的工序圖(其九)。圖29是示出了本發(fā)明的第二實(shí)施方式的半導(dǎo)體器件的制造方法的工序圖(其 十)。圖30是示出了本發(fā)明的第二實(shí)施方式的半導(dǎo)體器件的制造方法的工序圖(其 十一)。圖31是示出了本發(fā)明的第二實(shí)施方式的半導(dǎo)體器件的制造方法的工序圖(其 十二)。圖32是示出了本發(fā)明的第二實(shí)施方式的變形例的半導(dǎo)體器件的剖視圖。圖33是示出了本發(fā)明的第三實(shí)施方式的半導(dǎo)體器件的立體圖。圖34是示出了本發(fā)明的第三實(shí)施方式的半導(dǎo)體器件的剖視圖。圖35是示出了本發(fā)明的第三實(shí)施方式的半導(dǎo)體器件的俯視圖。圖36是示出了本發(fā)明的第三實(shí)施方式的半導(dǎo)體器件的制造方法的工序圖(其一)。圖37是示出了本發(fā)明的第三實(shí)施方式的半導(dǎo)體器件的制造方法的工序圖(其二)。 圖38是示出了本發(fā)明的第三實(shí)施方式的半導(dǎo)體器件的制造方法的工序圖(其三)。
圖39是示出了本發(fā)明的第三實(shí)施方式的半導(dǎo)體器件的制造方法的工序圖(其四)。圖40是示出了本發(fā)明的第三實(shí)施方式的半導(dǎo)體器件的制造方法的工序圖(其五)。圖41是示出了本發(fā)明的第三實(shí)施方式的半導(dǎo)體器件的制造方法的工序圖(其六)。圖42是示出了本發(fā)明的第三實(shí)施方式的半導(dǎo)體器件的制造方法的工序圖(其七)。圖43是示出了本發(fā)明的第三實(shí)施方式的半導(dǎo)體器件的制造方法的工序圖(其八)。圖44是示出了本發(fā)明的第三實(shí)施方式的變形例的半導(dǎo)體器件的剖視圖。附圖標(biāo)記說明10 ；半導(dǎo)體基板12 層間絕緣膜14a 第一梳狀布線14b 第二梳狀布線15a、15b:梳齒16a:第一電極16b:第二電極16c 第三電極16d:第四電極18 層間絕緣膜20a,20b 接觸孔22a、22b 導(dǎo)體插件24a、24b 線狀導(dǎo)電層26 層間絕緣膜28a 28d:接觸孔30a 30d 導(dǎo)體插件30e、30f 線狀導(dǎo)電層32a、32b 線狀導(dǎo)電層34 層間絕緣膜36a 36d 接觸孔38a 38d 導(dǎo)體插件38e、38f 線狀導(dǎo)電層40a、40b 線狀導(dǎo)電層42 層間絕緣膜44a、44b 線狀導(dǎo)電層46 層間絕緣膜48a,48b 接觸孔
50a,50b 導(dǎo)體插件52a、52b 線狀導(dǎo)電層54 層間絕緣膜56a、56b 接觸孔58a,58b 導(dǎo)體插件60a,60b 接觸孔62a、62b 導(dǎo)體插件64a:第三梳狀布線64b:第四梳狀布線65a,65b 梳齒66 槽68:阻擋金屬(barrier metal)70:導(dǎo)電膜72a、72b 槽74:阻擋金屬76:導(dǎo)電膜
具體實(shí)施例方式第一實(shí)施方式使用圖1至圖11來說明本發(fā)明的第一實(shí)施方式的電容元件及具有該電容元件的 半導(dǎo)體器件以及它們的制造方法。電容元件及半導(dǎo)體器件首先，使用圖1至圖3來說明本實(shí)施方式的電容元件及具有該電容元件的半導(dǎo)體 器件。圖1是示出了本實(shí)施方式的半導(dǎo)體器件的立體圖。另外，在圖1中省略了以埋入第 一電極16a及第二電極的方式形成的層間絕緣膜18、26、34、42。圖2是示出了本實(shí)施方式 的半導(dǎo)體器件的剖視圖。圖3是示出了本實(shí)施方式的半導(dǎo)體器件的俯視圖。圖2與圖3的 A-A'線剖面相對(duì)應(yīng)。如圖1所示那樣，在例如由硅基板構(gòu)成的半導(dǎo)體基板10上形成例如由氧化硅膜構(gòu) 成的層間絕緣膜12。在半導(dǎo)體基板10上適當(dāng)?shù)匦纬捎形磮D示的晶體管、導(dǎo)體插件及布線寸。在層間絕緣膜12上形成有梳狀(梳齒狀)的第一布線14a和梳狀(梳齒狀)的第二布線14b。第一梳狀布線14a和第二梳狀布線14b形成于相同的層。第一梳狀布線14a 具有多個(gè)梳齒15a。第一梳狀布線14a的多個(gè)梳齒15a是以平行的方式形成的。第二梳狀 布線14b具有多個(gè)梳齒15b。第二梳狀布線14b的多個(gè)梳齒15b是以平行的方式形成的。 第一梳狀布線14a的多個(gè)梳齒15a和第二梳狀布線14b的多個(gè)梳齒15b是以相互被插入 的方式形成的。換句話說，第一梳狀布線14a的多個(gè)梳齒15a和第二梳狀布線14b的多個(gè) 梳齒15b是以相互組合的方式形成的。第一梳狀布線14a的梳齒15a與第二梳狀布線14b 的梳齒15b被配置成相互對(duì)置。第二梳狀布線14b的一個(gè)梳齒15b被配置在第一梳狀布線 14a的一個(gè)梳齒15a與第一梳狀布線14b的另一梳齒15b之間。此外，第一梳狀布線14a的其它梳齒15a被配置在第二梳狀布線14b的一個(gè)梳齒15b與第二梳狀布線14b的另一梳齒 15b之間。第一梳狀布線14a例如與第一電位連接。第二梳狀布線14b例如與不同于第一 電位的第二電位連接。第一電位例如為電源電位。第二電位例如為接地電位。通過使第一 梳狀布線14a的梳齒15a與第二梳狀布線14b的梳齒15b之間的間隔變窄，能夠使第一電 極16a與第二電極16b之間的間隔也變窄，從而能夠提高電容元件的每單位面積的靜電電 容。 在形成有第一梳狀布線14a及第二梳狀布線14b的半導(dǎo)體基板10上，以在相對(duì) 于半導(dǎo)體基板10的表面垂直的方向上突出的方式形成有多個(gè)第一電極16a及多個(gè)第二電 極16b。多個(gè)第一電極16a及多個(gè)第二電極16b是交互地形成的，在從半導(dǎo)體基板10的 上方觀察時(shí)，多個(gè)第一電極16a及多個(gè)第二電極16b整體排列成棋盤格狀(checker board design)(參照?qǐng)D 3)。多個(gè)第一電極16a構(gòu)成了電容元件(電容部)的一側(cè)的電極，多個(gè)第二電極16b 構(gòu)成了與電容元件(電容部)的一側(cè)的電極相對(duì)置的另一側(cè)的電極。如同下面詳述的那樣，第一電極16a是將導(dǎo)體插件22a、線狀導(dǎo)電層24a、導(dǎo)體插件 30a、30b、線狀導(dǎo)電層32a、導(dǎo)體插件38a、38b及線狀導(dǎo)電層40a依次層疊而構(gòu)成的。第一電 極16a與第一梳狀布線14a連接。更具體地說，第一電極16a與第一梳狀布線14a的梳齒 15a連接。此外，如同下面詳述的那樣，第二電極16b是將導(dǎo)體插件22b、線狀導(dǎo)電層24b、導(dǎo) 體插件30c、30d、線狀導(dǎo)電層32b、導(dǎo)體插件38c、38d及線狀導(dǎo)電層40b依次層疊而構(gòu)成的。 第二電極16b與第二梳狀布線14b連接。更具體地說，第二電極16b與第二梳狀布線14b 的梳齒15b連接。第一電極16a與第二電極16b的對(duì)置面在與第一梳狀布線14a及第二梳狀布線 14b的梳齒的長(zhǎng)邊方向相交的方向上，更具體地說，第一電極16a與第二電極16b的對(duì)置面 在與第一梳狀布線14a及第二梳狀布線14b的梳齒的長(zhǎng)邊方向垂直的方向上。多個(gè)第一電極16a及多個(gè)第二電極16b埋入在層間絕緣膜18、26、34、42中。在形成有第一梳狀布線14a及第二梳狀布線14b的層間絕緣膜12上形成有例如 由氧化硅膜構(gòu)成的層間絕緣膜18。在層間絕緣膜18中形成有到達(dá)第一梳狀布線14a的梳齒15a的接觸孔20a和到 達(dá)第二梳狀布線14b的梳齒15b的接觸孔20b。在接觸孔20a、20b的內(nèi)部分別埋入有導(dǎo)體插件22a、22b。在埋入有導(dǎo)體插件22a、22b的層間絕緣膜18上形成有線狀導(dǎo)電層24a、24b。線狀 導(dǎo)電層24a與導(dǎo)體插件22a連接，線狀導(dǎo)電層24b與導(dǎo)體插件22b連接。在形成有線狀導(dǎo)電層24a、24b的層間絕緣膜18上形成有例如由氧化硅膜構(gòu)成的 層間絕緣膜26。在層間絕緣膜26中形成有分別到達(dá)線狀導(dǎo)電層24a的接觸孔28a、28b和分別到 達(dá)線狀導(dǎo)電層24b的接觸孔28c、28d。在接觸孔28a、28b的內(nèi)部分別埋入有導(dǎo)體插件30a、30b。導(dǎo)體插件30a與線狀導(dǎo) 電層24a的一側(cè)的端部連接，導(dǎo)體插件30b與線狀導(dǎo)電層24a的另一側(cè)的端部連接。此外，在接觸孔28c、28d的內(nèi)部分別埋入有導(dǎo)體插件30c、30d。導(dǎo)體插件30c與線狀導(dǎo)電層24b的一側(cè)的端部連接，導(dǎo)體插件30d與線狀導(dǎo)電層24b的另一側(cè)的端部連接。在埋入有導(dǎo)體插件30a 30d的層間絕緣膜26上形成有線狀導(dǎo)電層32a、32b。線狀導(dǎo)電層32a的一側(cè)的端部經(jīng)由導(dǎo)體插件30a與線狀導(dǎo)電層24a的一側(cè)的端部 連接。此外，線狀導(dǎo)電層32a的另一側(cè)的端部經(jīng)由導(dǎo)體插件30b與線狀導(dǎo)電層24a的另一 側(cè)的端部連接。線狀導(dǎo)電層32b的一側(cè)的端部經(jīng)由導(dǎo)體插件30c與線狀導(dǎo)電層24b的一側(cè)的端部 連接。此外，線狀導(dǎo)電層32b的另一側(cè)的端部經(jīng)由導(dǎo)體插件30d與線狀導(dǎo)電層24b的另一 側(cè)的端部連接。在形成有線狀導(dǎo)電體32a、32b的層間絕緣膜26上形成有例如由氧化硅膜構(gòu)成的 層間絕緣膜34。在層間絕緣膜34中形成有分別到達(dá)線狀導(dǎo)電層32a的接觸孔36a、36b和分別到 達(dá)線狀導(dǎo)電層32b的接觸孔36c、36d。
在接觸孔36a、36b的內(nèi)部分別埋入有導(dǎo)體插件38a、38b。導(dǎo)體插件38a與線狀導(dǎo) 電層32a的一側(cè)的端部連接，導(dǎo)體插件38b與線狀導(dǎo)電層32a的另一側(cè)的端部連接。此外，在接觸孔36c、36d的內(nèi)部分別埋入有導(dǎo)體插件38c、38d。導(dǎo)體插件38c與線 狀導(dǎo)電層32b的一側(cè)的端部連接，導(dǎo)體插件38d與線狀導(dǎo)電層32b的另一側(cè)的端部連接。在埋入有導(dǎo)體插件38a 38d的層間絕緣膜34上形成有線狀導(dǎo)電層40a、40b。線狀導(dǎo)電層40a的一側(cè)的端部經(jīng)由導(dǎo)體插件38a與線狀導(dǎo)電層32a的一側(cè)的端部 連接。此外，線狀導(dǎo)電層40a的另一側(cè)的端部經(jīng)由導(dǎo)體插件38b與線狀導(dǎo)電層32a的另一 側(cè)的端部連接。線狀導(dǎo)電層40b的一側(cè)的端部經(jīng)由導(dǎo)體插件38c與線狀導(dǎo)電層32b的一側(cè)的端部 連接。此外，線狀導(dǎo)電層340b的另一側(cè)的端部經(jīng)由導(dǎo)體插件38d與線狀導(dǎo)電層32b的另一 側(cè)的端部連接。在形成有線狀導(dǎo)電層40a、40b的層間絕緣膜34上形成有例如由氧化硅膜構(gòu)成的 層間絕緣膜42。這樣，構(gòu)成由導(dǎo)體插件22a、導(dǎo)電層24a、導(dǎo)體插件30a、30b、導(dǎo)電層32a、導(dǎo)體插件 38a、38b及導(dǎo)電層40a形成的第一電極16a。此外，構(gòu)成由導(dǎo)體插件22b、導(dǎo)電層24b、導(dǎo)體插件30c、30d、導(dǎo)電層32b、導(dǎo)體插件 38c、38d及導(dǎo)電層40b形成的第二電極16b。如上所述那樣，第一電極16a與第二電極16b交互地排列，在從半導(dǎo)體基板10的 上方觀察時(shí)，第一電極16a與第二電極16b整體排列成棋盤格狀。位于第一電極16a與第二電極16b之間的層間絕緣膜18、26、34、42具有電容元件 的電介質(zhì)層的功能。第一電極16a、電介質(zhì)層18、26、34、42以及第二電極構(gòu)成了電容元件。以這樣的方式來構(gòu)成本實(shí)施方式的半導(dǎo)體器件。根據(jù)本實(shí)施方式，第一電極16a及第二電極16b分別與在同一層上形成的第一梳 狀布線14a及第二梳狀布線14b連接。因此，構(gòu)成第一電極16a的一部分的第η層的導(dǎo)體 插件與構(gòu)成第二電極16b的一部分的第η層的導(dǎo)體插件相互對(duì)置。此外，構(gòu)成第一電極16a 的一部分的第m層的導(dǎo)電層與構(gòu)成第二電極16b的一部分的第m層的導(dǎo)電層40b相互對(duì)置。因此，根據(jù)本實(shí)施方式，能夠確保第一電極16a與第二電極16b之間的大的靜電電容。因此，根據(jù)本實(shí)施方式，能夠使每單位面積的靜電電容變得足夠大。此外，根據(jù)本實(shí)施方式，交互形成有第一電極16a與第二電極16b，在從半導(dǎo)體基板10的上方觀察時(shí)，第一電極16a與第二電極16b整體排列成棋盤格狀。因此，根據(jù)本實(shí)施方式，不僅能夠確保第一電極16a與第二電極16b之間的大的平行平板電容，還能夠確保第一電極16a與第二電極16b之間的大的邊緣電容。因此，根據(jù)本實(shí)施方式，能夠使每單位面積的靜電電容變得足夠大。此外，根據(jù)本實(shí)施方式，以在相對(duì)半導(dǎo)體基板10垂直的方向上突出的方式形成有第一電極16a與第二電極16b。因此，與在不同的層間絕緣膜上以相對(duì)層間絕緣膜的表面平行的方式形成有第一電極16a與第二電極16b的情況相比，能夠使第一電極16a與第二電極16b之間的間隔變得足夠窄。因此，根據(jù)本實(shí)施方式，能夠提供每單位面積的靜電電容大的電容元件。電容元件及半導(dǎo)體器件的制造方法接下來，使用圖4至圖11來說明本實(shí)施方式的電容元件及具有該電容元件的半導(dǎo)體器件的制造方法。圖4至圖11是示出了本實(shí)施方式的半導(dǎo)體器件的制造方法的工序圖。圖4(a)至圖9(a)是剖視圖，分別與圖4(b)至圖9(b)的A-A'線剖面相對(duì)應(yīng)。圖10是剖視圖，圖11是俯視圖。圖10與圖11的A-A'線剖面相對(duì)應(yīng)。首先，如圖4所示，在例如由硅基板構(gòu)成的半導(dǎo)體基板10上形成例如由氧化硅膜構(gòu)成的層間絕緣膜12。接下來，例如利用濺射法在整個(gè)表面上形成膜厚為200 300nm左右的由鋁等構(gòu)成的導(dǎo)電膜。接下來，使用光刻技術(shù)在該導(dǎo)電膜上形成圖案。這樣，如圖4(b)所示那樣，在層間絕緣膜12上形成具有多個(gè)梳齒15a的第一梳狀布線14a和具有多個(gè)梳齒15b的第二梳狀 布線14b。另外，在此以如下情況為例進(jìn)行了說明，即，形成由鋁等構(gòu)成的導(dǎo)電膜，并且通過對(duì)該導(dǎo)電膜進(jìn)行蝕刻來形成第一梳狀布線14a及第二梳狀布線14b，但第一梳狀布線14a及第二梳狀布線14b的形成方法并不局限于此。也可以如下所述地利用金屬鑲嵌(damascene)法來形成第一梳狀布線14a及第二梳狀布線14b。圖12至圖15是示出了本實(shí)施方式的半導(dǎo)體器件的制造方法的變形例的工序剖視圖。首先，如圖12(a)所示那樣，在形成于層間絕緣膜12上的層間絕緣膜13上形成槽66。接下來，例如利用濺射法在整個(gè)表面上形成由氮化鈦(TiN)等構(gòu)成的阻擋金屬 68。接下來，例如利用濺射法在整個(gè)表面上形成由銅(Cu)構(gòu)成的種子層(未圖示)。接下來，利用電鍍法在整個(gè)表面上形成由銅(Cu)構(gòu)成的導(dǎo)電膜70(參照?qǐng)D 12(b))。接下來，利用CMP(Chemical Mechanical Polishing，化學(xué)機(jī)械研磨)法對(duì)導(dǎo)電膜70、種子層及阻擋金屬68進(jìn)行研磨，直至露出層間絕緣膜13的表面。這樣，使由銅(Cu)構(gòu)成的第一梳狀布線14a及由銅(Cu)構(gòu)成的第二梳狀布線14b埋入層間絕緣膜13中(參照 圖 13(a))。這樣，也可以利用金屬鑲嵌法來形成第一梳狀布線15a及第二梳狀布線15b。接下來，如圖5所示那樣，在形成有第一梳狀布線14a及第二梳狀布線14b的層間 絕緣膜12上形成例如由氧化硅膜構(gòu)成的層間絕緣膜18。接下來，例如利用光刻(photolithography)技術(shù)，在層間絕緣膜18中形成到達(dá)第 一梳狀布線14a的梳齒15a的接觸孔20a和到達(dá)第二梳狀布線14b的梳齒15b的接觸孔 20b。接下來，例如利用CVD法在整個(gè)表面上形成阻擋膜(barrier film)及鎢膜。作為 該阻擋膜的材料，能夠使用鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)等。接下來，例如利用CMP法對(duì)鎢膜及阻擋膜進(jìn)行研磨，直至露出層間絕緣膜18的表 面。由此，在接觸孔20a、20b的內(nèi)部分別埋入例如由鎢構(gòu)成的導(dǎo)體插件22a、22b。接下來，例如利用濺射法在整個(gè)表面上形成膜厚為200 300nm的由鋁等構(gòu)成的 導(dǎo)電膜。接下來，使用光刻技術(shù)在該導(dǎo)電膜上形成圖案。這樣，在層間絕緣膜18上形成線 狀導(dǎo)電層24a與線狀導(dǎo)電層24b。這些導(dǎo)電層24a、24b是交互地形成的，在從半導(dǎo)體基板10 的上方觀察時(shí)，導(dǎo)電層24a、24b整體排列成棋盤格狀。線狀導(dǎo)電層24a的一側(cè)的端部與導(dǎo) 體插件22a連接。導(dǎo)電層24a經(jīng)由導(dǎo)體插件22a與梳狀布線14a電連接。此外，線狀導(dǎo)電 層24b的一側(cè)的端部與導(dǎo)體插件22b連接。導(dǎo)電層24b經(jīng)由導(dǎo)體插件22b與梳狀布線14b 電連接(參照?qǐng)D6)。另外，在此，以如下情況為例進(jìn)行了說明，S卩，形成由鋁等來構(gòu)成的導(dǎo)電膜，并且對(duì) 該導(dǎo)電膜進(jìn)行蝕刻，由此形成導(dǎo)電層24a及導(dǎo)電層24b，但導(dǎo)電層24a及導(dǎo)電層24b的形成 方法并不局限于此。也可以如下所述地利用雙金屬鑲嵌(dual damascene)法來形成導(dǎo)電 層24a及導(dǎo)電層24b。首先，如圖13(b)所示那樣，在層間絕緣膜18形成到達(dá)第一梳狀布線15a的接觸 孔20a和到達(dá)第二梳狀布線15b的接觸孔20b。接下來，如圖14(a)所示那樣，在層間絕緣膜18形成用于埋入導(dǎo)電層24a、24b的 槽 72a、72b。接下來，例如利用濺射法在整個(gè)表面上形成由氮化鈦(TiN)等構(gòu)成的阻擋金屬 74。接下來，例如利用濺射法在整個(gè)表面上形成由銅(Cu)構(gòu)成的種子層(未圖示)。接下來，利用電鍍法在整個(gè)表面上形成由銅(Cu)構(gòu)成的導(dǎo)電膜76(參照?qǐng)D 14(b))。接下來，利用CMP法對(duì)導(dǎo)電膜76、種子層及阻擋金屬74進(jìn)行研磨，直至露出層間絕 緣膜18的表面。這樣，由銅(Cu)構(gòu)成的導(dǎo)體插件22a和由銅(Cu)構(gòu)成的導(dǎo)電層24a成為 一體，并且由銅(Cu)構(gòu)成的導(dǎo)體插件22b和由銅(Cu)構(gòu)成的導(dǎo)電層24b成為一體(參照 圖 15)。也可以像這樣利用雙金屬鑲嵌法來形成導(dǎo)體插件22a、22b及導(dǎo)電層24a、24b。接下來，如圖7所示那樣，例如利用CVD法在形成有導(dǎo)電層24a、24b的層間絕緣膜18的整個(gè)表面上形成例如由氧化硅膜構(gòu)成的層間絕緣膜26。接下來，使用光刻技術(shù)在層間絕緣膜26中形成到達(dá)導(dǎo)電層24a的一側(cè)的端部的接 觸孔28a、到達(dá)導(dǎo)電層24a的另一側(cè)的端部的接觸孔28b、到達(dá)導(dǎo)電層24b的一側(cè)的端部的 接觸孔28c以及到達(dá)導(dǎo)電層24b的另一側(cè)的端部的接觸孔28d。接下來，例如利用CVD法在整個(gè)表面上形成阻擋膜及鎢膜。接下來，例如利用CMP法對(duì)鎢膜及阻擋膜進(jìn)行研磨，直至露出層間絕緣膜26的表 面。由此，在接觸孔28a 28d的內(nèi)部分別埋入例如由鎢構(gòu)成的導(dǎo)體插件30a 30d。接下來，例如利用濺射法在整個(gè)表面上形成膜厚為200 300nm左右的由鋁等構(gòu) 成的導(dǎo)電膜。
接下來，使用光刻技術(shù)在該導(dǎo)電膜上形成圖案。這樣，在層間絕緣膜26上形成線 狀導(dǎo)電層32a和線狀導(dǎo)電層32b。這些導(dǎo)電層32a、32b是交互地形成的，在從半導(dǎo)體基板 10的上方觀察時(shí)，導(dǎo)電層32a、32b整體排列成棋盤格狀(參照?qǐng)D8)。線狀導(dǎo)電層32a的一 側(cè)的端部與導(dǎo)體插件30a連接，線狀導(dǎo)電層32a的另一側(cè)的端部與導(dǎo)體插件30b連接。導(dǎo) 電層32a經(jīng)由導(dǎo)體插件30a、30b與導(dǎo)電層24a、24b電連接。在本實(shí)施方式中，因?yàn)閷?dǎo)電層 32a經(jīng)由兩個(gè)導(dǎo)體插件30a、30b與導(dǎo)電層24a電連接，所以能夠充分確保導(dǎo)電層32a與導(dǎo)電 層24a之間的連接的可靠性。導(dǎo)電層32b經(jīng)由導(dǎo)體插件30c、30d與導(dǎo)電層24b電連接。在 本實(shí)施方式中，因?yàn)閷?dǎo)電層32b經(jīng)由兩個(gè)導(dǎo)體插件30c、30d與導(dǎo)電層24a電連接，所以能夠 充分確保導(dǎo)電層32b與導(dǎo)電層24b之間的連接的可靠性。此外，在本實(shí)施方式中，與僅通過 一個(gè)導(dǎo)體插件30a來連接導(dǎo)電層32a與導(dǎo)電層24a并且僅通過一個(gè)導(dǎo)體插件30c來連接導(dǎo) 電層32b與導(dǎo)電層24b的情況相比，能夠使導(dǎo)體插件30a、30b與導(dǎo)體插件30c、30d的對(duì)置 的面積增大。因此，根據(jù)本實(shí)施方式，能夠有助于提高每單位面積的靜電電容。另外，在此，以如下情況為例進(jìn)行了說明，S卩，形成由鋁等來構(gòu)成的導(dǎo)電膜，并且對(duì) 該導(dǎo)電膜進(jìn)行蝕刻，由此形成導(dǎo)電層32a及導(dǎo)電層32b，但導(dǎo)電層32a及導(dǎo)電層32b的形成 方法并不局限于此。例如，也可以在層間絕緣膜形成用于埋入導(dǎo)體插件30a 30d的接觸孔 以及用于埋入導(dǎo)電層32a、32b的槽，在該接觸孔內(nèi)、槽內(nèi)及層間絕緣膜上形成由銅(Cu)構(gòu) 成的導(dǎo)電膜，并對(duì)該導(dǎo)電膜進(jìn)行研磨，直至露出層間絕緣膜的表面，由此將由銅(Cu)構(gòu)成 的導(dǎo)體插件30a 30d和由銅(Cu)構(gòu)成的導(dǎo)電層32a、32b埋入層間絕緣膜中(未圖示)。 艮口，也可以利用雙金屬鑲嵌法來形成導(dǎo)體插件30a 30d及導(dǎo)電層32a、32b。此時(shí)，由銅 (Cu)構(gòu)成的導(dǎo)體插件30a、30b和由銅(Cu)構(gòu)成的導(dǎo)電層32a成為一體，并且由銅(Cu)構(gòu) 成的導(dǎo)體插件30c、30d和由銅(Cu)構(gòu)成的導(dǎo)電層32b成為一體。接下來，例如利用CVD法在形成有導(dǎo)電層32a、32b的層間絕緣膜26的整個(gè)表面上 形成例如由氧化硅膜構(gòu)成的層間絕緣膜34。接下來，使用光刻技術(shù)在層間絕緣膜34中形成到達(dá)導(dǎo)電層32a的一側(cè)的端部的接 觸孔38a、到達(dá)導(dǎo)電層32a的另一側(cè)的端部的接觸孔38b、到達(dá)導(dǎo)電層32b的一側(cè)的端部的 接觸孔38c以及到達(dá)導(dǎo)電層23b的另一側(cè)的端部的接觸孔38d。接下來，例如利用CVD法在整個(gè)表面上形成阻擋膜及鎢膜。接下來，例如利用CMP法對(duì)鎢膜及阻擋膜進(jìn)行研磨，直至露出層間絕緣膜34的表 面。由此，在接觸孔36a 36d的內(nèi)部分別埋入例如由鎢構(gòu)成的導(dǎo)體插件38a 38d(參照 圖9)。
接下來，例如利用濺射法在整個(gè)表面上形成膜厚為200nm 300nm左右的由鋁等構(gòu)成的導(dǎo)電膜。接下來，使用光刻技術(shù)在該導(dǎo)電膜上形成圖案。這樣，在層間絕緣膜34上形成由 導(dǎo)電膜構(gòu)成的線狀導(dǎo)電層40a和由導(dǎo)電膜構(gòu)成的線狀導(dǎo)電層40b。這些導(dǎo)電層40a、40b是 交互地形成的，在從半導(dǎo)體基板10的上方觀察時(shí)，導(dǎo)電層40a、40b整體排列成棋盤格狀。線 狀導(dǎo)電層40a的一側(cè)的端部與導(dǎo)體插件38a連接，線狀導(dǎo)電層40a的另一側(cè)的端部與導(dǎo)體 插件38b連接。此外，線狀導(dǎo)電層40b的一側(cè)的端部與導(dǎo)體插件38c連接，線狀導(dǎo)電層40b 的另一側(cè)的端部與導(dǎo)體插件38d連接。另外，在此，以如下情況為例進(jìn)行了說明，S卩，形成由鋁等構(gòu)成的導(dǎo)電膜，并且對(duì)該 導(dǎo)電膜進(jìn)行蝕刻，由此形成導(dǎo)電層40a及導(dǎo)電層40b，但導(dǎo)電層40a及導(dǎo)電層40b的形成方 法并不局限于此。例如，也可以在層間絕緣膜形成用于埋入導(dǎo)體插件38a 38d的接觸孔以 及用于埋入導(dǎo)電層40a、40b的槽，在該接觸孔內(nèi)、槽內(nèi)及層間絕緣膜上形成由銅(Cu)構(gòu)成 的導(dǎo)電膜，并對(duì)該導(dǎo)電膜進(jìn)行研磨，直至露出層間絕緣膜的表面，由此將由銅(Cu)構(gòu)成的 導(dǎo)體插件38a 38d以及由銅(Cu)構(gòu)成的導(dǎo)電層40a、40b埋入層間絕緣膜中(未圖示)。 艮口，也可以利用雙金屬鑲嵌法來形成導(dǎo)體插件38a 38d及導(dǎo)電層32a、32b。此時(shí)，由銅 (Cu)構(gòu)成的導(dǎo)體插件38a、38b和由銅(Cu)構(gòu)成的導(dǎo)電層40a成為一體，并且由銅(Cu)構(gòu) 成的導(dǎo)體插件38c、38d和由銅(Cu)構(gòu)成的導(dǎo)電層40b成為一體。接下來，例如利用CVD法在整個(gè)表面上形成例如由氧化硅膜構(gòu)成的層間絕緣膜 42。以這樣的方式來制造本實(shí)施方式的半導(dǎo)體器件(參照?qǐng)D10及圖11)。根據(jù)本實(shí)施方式，通過適宜地層疊導(dǎo)體插件22a、導(dǎo)電層24a、導(dǎo)體插件30a、30b、 導(dǎo)電層32a、導(dǎo)體插件38a、38b及導(dǎo)電層40a來形成第一電極16a，并且通過適宜地層疊導(dǎo) 體插件22b、導(dǎo)電層24b、導(dǎo)體插件30c、30d、導(dǎo)電層32b、導(dǎo)體插件38c、38d及導(dǎo)電層40b來 形成第二電極16b。因此，根據(jù)本實(shí)施方式，不需要使用特殊的制造工序、特殊的布線規(guī)則 等。這樣，根據(jù)本實(shí)施方式，能夠使用通常的制造工序來制造電容元件及具有該電容元件的 半導(dǎo)體器件。變形例接下來，使用圖16來說明本實(shí)施方式的電容元件及具有該電容元件的半導(dǎo)體器 件的變形例。圖16是示出了本變形例的半導(dǎo)體器件的剖視圖。本變形例的電容元件及使用該電容元件的半導(dǎo)體器件的主要特征是線狀導(dǎo)電層 24a、24b通過埋入在層間絕緣膜26中的線狀導(dǎo)電層30e、30f分別與線狀導(dǎo)電層32a、32b連 接，線狀導(dǎo)電層32a、32b通過埋入在層間絕緣膜34中的線狀導(dǎo)電層38e、38f與線狀導(dǎo)電層 40a,40b 連接。這樣，無需通過導(dǎo)體插件30a 30d來分別連接線狀導(dǎo)電層24a、24b與線狀導(dǎo)電 層32a、32b之間，可以通過線狀導(dǎo)電層30e、30f來分別連接線狀導(dǎo)電層24a、24b與線狀導(dǎo) 電層32a、32b之間。此外，無需通過導(dǎo)體插件38a 38d來分別連接線狀導(dǎo)電層32a、32b 與線狀導(dǎo)電層40a、40b之間，可以通過線狀導(dǎo)電層38e、38f來分別連接線狀導(dǎo)電層32a、32b 與線狀導(dǎo)電層40a、40b之間。第二實(shí)施方式
使用圖17至圖31來說明本發(fā)明的第二實(shí)施方式的電容元件及具有該電容元件的 半導(dǎo)體器件以及它們的制造方法。對(duì)與圖1至圖16所示出的第一實(shí)施方式的電容元件及 半導(dǎo)體器件等相同的構(gòu)成要素標(biāo)注相同的附圖標(biāo)記，并省略或簡(jiǎn)述其說明。電容元件及半導(dǎo)體器件首先，使用圖17至圖19來說明本實(shí)施方式的電容元件及具有該電容元件的半導(dǎo)體器件。圖17是示出了本實(shí)施方式的半導(dǎo)體器件的立體圖。另外，在圖17中省略了以埋 入第一電極16a及第二電極的方式形成的層間絕緣膜18、26、34以及以埋入第二電極16c 及第三電極16d的方式形成的層間絕緣膜46、54。圖18是示出了本實(shí)施方式的半導(dǎo)體器件 的剖視圖。圖19是示出了本實(shí)施方式的半導(dǎo)體器件的俯視圖。圖18與圖19的A-A'線剖 面相對(duì)應(yīng)。本實(shí)施方式的半導(dǎo)體器件的主要特征是在形成有第一梳狀布線14a及第二梳狀 布線14b的層的下方，形成有與第一梳狀布線14a電連接的第三電極16c和與第二梳狀布 線14b電連接的第四電極16d。如圖18所示那樣，在例如由硅基板構(gòu)成的半導(dǎo)體基板10上形成有例如由氧化硅膜構(gòu)成的層間絕緣膜12。在形成有層間絕緣膜12的半導(dǎo)體基板10上，以在相對(duì)于半導(dǎo)體基板10的表面垂直的方向上突出的方式形成有多個(gè)第三電極16c及多個(gè)第四電極16d。多個(gè)第三電極16c及多個(gè)第四電極16d是交互地形成的，在從半導(dǎo)體基板10的上 方觀察時(shí)，多個(gè)第三電極16c及多個(gè)第四電極16d整體排列成棋盤格狀。多個(gè)第三電極16c 及多個(gè)第四電極16d被埋入在層間絕緣膜46、54中。位于第三電極16a與第四電極16b之間的層間絕緣膜46、54具有電容元件的電介 質(zhì)層的功能。如同下面詳述的那樣，第三電極16a是將線狀導(dǎo)電層44a、導(dǎo)體插件50a、50b、線狀 導(dǎo)電層52a及導(dǎo)體插件58a依次層疊而構(gòu)成的。此外，如同下面詳述的那樣，第四電極16b是將線狀導(dǎo)電層44b、導(dǎo)體插件50c、 50d、線狀導(dǎo)電層52b及導(dǎo)體插件58b依次層疊而構(gòu)成的。在層間絕緣膜12上形成有線狀導(dǎo)電層44a、44b。導(dǎo)電層44a、44b是交互地形成 的，在從半導(dǎo)體基板10的上方觀察時(shí)，導(dǎo)電層44a、44b整體排列成棋盤格狀。在形成有線狀導(dǎo)電層44a、44b的層間絕緣膜12上，形成有例如由氧化硅膜構(gòu)成的 層間絕緣膜46。在層間絕緣膜46中形成有分別到達(dá)線狀導(dǎo)電層44a的接觸孔48a、48b和分別到 達(dá)線狀導(dǎo)電層44b的接觸孔48c、48d。在接觸孔48a、48b的內(nèi)部分別埋入有導(dǎo)體插件50a、50b。導(dǎo)體插件50a與線狀導(dǎo) 電層44a的一側(cè)的端部連接，導(dǎo)體插件50b與線狀導(dǎo)電層44a的另一側(cè)的端部連接。此外，在接觸孔48c、48d的內(nèi)部分別埋入有導(dǎo)體插件50c、50d。導(dǎo)體插件50c與線 狀導(dǎo)電層44b的一側(cè)的端部連接，導(dǎo)體插件50d與線狀導(dǎo)電層44b的另一側(cè)的端部連接。在埋入有導(dǎo)體插件50a 50d的層間絕緣膜46上形成有線狀導(dǎo)電層52a、52b。在形成有線狀導(dǎo)電層52a、52b的層間絕緣膜46上形成有例如由氧化硅膜構(gòu)成的 層間絕緣膜54。
在層間絕緣膜54中形成有到達(dá)線狀導(dǎo)電層52a的一側(cè)的端部的接觸孔56a和到 達(dá)線狀導(dǎo)電層52b的一側(cè)的端部的接觸孔56b。在接觸孔56a、56b的內(nèi)部分別埋入有導(dǎo)體插件58a、58b。導(dǎo)體插件58a與線狀導(dǎo) 電層52a的一側(cè)的端部連接，導(dǎo)體插件58b與線狀導(dǎo)電層52b的一側(cè)的端部連接。在埋入有導(dǎo)體插件58a、58b的層間絕緣膜54上形成有第一梳狀布線14a和第二 梳狀布線14b (參照?qǐng)D19)。第一梳狀布線14a與第二梳狀布線14b形成于相同的層。第一 梳狀布線14a的多個(gè)梳齒15a與第二梳狀布線14b的多個(gè)梳齒15b是以相互被插入的方式 形成的。第三電極16c的上部與第一梳狀布線14a連接。更具體地說，第三電極16c的上 部與第 一梳狀布線14a的梳齒15a連接。第四電極16d的上部與第二梳狀布線14b連接。 更具體地說，第四電極16d的上部與第二梳狀布線14b的梳齒15b連接。第一梳狀布線14a 例如與第一電位連接。第二梳狀布線14b例如與不同于第一電位的第二電位連接。第一電 位例如為電源電位。第二電位例如為接地電位。在形成有第一梳狀布線14a及第二梳狀布線14b的層間絕緣膜54上，以在相對(duì)于 半導(dǎo)體基板10的表面垂直的方向上突出的方式形成有多個(gè)第一電極16a及多個(gè)第二電極 16b。多個(gè)第一電極16a及多個(gè)第二電極16b是交互地形成的，在從半導(dǎo)體基板10的上方 觀察時(shí)，多個(gè)第一電極16a及多個(gè)第二電極16b整體排列成棋盤格狀如同下面詳述的那樣，第一電極16a是將導(dǎo)體插件22a、線狀導(dǎo)電層24a、導(dǎo)體插件 30a、30b及線狀導(dǎo)電層32a依次層疊而構(gòu)成的。此外，如同下面詳述的那樣，第二電極16b是將導(dǎo)體插件22b、線狀導(dǎo)電層24b、導(dǎo) 體插件30c、30d及線狀導(dǎo)電層32b依次層疊而構(gòu)成的。在形成有第一梳狀布線14a及第二梳狀布線14b的層間絕緣膜54上形成有例如 由氧化硅膜構(gòu)成的層間絕緣膜18。在層間絕緣膜18中形成有到達(dá)第一梳狀布線14a的梳齒15a的接觸孔20a和到 達(dá)第二梳狀布線14b的梳齒15b的接觸孔20b。在接觸孔20a、20b的內(nèi)部分別埋入有導(dǎo)體插件22a、22b。在埋入有導(dǎo)體插件22a、22b的層間絕緣膜18上形成有線狀導(dǎo)電層24a、24b。線狀 導(dǎo)電層24a與導(dǎo)體插件22a連接，線狀導(dǎo)電層24b與導(dǎo)體插件22b連接。在形成有線狀導(dǎo)電層24a、24b的層間絕緣膜18上形成有例如由氧化硅膜構(gòu)成的 層間絕緣膜26。在層間絕緣膜26中形成有分別到達(dá)線狀導(dǎo)電層24a的接觸孔28a、28b以及分別 到達(dá)線狀導(dǎo)電層24b的接觸孔28c、28d。在接觸孔28a、28b的內(nèi)部分別埋入有導(dǎo)體插件30a、30b。導(dǎo)體插件30a與線狀導(dǎo) 電層24a的一側(cè)的端部連接，導(dǎo)體插件30b與線狀導(dǎo)電層24a的另一側(cè)的端部連接。此外，在接觸孔28c、28d的內(nèi)部分別埋入有導(dǎo)體插件30c、30d。導(dǎo)體插件30c與線 狀導(dǎo)電層24b的一側(cè)的端部連接，導(dǎo)體插件30d與線狀導(dǎo)電層24b的另一側(cè)的端部連接。在埋入有導(dǎo)體插件30a 30d的層間絕緣膜26上形成有線狀導(dǎo)電層32a、32b。線狀導(dǎo)電層32a的一側(cè)的端部經(jīng)由導(dǎo)體插件30a與線狀導(dǎo)電層24a的一側(cè)的端部 連接。此外，線狀導(dǎo)電層32a的另一側(cè)的端部經(jīng)由導(dǎo)體插件30b與線狀導(dǎo)電層24a的另一 側(cè)的端部連接。
線狀導(dǎo)電層32b的一側(cè)的端部經(jīng)由導(dǎo)體插件30c與線狀導(dǎo)電層24b的一側(cè)的端部 連接。此外，線狀導(dǎo)電層32b的另一側(cè)的端部經(jīng)由導(dǎo)體插件30d與線狀導(dǎo)電層24b的另一 側(cè)的端部連接。在形成有線狀導(dǎo)電體32a、32b的層間絕緣膜26上形成有例如由氧化硅膜構(gòu)成的 層間絕緣膜34。以這樣的方式來構(gòu)成本實(shí)施方式的電容元件及具有該電容元件的半導(dǎo)體器件。根據(jù)本實(shí)施方式，在第一梳狀布線14a的上方和下方分別形成有與第一電位連接 的第一電極16a和第三電極16c，在第二梳狀布線14b的上方和下方分別形成有與第二電 位連接的第二電極16b和第四電極16d。因此，根據(jù)本實(shí)施方式，能夠分別降低從第一電極 16a至第一電極16a的末端的電阻、從第一電極16a至第三電極16c的末端的電阻、從第二 電極16b至第二電極16b的末端的電阻及從第二電極16b至第四電極16d的末端的電阻， 進(jìn)而能夠提供頻率特性良好的電容元件。電容元件及半導(dǎo)體器件的制造方法接下來，使用圖20至圖31來說明本實(shí)施方式的電容元件及具有該電容元件的半 導(dǎo)體器件的制造方法。圖20至圖31是示出了本實(shí)施方式的半導(dǎo)體器件的制造方法的工序 圖。圖20(a)至圖25(a)是剖視圖，它們分別與圖20 (b)至圖25(b)的A-A'線剖面相對(duì) 應(yīng)。圖26是剖視圖，圖27是俯視圖。圖26與圖27的A-A'線剖面相對(duì)應(yīng)。圖28是剖視 圖，圖29是俯視圖。圖28與圖29的A-A'線剖面相對(duì)應(yīng)。圖30是剖視圖，圖31是俯視 圖。圖30與圖31的A-A'線剖面相對(duì)應(yīng)。首先，在例如由硅基板構(gòu)成的半導(dǎo)體基板10上形成例如由氧化硅膜構(gòu)成的層間 絕緣膜12。接下來，例如利用濺射法在整個(gè)表面上形成膜厚為200 300nm左右的由鋁等構(gòu) 成的導(dǎo)電膜。接下來，使用光刻技術(shù)在該導(dǎo)電膜上形成圖案。這樣，在層間絕緣膜12上形成線 狀導(dǎo)電層44a、44b。導(dǎo)電層44a、44b是交互地形成的，在從半導(dǎo)體基板10的上方觀察時(shí)，導(dǎo) 電層44a、44b整體排列成棋盤格狀(參照?qǐng)D20)。另外，在此以如下情況為例進(jìn)行了說明，S卩，形成由鋁等構(gòu)成的導(dǎo)電膜，并對(duì)該導(dǎo) 電膜進(jìn)行蝕刻，由此形成導(dǎo)電層44a、44b，但導(dǎo)電層44a、44b的形成方法并不局限于此。也 可以在層間絕緣膜上形成槽，在該槽的內(nèi)部及層間絕緣膜上形成由銅(Cu)構(gòu)成的導(dǎo)電膜， 并對(duì)該導(dǎo)電膜進(jìn)行研磨，直至露出層間絕緣膜的表面，由此將由銅(Cu)構(gòu)成的導(dǎo)電層44a 及由銅(Cu)構(gòu)成的導(dǎo)電層44b埋入層間絕緣膜中(未圖示)。即，也可以利用單金屬鑲嵌 (single damascene)法來將導(dǎo)電層44a及導(dǎo)電層44b埋入層間絕緣膜中。接下來，例如利用CVD法在整個(gè)表面上形成例如由氧化硅膜構(gòu)成的層間絕緣膜 46。接下來，使用光刻技術(shù)在層間絕緣膜46中形成到達(dá)導(dǎo)電層44a的一側(cè)的端部的接 觸孔48a、到達(dá)導(dǎo)電層44a的另一側(cè)的端部的接觸孔48b、到達(dá)導(dǎo)電層44b的一側(cè)的端部的 接觸孔48c及到達(dá)導(dǎo)電層44b的另一側(cè)的端部的接觸孔48d(參照?qǐng)D21)。 接下來，例如利用濺射法在整個(gè)表面上形成膜厚為200 300nm左右的由鋁等構(gòu) 成的導(dǎo)電膜。
接下來，使用光刻技術(shù)在該導(dǎo)電膜上形成圖案。這樣，在層間絕緣膜46上形成線 狀導(dǎo)電層52a和線狀導(dǎo)電層52b。這些導(dǎo)電層52a、52b是交互地形成的，在從半導(dǎo)體基板10 的上方觀察時(shí)，導(dǎo)電層52a、52b整體排列成棋盤格狀(參照?qǐng)D22)。線狀導(dǎo)電層52a的一側(cè) 的端部與導(dǎo)體插件50a連接，線狀導(dǎo)電層52a的另一側(cè)的端部與導(dǎo)體插件50b連接。導(dǎo)電 層52a經(jīng)由導(dǎo)體插件50a、50b與導(dǎo)電層44a、44b電連接。導(dǎo)電層52b經(jīng)由導(dǎo)體插件50c、 50d與導(dǎo)電層44b電連接。另外，在此，以如下情況為例進(jìn)行了說明，即，形成由鋁等構(gòu)成的導(dǎo)電膜，并對(duì)該導(dǎo) 電膜進(jìn)行蝕刻，由此形成導(dǎo)電層52a及導(dǎo)電層52b，但導(dǎo)電層52a及導(dǎo)電層52b的形成方法 并不局限于此。例如，也可以在層間絕緣膜中形成用于埋入導(dǎo)體插件50a 50d的接觸孔 以及用于埋入導(dǎo)電層52a、52b的槽，在該接觸孔內(nèi)、槽內(nèi)及層間絕緣膜上形成由銅(Cu)構(gòu) 成的導(dǎo)電膜，并對(duì)該導(dǎo)電膜進(jìn)行研磨，直至露出層間絕緣膜的表面，由此將由銅(Cu)構(gòu)成 的導(dǎo)體插件50a 50d和由銅(Cu)構(gòu)成的導(dǎo)電層52a、52b埋入層間絕緣膜中(未圖示)。 艮口，也可以利用雙金屬鑲嵌法來形成導(dǎo)體插件50a 50d及導(dǎo)電層52a、52b。此時(shí)，由銅 (Cu)構(gòu)成的導(dǎo)體插件50a、50b和由銅(Cu)構(gòu)成的導(dǎo)電層52a成為一體，并且由銅(Cu)構(gòu) 成的導(dǎo)體插件50c、50d與由銅(Cu)構(gòu)成的導(dǎo)電層52b成為一體。接下來，例如利用CVD法在形成有導(dǎo)電層52a、52b的層間絕緣膜46的整個(gè)表面上 形成例如由氧化硅膜構(gòu)成的層間絕緣膜54。接下來，使用光刻技術(shù)在層間絕緣膜54中形成到達(dá)導(dǎo)電層52a的一側(cè)的端部的接 觸孔56a和到達(dá)導(dǎo)電層52b的一側(cè)的端部的接觸孔56b。接下來，例如利用CVD法在整個(gè)表面上形成阻擋膜及鎢膜。接下來，例如利用CMP法對(duì)鎢膜及阻擋膜進(jìn)行研磨，直至露出層間絕緣膜54的表 面。由此，在接觸孔56a、56b的內(nèi)部分別埋入例如由鎢構(gòu)成的導(dǎo)體插件58a、58b(參照?qǐng)D 23)。接下來，例如利用濺射法在整個(gè)表面上形成膜厚為200 300nm左右的由鋁等構(gòu) 成的導(dǎo)電膜。接下來，使用光刻技術(shù)在該導(dǎo)電膜上形成圖案。這樣，在層間絕緣膜54上形成具 有多個(gè)梳齒15a的第一梳狀布線14a和具有多個(gè)梳齒15b的第二梳狀布線14b (參照?qǐng)D24)。另外，在此，以如下情況為例進(jìn)行了說明，S卩，形成由鋁等構(gòu)成的導(dǎo)電膜，并對(duì)該導(dǎo) 電膜進(jìn)行蝕刻，由此形成第一梳狀布線14a及第二梳狀布線14b，但第一梳狀布線14a及第 二梳狀布線14b的形成方法并不局限于此。例如，也可以在層間絕緣膜中形成用于埋入導(dǎo) 體插件58a、58b的接觸孔以及用于埋入梳狀布線14a、14b的槽，在該接觸孔內(nèi)、槽內(nèi)及層間 絕緣膜上形成由銅(Cu)構(gòu)成的導(dǎo)電膜，并對(duì)該導(dǎo)電膜進(jìn)行研磨，直至露出層間絕緣膜的表 面，由此將由銅(Cu)構(gòu)成的導(dǎo)體插件58a、58b和由銅(Cu)構(gòu)成的梳狀布線14a、14b埋入 層間絕緣膜中(未圖示)。即，也可以利用雙金屬鑲嵌法來形成導(dǎo)體插件58a、58b及梳狀 布線14a、14b。此時(shí)，由銅(Cu)構(gòu)成的導(dǎo)體插件58a與由銅(Cu)構(gòu)成的第一梳狀布線14a 成為一體，并且由銅(Cu)構(gòu)成的導(dǎo)體插件58b與由銅(Cu)構(gòu)成的第二梳狀布線14b成為 一體。接下來，例如利用CVD法在形成有第一梳狀布線14a及第二梳狀布線14b的層間 絕緣膜54的整個(gè)表面上形成例如由氧化硅膜構(gòu)成的層間絕緣膜18。
接下來，例如使用光刻技術(shù)在層間絕緣膜18中形成到達(dá)第一梳狀布線14a的接觸 孔20a和到達(dá)第二梳狀布線14b的接觸孔20b。接下來，例如利用CVD法在整個(gè)表面上形成阻擋膜及鎢膜。接下來，例如利用CMP法對(duì)鎢膜及阻擋膜進(jìn)行研磨，直至露出層間絕緣膜18的表 面。由此，在接觸孔20a、20b的內(nèi)部分別埋入例如由鎢構(gòu)成的導(dǎo)體插件22a、22b(參照?qǐng)D 25)。接下來，例如利用濺射法在整個(gè)表面上形成膜厚為200 300nm左右的由鋁等構(gòu) 成的導(dǎo)電膜。接下來，使用光刻技術(shù)在該導(dǎo)電膜上形成圖案。這樣，在層間絕緣膜18上形成線 狀導(dǎo)電層24a和線狀導(dǎo)電層24b。這些導(dǎo)電層24a、24b是交互地形成的，在從半導(dǎo)體基板10 的上方觀察時(shí)，導(dǎo)電層24a、24b整體排列成棋盤格狀。線狀導(dǎo)電層24a的一側(cè)的端部與導(dǎo) 體插件22a連接。導(dǎo)電層24a經(jīng)由導(dǎo)體插件22a與梳狀布線14a電連接。此外，線狀導(dǎo)電 層24b的一側(cè)的端部與導(dǎo) 體插件22b連接。導(dǎo)電層24b經(jīng)由導(dǎo)體插件22b與梳狀布線14b 電連接(參照?qǐng)D26及圖27)。另外，在此，以如下情況為例進(jìn)行了說明，S卩，形成由鋁等構(gòu)成的導(dǎo)電膜，并對(duì)該導(dǎo) 電膜進(jìn)行蝕刻，由此形成導(dǎo)電層24a及導(dǎo)電層24b，但導(dǎo)電層24a及導(dǎo)電層24b的形成方法 并不局限于此。例如，也可以在層間絕緣膜中形成用于埋入導(dǎo)體插件22a、22b的接觸孔以 及用于埋入導(dǎo)電層24a、24b的槽，在該接觸孔內(nèi)、槽內(nèi)及層間絕緣膜上形成由銅(Cu)構(gòu)成 的導(dǎo)電膜，并對(duì)該導(dǎo)電膜進(jìn)行研磨，直至露出層間絕緣膜的表面，由此將由銅(Cu)構(gòu)成的 導(dǎo)體插件22a、22b以及由銅(Cu)構(gòu)成的導(dǎo)電層24a、24b埋入層間絕緣膜中(未圖示)。即， 也可以利用雙金屬鑲嵌法來形成導(dǎo)體插件22a、22b及導(dǎo)電層24a、24b。此時(shí)，由銅(Cu)構(gòu) 成的導(dǎo)體插件22a和由銅(Cu)構(gòu)成的導(dǎo)電層24a成為一體，并且由銅(Cu)構(gòu)成的導(dǎo)體插 件22b和由銅(Cu)構(gòu)成的導(dǎo)電層24b成為一體。接下來，例如利用CVD法在形成有導(dǎo)電層24a、24b的層間絕緣膜18的整個(gè)表面上 形成例如由氧化硅膜構(gòu)成的層間絕緣膜26。接下來，使用光刻技術(shù)在層間絕緣膜26中形成到達(dá)導(dǎo)電層24a的一側(cè)的端部的接 觸孔28a、到達(dá)導(dǎo)電層24a的另一側(cè)的端部的接觸孔28b、到達(dá)導(dǎo)電層24b的一側(cè)的端部的 接觸孔28c以及到達(dá)導(dǎo)電層24b的另一側(cè)的端部的接觸孔28d。接下來，例如利用CVD法在整個(gè)表面上形成阻擋膜及鎢膜。接下來，例如利用CMP法對(duì)鎢膜及阻擋膜進(jìn)行研磨，直至露出層間絕緣膜26的表 面。由此，在接觸孔28a 28d的內(nèi)部分別埋入例如由鎢構(gòu)成的導(dǎo)體插件30a 30d(參照 圖28及圖29)。接下來，例如利用濺射法在整個(gè)表面上形成膜厚200nm 300nm左右的由鋁等構(gòu) 成的導(dǎo)電膜。接下來，使用光刻技術(shù)在該導(dǎo)電膜上形成圖案。這樣，在層間絕緣膜26上形成線 狀導(dǎo)電層32a及線狀導(dǎo)電層32b。這些導(dǎo)電層32a、32b是交互地形成的，在從半導(dǎo)體基板 10的上方觀察時(shí)，導(dǎo)電層32a、32b整體排列成棋盤格狀。線狀導(dǎo)電層32a的一側(cè)的端部與 導(dǎo)體插件30a連接，線狀導(dǎo)電層32a的另一側(cè)的端部與導(dǎo)體插件30b連接。導(dǎo)電層32a經(jīng) 由導(dǎo)體插件30a、30b與導(dǎo)電層24a、24b電連接。導(dǎo)電層32b經(jīng)由導(dǎo)體插件30c、30d與導(dǎo)電層24b電連接。另外，在此，以如下情況為例進(jìn)行了說明，S卩，形成由鋁等構(gòu)成的導(dǎo)電膜，并對(duì)該導(dǎo)電膜進(jìn)行蝕刻，由此形成導(dǎo)電層32a及導(dǎo)電層32b，但導(dǎo)電層32a及導(dǎo)電層32b的形成方法 并不局限于此。例如，也可以在層間絕緣膜中形成用于埋入導(dǎo)體插件30a 30d的接觸孔以 及用于埋入導(dǎo)電層32a、32b的槽，在該接觸孔內(nèi)、槽內(nèi)及層間絕緣膜上形成由銅(Cu)構(gòu)成 的導(dǎo)電膜，并對(duì)該導(dǎo)電膜進(jìn)行研磨，直至露出層間絕緣膜的表面，由此將由銅(Cu)構(gòu)成的 導(dǎo)體插件30a 30d以及由銅(Cu)構(gòu)成的導(dǎo)電層32a、32b埋入層間絕緣膜中(未圖示)。 艮口，也可以利用雙金屬鑲嵌法來形成導(dǎo)體插件30a 30d及導(dǎo)電層32a、32b。此時(shí)，由銅 (Cu)構(gòu)成的導(dǎo)體插件30a、30b和由銅(Cu)構(gòu)成的導(dǎo)電層32a成為一體，并且由銅(Cu)構(gòu) 成的導(dǎo)體插件30c、30d和由銅(Cu)構(gòu)成的導(dǎo)電層32b成為一體。接下來，例如利用CVD法在整個(gè)表面上形成例如由氧化硅膜構(gòu)成的層間絕緣膜 34(參照?qǐng)D30及圖31)。以這樣的方式來制造本實(shí)施方式的半導(dǎo)體器件。變形例接下來，使用圖32來說明本實(shí)施方式的電容元件及具有該電容元件的半導(dǎo)體器 件的變形例。圖32是示出了本變形例的半導(dǎo)體器件的剖視圖。本變形例的電容元件及使用該電容元件的半導(dǎo)體器件的主要特征是線狀導(dǎo)電層 44a、44b經(jīng)由埋入在層間絕緣膜46中的線狀導(dǎo)電層48e、48f分別與線狀導(dǎo)電層52a、52b連 接，線狀導(dǎo)電層24a、24b經(jīng)由埋入在層間絕緣膜26中的線狀導(dǎo)電層30e、30f與線狀導(dǎo)電層 32a,32b 連接。這樣，無需通過導(dǎo)體插件50a 50d來分別連接線狀導(dǎo)電層44a、44b與線狀導(dǎo)電 層52a、52b，可以通過線狀導(dǎo)電層48e、48f來分別連接線狀導(dǎo)電層44a、44b與線狀導(dǎo)電層 52a、52b。此外，無需通過導(dǎo)體插件30a 30d來分別連接線狀導(dǎo)電層24a、24b與線狀導(dǎo)電 層32a、32b，可以通過線狀導(dǎo)電層30e、30f來分別連接線狀導(dǎo)電層24a、24b與線狀導(dǎo)電層 32a、32b。第三實(shí)施方式使用圖33至圖43來說明本發(fā)明的第三實(shí)施方式的電容元件及具有該電容元件的 半導(dǎo)體器件以及它們的制造方法。對(duì)與圖1至圖28所示出的第一或者第二實(shí)施方式的電 容元件及半導(dǎo)體器件等相同的構(gòu)成要素標(biāo)注相同的附圖標(biāo)記，并省略或簡(jiǎn)述其說明。電容元件及半導(dǎo)體器件首先，使用圖33至圖35來說明本實(shí)施方式的電容元件及具有該電容元件的半導(dǎo) 體器件。圖33是示出了本實(shí)施方式的半導(dǎo)體器件的立體圖。另外，在圖33中省略了以埋 入第一電極16a及第二電極16b的方式形成的層間絕緣膜18、26、34、42。圖34是示出了本 實(shí)施方式的半導(dǎo)體器件的剖視圖。圖35是示出了本實(shí)施方式的半導(dǎo)體器件的俯視圖。圖 34與圖35的A-A'線剖面相對(duì)應(yīng)。本實(shí)施方式的半導(dǎo)體器件的主要特征是不僅在第一電極16a的下方形成有第一 梳狀布線14a，而且在第一電極16a的上方也形成有與第一電極16a電連接的第三梳狀布 線64a，不僅在第二電極16b的下方形成有第二梳狀布線14b，而且在第二電極16b的上方 也形成有與第二電極16b電連接的第四梳狀布線64b。
如圖33所示那樣，在例如由硅基板構(gòu)成的半導(dǎo)體基板10上形成有例如由氧化硅膜構(gòu)成的層間絕緣膜12。在形成有層間絕緣膜12的半導(dǎo)體基板10上形成有第一梳狀布線14a和第二梳狀 布線14b。第一梳狀布線14a和第二梳狀布線14b形成在同一層上。第一梳狀布線14a的 多個(gè)梳齒15a和第二梳狀布線14b的多個(gè)梳齒15b是以相互被插入的方式形成的。第一梳 狀布線14a例如與第一電位連接。第二梳狀布線14b例如與不同于第一電位的第二電位連 接。第一電位例如為電源電位。第二電位例如為接地電位。在形成有第一梳狀布線14a及第二梳狀布線14b的半導(dǎo)體基板10上，以在相對(duì)于 半導(dǎo)體基板10的表面垂直的方向上突出的方式形成有多個(gè)第一電極16a及多個(gè)第二電極 16b。多個(gè)第一電極16a及多個(gè)第二電極16b是交互地形成的，在從半導(dǎo)體基板10的上方 觀察時(shí)，多個(gè)第一電極16a及多個(gè)第二電極16b整體排列成棋盤格狀。如同下面詳述的那樣，第一電極16a是將導(dǎo)體插件22a、導(dǎo)電層24a、導(dǎo)體插件30a、 30b、導(dǎo)電層32a及導(dǎo)體插件62a依次層疊而構(gòu)成的。如同下面詳述的那樣，第二電極16b是將導(dǎo)體插件22b、導(dǎo)電層24b、導(dǎo)體插件30c、 30d、導(dǎo)電層32b及導(dǎo)體插件62b依次層疊而構(gòu)成的。多個(gè)第一電極16a及多個(gè)第二電極16b分別埋入在層間絕緣膜18、26、34、42中。在形成有第一梳狀布線14a及第二梳狀布線14b的層間絕緣膜12上形成有例如 由氧化硅膜構(gòu)成的層間絕緣膜18。在層間絕緣膜18中形成有到達(dá)第一梳狀布線14a的接觸孔20a和到達(dá)第二梳狀 布線14b的接觸孔20b。在接觸孔20a、20b的內(nèi)部分別埋入有導(dǎo)體插件22a、22b。在埋入有導(dǎo)體插件22a、22b的層間絕緣膜18上形成有線狀導(dǎo)電層24a、24b。線狀 導(dǎo)電層24a與導(dǎo)體插件22a連接，線狀導(dǎo)電層24b與導(dǎo)體插件22b連接。在形成有線狀導(dǎo)電層24a、24b的層間絕緣膜18上形成有例如由氧化硅膜構(gòu)成的 層間絕緣膜26。在層間絕緣膜26中形成有分別到達(dá)線狀導(dǎo)電層24a的接觸孔28a、28b和分別到 達(dá)線狀導(dǎo)電層24b的接觸孔28c、28d。在接觸孔28a、28b的內(nèi)部分別埋入有導(dǎo)體插件30a、30b。導(dǎo)體插件30a與線狀導(dǎo) 電層24a的一側(cè)的端部連接，導(dǎo)體插件30b與線狀導(dǎo)電層24a的另一側(cè)的端部連接。此外，在接觸孔28c、28d的內(nèi)部分別埋入有導(dǎo)體插件30c、30d。導(dǎo)體插件30c與線 狀導(dǎo)電層24b的一側(cè)的端部連接，導(dǎo)體插件30d與線狀導(dǎo)電層24b的另一側(cè)的端部連接。在埋入有導(dǎo)體插件30a 30d的層間絕緣膜26上形成有線狀導(dǎo)電層32a、32b。線狀導(dǎo)電層32a的一側(cè)的端部經(jīng)由導(dǎo)體插件30a與線狀導(dǎo)電層24a的一側(cè)的端部 連接。此外，線狀導(dǎo)電層32a的另一側(cè)的端部經(jīng)由導(dǎo)體插件30b與線狀導(dǎo)電層24a的另一 側(cè)的端部連接。線狀導(dǎo)電層32b的一側(cè)的端部經(jīng)由導(dǎo)體插件30c與線狀導(dǎo)電層24b的一側(cè)的端部 連接。此外，線狀導(dǎo)電層32b的另一側(cè)的端部經(jīng)由導(dǎo)體插件30d與線狀導(dǎo)電層24b的另一 側(cè)的端部連接。在形成有線狀導(dǎo)電體32a、32b的層間絕緣膜26上形成有例如由氧化硅膜構(gòu)成的層間絕緣膜34。在層間絕緣膜34中形成有到達(dá)線狀導(dǎo)電層32a的一側(cè)的端部的接觸孔60a和到達(dá)導(dǎo)電層32b的一側(cè)的端部的接觸孔60b。在接觸孔60a、60b的內(nèi)部分別埋入有導(dǎo)體插件62a、62b。導(dǎo)體插件62a與線狀導(dǎo) 電層32a的一側(cè)的端部連接，導(dǎo)體插件62b與線狀導(dǎo)電層32b的另一側(cè)的端部連接。在埋入有導(dǎo)體插件62a、62b的層間絕緣膜34上形成有第三梳狀布線64a和第四 梳狀布線64b (參照?qǐng)D35)。第三梳狀布線64a和第四梳狀布線64b形成在同一層上。第三 梳狀布線64a具有多個(gè)梳齒65a。第三梳狀布線64a的多個(gè)梳齒65a是以平行的方式形成 的。第四梳狀布線64b具有多個(gè)梳齒65b。第四梳狀布線64b的多個(gè)梳齒65b是以平行的 方式形成的。第三梳狀布線64a的多個(gè)梳齒65a與第四梳狀布線64b的多個(gè)梳齒65b是以 相互被插入的方式形成的。換句話說，第三梳狀布線64a的多個(gè)梳齒65a與第四梳狀布線 64b的多個(gè)梳齒65b是以相互組合的方式形成的。第三梳狀布線64a的梳齒65a與第四梳 狀布線64b的多個(gè)梳齒65b被配置成相互對(duì)置。第四梳狀布線64b的一個(gè)梳齒65b被配置 在第三梳狀布線64a的一個(gè)梳齒65a與第三梳狀布線64b的另一梳齒65b之間。此外，第 三梳狀布線64a的其它梳齒65a被配置在第四梳狀布線64b的一個(gè)梳齒65b與第四梳狀布 線64b的另一梳齒65b之間。第三梳狀布線64a與和第一梳狀配線14a相同的電位即第一 電位連接。第四梳狀布線64b與和第二梳狀布線14b相同的電位即第二電位連接。第三梳狀布線64a的梳齒65b經(jīng)由導(dǎo)體插件62a與線狀導(dǎo)電層32a的一側(cè)的端部 連接。此外，第四梳狀布線64b的梳齒65b經(jīng)由導(dǎo)體插件62b與線狀導(dǎo)電層32b的一側(cè) 的端部連接。在形成有第三梳狀布線64a及第四梳狀布線64b的層間絕緣膜34上形成有例如 由氧化硅膜構(gòu)成的層間絕緣膜42。這樣，構(gòu)成由導(dǎo)體插件22a、導(dǎo)電層24a、導(dǎo)體插件30a、30b、導(dǎo)電層32a及導(dǎo)體插件 62a形成的第一電極16a。此外，構(gòu)成由導(dǎo)體插件22b、導(dǎo)電層24b、導(dǎo)體插件30c、30d、導(dǎo)電層32b及導(dǎo)體插件 62b形成的第二電極16b。如上所述，本實(shí)施方式的半導(dǎo)體器件不僅在第一電極16a的下方形成有第一梳狀 布線14a，在第一電極16a的上方也形成有與第一電極16a電連接的第三梳狀布線64a。此 夕卜，如上所述，本實(shí)施方式的半導(dǎo)體器件不僅在第二電極16b的下方形成有第二梳狀布線 14b，在第二電極16b的上方也形成有與第二電極16b電連接的第四梳狀布線64b。因此，根 據(jù)本實(shí)施方式，能夠提供頻率特性良好的電容元件。電容元件及半導(dǎo)體器件的制造方法接下來，使用圖36至圖43來說明本實(shí)施方式的電容元件及具有該電容元件的半 導(dǎo)體器件的制造方法。圖36至圖43是示出了本實(shí)施方式的半導(dǎo)體器件的制造方法的工序 圖。圖36(a)至圖41 (a)是剖視圖，它們分別與圖36 (b)至圖41(b)的A-A'線剖面相對(duì) 應(yīng)。圖42是剖視圖，圖43是俯視圖。圖42與圖43的A-A'線剖面相對(duì)應(yīng)。首先，因?yàn)閺脑诎雽?dǎo)體基板10上形成層間絕緣膜12的工序至在層間絕緣膜26上 形成導(dǎo)電層32a、32b的工序?yàn)橹古c使用圖4至圖8已經(jīng)在上面敘述的第一實(shí)施方式的半導(dǎo)體器件的制造方法相同，所以省略其說明(參照?qǐng)D36至圖40)。接下來，例如利用CVD法在形成有導(dǎo)電層32a、32b的層間絕緣膜26的整個(gè)表面上 形成例如由氧化硅膜構(gòu)成的層間絕緣膜34。接下來，使用光刻技術(shù)在層間絕緣膜34上形成到達(dá)導(dǎo)電層32a的一側(cè)的端部的接 觸孔60a和到達(dá)導(dǎo)電層32a的另一側(cè)的端部的接觸孔60b。
接下來，例如利用CVD法在整個(gè)表面上形成阻擋膜及鎢膜。接下來，例如利用CMP法對(duì)鎢膜及阻擋膜進(jìn)行研磨，直至露出層間絕緣膜34的表 面。由此，在接觸孔60a、60b的內(nèi)部分別埋入例如由鎢構(gòu)成的導(dǎo)體插件62a、62b(參照?qǐng)D 41)。接下來，例如利用濺射法在整個(gè)表面上形成膜厚為200 300nm左右的由鋁等構(gòu) 成的導(dǎo)電膜。接下來，使用光刻技術(shù)在該導(dǎo)電膜上形成圖案。這樣，在層間絕緣膜34上形成具 有多個(gè)梳齒65a的第三梳狀布線64a和具有多個(gè)梳齒65b的第四梳狀布線64b。第三梳狀 布線64a的梳齒65a經(jīng)由導(dǎo)體插件62a與導(dǎo)電層32a的一側(cè)的端部電連接，此外，第四梳狀 布線64b的梳齒65b經(jīng)由導(dǎo)體插件62b與導(dǎo)電層32b的一側(cè)的端部電連接。另外，在此，以如下情況為例進(jìn)行了說明，即，形成由鋁等構(gòu)成的導(dǎo)電膜，并對(duì)該導(dǎo) 電膜進(jìn)行蝕刻，由此形成第三梳狀布線64a及第四梳狀布線64b，但第三梳狀布線64a及第 四梳狀布線64b的形成方法并不局限于此。例如，也可以在層間絕緣膜中形成用于埋入導(dǎo) 體插件62a、62b的接觸孔以及用于埋入梳狀布線64a、64b的槽，在該接觸孔內(nèi)、槽內(nèi)及層間 絕緣膜上形成由銅(Cu)構(gòu)成的導(dǎo)電膜，并對(duì)該導(dǎo)電膜進(jìn)行研磨，直至露出層間絕緣膜的表 面，由此將由銅(Cu)構(gòu)成的導(dǎo)體插件62a、62b與由銅(Cu)構(gòu)成的64a、64b埋入層間絕緣 膜中(未圖示)。即，也可以利用雙金屬鑲嵌法來形成導(dǎo)體插件62a、62b及梳狀布線64a、 64b。此時(shí)，由銅(Cu)構(gòu)成的導(dǎo)體插件62a和由銅(Cu)構(gòu)成的第三梳狀配線64a成為一體， 并且由銅(Cu)構(gòu)成的導(dǎo)體插件62b與由銅(Cu)構(gòu)成的第四梳狀布線64b成為一體。接下來，例如利用CVD法在整個(gè)表面上形成例如由氧化硅膜構(gòu)成的層間絕緣膜 42。以這樣的方式來制造本實(shí)施方式的半導(dǎo)體器件(參照?qǐng)D42及圖43)。變形例接下來，使用圖44來說明本實(shí)施方式的電容元件及具有該電容元件的半導(dǎo)體器 件的變形例。圖44是示出了本變形例的半導(dǎo)體器件的剖視圖。本變形例的電容元件及使用該電容元件的半導(dǎo)體器件的主要特征是線狀導(dǎo)電層 24a、24b通過埋入在層間絕緣膜26中的線狀導(dǎo)電層30e、30f分別與線狀導(dǎo)電層32a、32b連接。這樣，無需通過導(dǎo)體插件30a 30d來分別連接線狀導(dǎo)電層24a、24b與線狀導(dǎo)電 層32a、32b，可以通過線狀導(dǎo)電層30e、30f來分別連接線狀導(dǎo)電層24a、24b與線狀導(dǎo)電層 32a、32b。變形實(shí)施方式本發(fā)明并不局限于上述實(shí)施方式，能夠進(jìn)行各種變形。例如，在上述實(shí)施方式中，以使用鋁等金屬來作為第一梳狀布線14a及第二梳狀布線14b的材料的情況為例進(jìn)行了說明，但第一梳狀布線14a及第二梳狀布線14b的材料 并不局限于金屬。例如，也可以使用多晶硅(polysilicon)等來作為第一梳狀布線14a及 第二梳狀布線14b的材料。此外，在上述實(shí)施方式中，以使用鋁等金屬來作為第三梳狀布線64a及第四梳狀 布線64b的材料的情況為例進(jìn)行了說明，但第三梳狀布線64a及第四梳狀布線64b的材料 并不局限于金屬。例如，也可以使用多晶硅等來作為第三梳狀布線64a及第四梳狀布線64b 的材料。此外，在上述實(shí)施方式中，以使用鋁等金屬來作為導(dǎo)電層24a、24b、32a、32b、40a、 40b、44a、44b、52a、52b的材料的情況為例進(jìn)行了說明，但導(dǎo)電層24a、24b、32a、32b、40a、 40b、44a、44b、52a、52b的材料并不局限于金屬。例如，也可以使用多晶硅等來作為導(dǎo)電層 24a、24b、32a、32b、40a、40b、44a、44b、52a、52b 的材料。此外，在第三實(shí)施方式中，以僅在梳狀布線14a、14b與梳狀布線64a、64b之間形成 電極16a、16b的情況為例進(jìn)行了說明，但還可以在梳狀布線14a、14b的下方形成如圖17所 示的電極16c、16d。此外，在第三實(shí)施方式中，以僅在梳狀布線14a、14b與梳狀布線64a、64b之間形 成電極16a、16b的情況為例進(jìn)行了說明，但還可以在梳狀布線64a、64b的上方形成與電極 16a、16b相同的電極。工業(yè)實(shí)用性本發(fā)明的電容元件及半導(dǎo)體器件對(duì)提供每單位面積的靜電電容大的電容元件及 具有該電容元件的半導(dǎo)體器件有所幫助。
權(quán)利要求
一種電容元件，其特征在于，具有第一梳狀布線，其形成在基板上，并且具有第一梳齒，第二梳狀布線，其形成在上述基板上，并且具有以與上述第一梳齒對(duì)置的方式配置的第二梳齒，第一電極及第二電極，它們相互對(duì)置，它們的相對(duì)置的面的方向是與上述第一梳齒及上述第二梳齒的長(zhǎng)邊方向交叉的方向，第一電介質(zhì)層，其形成在上述第一電極和上述第二電極之間；上述第一電極與上述第一梳齒連接，上述第二電極與上述第二梳齒連接。
2.如權(quán)利要求1所述的電容元件，其特征在于，還具有第三電極及第四電極，它們相互對(duì)置，它們的相對(duì)置的面的方向是與上述第一 梳齒及上述第二梳齒的長(zhǎng)邊方向交叉的方向，上述第一梳狀布線還具有與上述第一梳齒平行的第三梳齒， 上述第二梳狀布線還具有與上述第二梳齒平行的第四梳齒， 上述第三電極與上述第三梳齒連接， 上述第四電極與上述第四梳齒連接。
3.如權(quán)利要求1或2所述的電容元件，其特征在于，還具有第五電極，其形成在上述第一電極的下方，該第五電極的上部與上述第一梳狀布線連接；第六電極，其形成在上述第二電極的下方，該第六電極的上部與上述第二梳狀布線連 接，并且該第六電極與上述第五電極對(duì)置；第二電介質(zhì)層，其形成在上述第五電極和上述第六電極之間。
4.如權(quán)利要求1至3中的任意一項(xiàng)所述的電容元件，其特征在于， 還具有第三梳狀布線，其形成在上述基板上，并且具有第五梳齒，第四梳狀布線，其形成在上述基板上，并且具有以與上述第五梳齒對(duì)置的方式配置的 第六梳齒；上述第一電極的上部與上述第五梳齒連接， 上述第二電極的上部與上述第六梳齒連接。
5.如權(quán)利要求1至4中的任意一項(xiàng)所述的電容元件，其特征在于，上述第一電極和上述第二電極是分別通過交互地層疊導(dǎo)電層和導(dǎo)體插件來構(gòu)成的。
6.如權(quán)利要求2所述的電容元件，其特征在于，上述第三電極或上述第四電極是通過交互地層疊導(dǎo)電層和導(dǎo)體插件來構(gòu)成的。
7.如權(quán)利要求1至4中的任意一項(xiàng)所述的電容元件，其特征在于， 通過層疊多個(gè)導(dǎo)電層來構(gòu)成上述第一電極或者上述第二電極。
8.如權(quán)利要求2所述的電容元件，其特征在于，通過層疊多個(gè)導(dǎo)電層來構(gòu)成上述第三電極及上述第四電極。
9.如權(quán)利要求5所述的電容元件，其特征在于，多個(gè)上述導(dǎo)電層中的一個(gè)導(dǎo)電層與在上述一個(gè)導(dǎo)電層上形成的另一導(dǎo)電層經(jīng)由多個(gè) 上述導(dǎo)體插件相連接，該多個(gè)導(dǎo)體插件直接形成在上述一個(gè)導(dǎo)電層上。
10.如權(quán)利要求9所述的電容元件，其特征在于， 上述多個(gè)導(dǎo)體插件形成在上述一個(gè)導(dǎo)電層的兩端部。
11.如權(quán)利要求2所述的電容元件，其特征在于，上述第二梳齒配置在上述第一梳齒和上述第三梳齒之間， 上述第三梳齒配置在上述第二梳齒和上述第四梳齒之間。
12.如權(quán)利要求1至11中的的任意一項(xiàng)所述的電容元件，其特征在于，上述第一梳狀布線及上述第二梳狀布線由含有多晶硅、銅的金屬或者含有鋁的金屬構(gòu)成。
13.一種半導(dǎo)體器件，具有在半導(dǎo)體基板上形成的電容元件，其特征在于， 上述電容元件具有第一梳狀布線，其形成在基板上，并且具有第一梳齒，第二梳狀布線，在形成在上述基板上，并且具有以與上述第一梳齒對(duì)置的方式配置的 第二梳齒，第一電極及第二電極，它們相互對(duì)置，它們的相對(duì)置的面的方向是與上述第一梳齒及 上述第二梳齒的長(zhǎng)邊方向交叉的方向，第一電介質(zhì)層，其形成在上述第一電極和上述第二電極之間； 上述第一電極與上述第一梳齒連接， 上述第二電極與上述第二梳齒連接。
14.如權(quán)利要求13所述的半導(dǎo)體器件，其特征在于， 上述電容元件還具有第三電極，其形成在上述第一電極的下方，該第三電極的上部與上述第一梳狀布線連接；第四電極，其形成在上述第二電極的下方，該第四電極的上部與上述第二梳狀布線連 接，并且該第四電極與上述第三電極對(duì)置；第二電介質(zhì)層，其形成在上述第三電極和上述第四電極之間。
15.如權(quán)利要求13或14所述的半導(dǎo)體器件，其特征在于， 上述電容元件還具有第三梳狀布線，其形成在上述基板上，并且具有第五梳齒，第四梳狀布線，其形成在上述基板上，并且具有以與上述第五梳齒對(duì)置的方式配置的 第六梳齒；上述第一電極的上部與上述第五梳齒連接， 上述第二電極的上部與上述第六梳齒連接。
全文摘要
一種電容元件及具有該電容元件的半導(dǎo)體器件，該電容元件具有第一梳狀布線(14a)，其形成在基板(10)上，并且具有第一梳齒；第二梳狀布線(14b)，其形成在基板上，并且具有以與第一梳齒對(duì)置的方式配置的第二梳齒；第一電極(16a)及第二電極(16b)，它們相互對(duì)置，它們相對(duì)置的面的方向是與第一梳齒及第二梳齒的長(zhǎng)邊方向交叉的方向；第一電介質(zhì)層，其形成在第一電極和第二電極之間；第一電極與第一梳齒連接，第二電極與第二梳齒連接。
文檔編號(hào)H01L27/04GK101803004SQ20078010061
公開日2010年8月11日 申請(qǐng)日期2007年10月3日 優(yōu)先權(quán)日2007年10月3日
發(fā)明者倉(cāng)田創(chuàng), 杉崎剛 申請(qǐng)人:富士通微電子株式會(huì)社