專利名稱：高效的間距倍增工藝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大體來(lái)說(shuō)涉及集成電路制作，且更明確地說(shuō)涉及掩蔽技術(shù)。
背景技術(shù)：
由于許多因素(其中包括對(duì)增加的便攜性、計(jì)算能力、存儲(chǔ)器容量及能量效率的 需求)，集成電路的大小不斷減小。形成集成電路的組成特征(例如，電裝置及互連 線)的大小持續(xù)降低以促進(jìn)此大小減小。
在存儲(chǔ)器電路或裝置(例如動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)、快閃存儲(chǔ)器、靜 態(tài)隨機(jī)存取存儲(chǔ)器(SRAM)、鐵電(FE)存儲(chǔ)器等)中，特征大小降低的趨勢(shì)是明 顯的。舉一個(gè)實(shí)例來(lái)說(shuō)，DRAM通常包含數(shù)百萬(wàn)個(gè)相同的電路元件，稱作存儲(chǔ)器單 元。DRAM存儲(chǔ)器單元通常由兩個(gè)電裝置組成存儲(chǔ)電容器及存取場(chǎng)效晶體管。每 一存儲(chǔ)器單元都是可存儲(chǔ)一個(gè)數(shù)據(jù)位(二進(jìn)制數(shù)字)的可尋址位置?？赏ㄟ^(guò)晶體管將
位寫入到單元且可由電容器中的感測(cè)電荷讀取所述位。通過(guò)降低構(gòu)成存儲(chǔ)器單元的電 裝置的大小及存取存儲(chǔ)器單元的導(dǎo)線的大小，存儲(chǔ)器裝置可制作得更小。另外，可通 過(guò)將更多的存儲(chǔ)器單元裝配于存儲(chǔ)器裝置的給定區(qū)域上來(lái)增加存儲(chǔ)容量。其它存儲(chǔ)器 設(shè)計(jì)可集成存取及存儲(chǔ)裝置或省略存取裝置(例如，交叉點(diǎn)MRAM、 PCRAM等等)。 不斷減小特征大小對(duì)用于形成所述特征的技術(shù)提出越來(lái)越高的要求。舉例來(lái)說(shuō)， 通常使用光刻來(lái)圖案化特征，例如，導(dǎo)線。間距的概念可用于描述這些特征的大小。 間距定義為重復(fù)圖案的兩個(gè)相鄰特征中的相同點(diǎn)之間的距離。這些特征通常由鄰近特征之間的間隔所界定，所述間隔通常由例如絕緣體的材料填充。因此，可將間距視為 特征的寬度與所述特征的一個(gè)側(cè)上將所述特征與相鄰特征分離的間隔的寬度的和。然 而，由于例如光學(xué)及光或輻射波長(zhǎng)等的因素，光刻技術(shù)各自具有最小間距，低于此最 小間距，特定光刻技術(shù)便無(wú)法可靠地形成圖案。因此，光刻技術(shù)的最小間距是不斷減 小特征大小的障礙。
"間距加倍"或"間距倍增"是一種用于使光刻技術(shù)的能力延伸超出其最小間距
的建議方法。間距倍增方法圖解說(shuō)明于圖1A-1F中且描述于頒于勞里(Lowrey)等人 的第5,328,810號(hào)美國(guó)專利中，此專利的全部揭示內(nèi)容以引用的方式并入本文中。參 照?qǐng)D1A，在光致抗蝕劑層中形成線IO圖案，所述光致抗蝕劑層上覆于可消耗材料層 20上，而可消耗材料層20又上覆于襯底30上。如圖1B中所示，接著，使用蝕刻(優(yōu) 選地，各向異性蝕刻)將圖案轉(zhuǎn)移到層20，借此形成占位符或心軸40?？蓜冸x光致 抗蝕劑線10且可以各向同性方式蝕刻心軸40以增加相鄰心軸40之間的距離，如圖 1C中所示。隨后，在心軸40上方沉積間隔件材料層50，如圖1D中所示。接著，在 心軸40的各側(cè)上形成間隔件60(圖1E)，即，材料延伸或經(jīng)原始形成而從另一材料延 伸。所述間隔件形成是通過(guò)以定向間隔件蝕刻從水平表面70及80優(yōu)先蝕刻間隔件材 料而實(shí)現(xiàn)，如圖1E中所示。接著，移除剩余的心軸40，僅留下間隔件60后面的心 軸以將其一起用作用于圖案化的掩模，如圖1F中所示。因此，如果給定間距先前包
括界定一個(gè)掩模元件及一個(gè)間隔的圖案，那么相同寬度現(xiàn)在包括兩個(gè)掩模元件及兩個(gè) 間隔，其中所述間隔由例如間隔件60界定。因此，有效地降低了可通過(guò)光刻技術(shù)形 成的最小特征大小。
盡管在以上實(shí)例中間距實(shí)際上被減半，但按照慣例將此間距減小稱為間距'加倍" 或更一般來(lái)說(shuō)，稱為間距"倍增"。因此，按照慣例，將間距"倍增"某一因數(shù)實(shí)際 上涉及使間距減小所述因數(shù)。本文中保持常規(guī)術(shù)語(yǔ)。
由于間隔件材料層50通常具有單一厚度90 (參見(jiàn)圖1D及1E)且由于由間隔件 60形成的掩模元件的大小通常對(duì)應(yīng)于所述厚度90，因此，間距加倍通常產(chǎn)生僅一個(gè) 寬度的掩模元件。然而，電路通常采用不同大小的特征。舉例來(lái)說(shuō)，隨機(jī)存取存儲(chǔ)器 電路通常含有位于所述電路的一個(gè)部分中的存儲(chǔ)器單元陣列及位于所謂"外圍"中的 邏輯電路。在所述陣列中，存儲(chǔ)器單元通常通過(guò)導(dǎo)線連接，且在所述外圍中，導(dǎo)線通 常接觸所述外圍中的互連或搭接墊以將陣列連接到邏輯。然而，外圍特征(例如，外 圍互連及搭接墊)可大于陣列中的導(dǎo)線。另外，外圍中的電裝置(包括外圍晶體管) 可大于陣列中的電裝置。此外，即使外圍特征可經(jīng)形成而具有與陣列中的特征相同的 間距，由于通過(guò)間距倍增形成的掩模圖案可受限于沿經(jīng)圖案化光致抗蝕劑的側(cè)壁形成 的掩模圖案，因此采用間距倍增同時(shí)實(shí)現(xiàn)界定一些特征所需的靈活性(例如，幾何靈 活性)具有挑戰(zhàn)性。
因此，需要形成不同大小的特征的方法，尤其是在光刻技術(shù)的最小間距以下形成 一些特征的情況下且尤其是結(jié)合間距倍增時(shí)。

發(fā)明內(nèi)容
無(wú)


根據(jù)對(duì)優(yōu)選實(shí)施例的詳細(xì)說(shuō)明且根據(jù)附圖將更好地了解本發(fā)明，所述詳細(xì)說(shuō)明及 附圖意在圖解說(shuō)明而非限定本發(fā)明，且其中
圖1A-1F是用于根據(jù)現(xiàn)有技術(shù)間距加倍方法形成導(dǎo)線的掩蔽圖案序列的示意性 截面?zhèn)纫晥D2A是根據(jù)本發(fā)明優(yōu)選實(shí)施例的經(jīng)部分形成的集成電路的示意性俯視平面圖； 圖2B是根據(jù)本發(fā)明優(yōu)選實(shí)施例的圖2A的經(jīng)部分形成的集成電路的示意性截面
圖3是根據(jù)本發(fā)明優(yōu)選實(shí)施例在光致抗蝕劑層中形成線之后圖2A-2B的經(jīng)部分 形成的集成電路的示意性截面?zhèn)纫晥D4是根據(jù)本發(fā)明優(yōu)選實(shí)施例在將光致抗蝕劑層中的圖案轉(zhuǎn)移到下伏硬掩模及 臨時(shí)層且移除光致抗蝕劑層之后圖3的經(jīng)部分形成的集成電路的示意性截面?zhèn)纫晥D5是根據(jù)本發(fā)明優(yōu)選實(shí)施例在執(zhí)行修整蝕刻以加寬掩模元件之間的間隔之后 圖4的經(jīng)部分形成的集成電路的示意性截面?zhèn)纫晥D6是根據(jù)本發(fā)明優(yōu)選實(shí)施例在沉積間隔件材料層之后圖5的經(jīng)部分形成的集成 電路的示意性截面?zhèn)纫晥D7A-7B是根據(jù)本發(fā)明優(yōu)選實(shí)施例在執(zhí)行間隔件蝕刻之后圖6的經(jīng)部分形成的 集成電路的示意性截面?zhèn)纫暭案┮暺矫鎴D8是根據(jù)本發(fā)明優(yōu)選實(shí)施例在沉積保護(hù)性材料層之后圖7A-7B的經(jīng)部分形成 的集成電路的示意性截面?zhèn)纫晥D9A-9B是根據(jù)本發(fā)明優(yōu)選實(shí)施例在圖案化保護(hù)層以暴露經(jīng)部分形成的集成電 路的陣列區(qū)及其它選定區(qū)域中的掩模元件之后圖8的經(jīng)部分形成的集成電路的示意 性截面?zhèn)纫暭案┮暺矫鎴D10A-10B是根據(jù)本發(fā)明優(yōu)選實(shí)施例在移除由經(jīng)圖案化保護(hù)層暴露的區(qū)中的硬 掩模及臨時(shí)層材料借此留出獨(dú)立間隔件圖案且隨后移除保護(hù)層之后圖9A-9B的經(jīng)部 分形成的集成電路的示意性截面?zhèn)纫暭案┮暺矫鎴D11是根據(jù)本發(fā)明優(yōu)選實(shí)施例在將間距倍增及非間距倍增掩模元件的圖案蝕刻 到下伏硬掩模層中之后圖10A-10B的經(jīng)部分形成的集成電路的示意性截面?zhèn)纫晥D12是根據(jù)本發(fā)明優(yōu)選實(shí)施例在將間距倍增及非間距倍增掩模元件的圖案轉(zhuǎn)移 到下伏襯底之后圖11的經(jīng)部分形成的集成電路的示意性截面?zhèn)纫晥D13是根據(jù)本發(fā)明優(yōu)選實(shí)施例在移除上覆于襯底上的掩模元件之后圖12的經(jīng)部 分形成的集成電路的示意性截面?zhèn)纫晥D；及
10施例在移除上覆于襯底上的所有掩模元件之后圖12 或13的經(jīng)部分形成的集成電路的示意性截面?zhèn)纫晥D。
具體實(shí)施例方式
由于間距倍增特征與較大特征(例如，非間距倍增特征)之間的大小差異，將間 距倍增特征連接到較大特征可能是困難的。舉例來(lái)說(shuō)，間距倍增特征通常太小及/或 間隔緊密以致無(wú)法可靠地接觸特征，例如接觸插頭或較大大小的互連。短路或其它不 對(duì)準(zhǔn)可因間距倍增特征的小大小及/或緊密間隔而發(fā)生。已提出用于形成間距倍增及 非間距倍增特征的各種策略。用于形成間距倍增及非間距倍增特征的實(shí)例性方法揭示
于阿巴切夫(Abatchev)等人的第10/934,778號(hào)美國(guó)專利申請(qǐng)案及特瑞(Tran)等人 的第10/931,771號(hào)美國(guó)專利申請(qǐng)案中，所述兩個(gè)專利申請(qǐng)案受讓與本申請(qǐng)案的受讓 人。這些參考的每一者的全部揭示內(nèi)容均以引用的方式并入本文中。
除形成及連接間距倍增及非間距倍增特征的困難外，工藝流程因需要形成及覆蓋 不同大小的特征而可能是復(fù)雜的。舉例來(lái)說(shuō)，間距倍增特征可與較大大小的特征單獨(dú) 地形成，借此需要多個(gè)掩模形成及掩模合并步驟。將了解，工藝流程中的每一額外步 驟可不合需要地添加工藝流程的復(fù)雜度及費(fèi)用。此外，每一額外步驟具有引入不對(duì)準(zhǔn) 和蝕刻及圖案化轉(zhuǎn)移復(fù)雜化以及可導(dǎo)致工藝結(jié)果的不合需要的變化的其它錯(cuò)誤的可 能性。
鑒于這些困難，本發(fā)明的優(yōu)選實(shí)施例允許使用有利的簡(jiǎn)單工藝流程來(lái)形成及連接 間距倍增及非間距倍增特征。優(yōu)選地，同時(shí)圖案化可選擇界定層(例如，光致抗蝕劑 層)的對(duì)應(yīng)于集成電路的陣列、接口及外圍區(qū)域的若干部分。間距倍增用于在陣列區(qū) 中形成間距倍增間隔件。使用保護(hù)性材料保護(hù)接口及外圍區(qū)的至少一些部分，同時(shí)蝕 刻其它部分且在陣列區(qū)中形成獨(dú)立間隔件。接著，移除保護(hù)性材料且接著將包括陣列 區(qū)中的間隔件和接口及外圍區(qū)中的特征的圖案轉(zhuǎn)移到硬掩模層。可使用硬掩模層來(lái)圖 案化下伏襯底。
有利地，根據(jù)優(yōu)選實(shí)施例的處理允許使用相對(duì)較少的工藝步驟形成及連接間距倍 增及非間距倍增特征。相對(duì)小數(shù)目的步驟可改進(jìn)工藝結(jié)果的均勻性?？蓽p小由額外圖 案形成及圖案轉(zhuǎn)移步驟引入的不均勻性。此外，如本文所論述，由于可在與非間距倍 增掩模元件相同的垂直層級(jí)上同時(shí)形成非間距倍增掩模元件到間距倍增掩模元件的 連接，因此可減小因單獨(dú)形成的掩模元件的不對(duì)準(zhǔn)導(dǎo)致的缺陷。因此，可更可靠地形 成到間距倍增特征的連接，借此減小短路及不良連接的間距倍增特征的可能性。另外， 相對(duì)低數(shù)目的工藝步驟有利地允許以高生產(chǎn)量及相對(duì)低的成本制作集成電路。
現(xiàn)在將參照?qǐng)D，其中各圖中相同的編號(hào)指代相同的部件。應(yīng)了解，所述圖未必是 按比例繪制。
最初，形成可適合于在掩模層中形成圖案的層堆疊。
11參照?qǐng)D2A，顯示經(jīng)部分制作的集成電路100的俯視圖。盡管優(yōu)選實(shí)施例可用于 形成任何集成電路，但所述優(yōu)選實(shí)施例特別有利地應(yīng)用于形成具有電裝置陣列的裝置
(包括易失性及非易失性存儲(chǔ)器裝置的存儲(chǔ)器單元陣列，例如DRAM、 ROM或快閃 存儲(chǔ)器，包括NAND快閃存儲(chǔ)器)或具有垃圾或門陣列的集成電路。邏輯陣列可以 是具有類似于存儲(chǔ)器陣列的核心陣列以及具有支持邏輯的外圍的現(xiàn)場(chǎng)可編程門陣列 (FPGA)。因此，集成電路100可以是(例如)存儲(chǔ)器芯片或處理器，其可包括邏輯陣 列及嵌入式存儲(chǔ)器兩者，或者具有特征陣列(例如，邏輯或門陣列)的任何其它集成 電路。
繼續(xù)參照?qǐng)D2A，中心區(qū)102、陣列區(qū)或僅"陣列"由接口區(qū)104所環(huán)繞，接口 區(qū)104由外圍區(qū)106 (還稱為"外圍")所環(huán)繞。將了解，在集成電路100的制作完 成之后，陣列102通常將密集地填充有導(dǎo)線以及電裝置(例如，晶體管及電容器)。 在存儲(chǔ)器裝置中，電裝置形成多個(gè)存儲(chǔ)器單元，所述存儲(chǔ)器單元通常在字線與位線的 相交點(diǎn)處布置成規(guī)則的柵格圖案。期望地，可使用間距倍增來(lái)在陣列102中形成例如 晶體管及電容器的行及/或列的特征，如以下所論述。
另一方面，外圍106通常包含大于陣列102中的特征的特征。除間距倍增外，還 優(yōu)選地使用常規(guī)光刻來(lái)圖案化外圍106中的特征，例如，邏輯電路，因?yàn)槲挥谕鈬?106中的邏輯電路的幾何復(fù)雜度使得使用間距倍增困難。舉例來(lái)說(shuō)，外圍106中的特 征通常不具有在陣列102中是象征性的特征的重復(fù)規(guī)則性。此外，邏輯區(qū)域不必像陣 列區(qū)102那樣密集，使得邏輯區(qū)域中的間距倍增成為不必要的。相反，作為陣列圖 案象征的規(guī)則柵格有益于間距倍增。另外，外圍中的一些裝置因?yàn)殡娂s束而需要較大 幾何形狀，借此使得間距倍增與用于此類裝置的常規(guī)光刻相比較不有利。
接口區(qū)104可含有陣列及外圍特征兩者。舉例來(lái)說(shuō)，接口區(qū)104可充當(dāng)從陣列 102到外圍106的轉(zhuǎn)換且允許陣列102中的特征與外圍106中的特征之間的接觸。
盡管示意性圖解說(shuō)明為同心區(qū)，但所屬技術(shù)領(lǐng)域的技術(shù)人員將了解，集成電路 100中陣列102、接口 104及外圍106區(qū)的相對(duì)位置及數(shù)目可與所描繪的不同。舉例 來(lái)說(shuō)，在集成電路100的一些區(qū)域中，接口 104及外圍106區(qū)可直接與陣列區(qū)102的 任一側(cè)安置在一起，如以下圖的一些圖中所圖解說(shuō)明。此外，盡管這些區(qū)的某些特定 特性已在上文中提及且已圖解說(shuō)明所述區(qū)的清晰劃分以易于論述，但在一些布置中， 所述區(qū)中的兩者或兩者以上可重疊。
圖2B顯示經(jīng)部分形成的集成電路100的截面?zhèn)纫晥D。各種掩蔽層120-150優(yōu)選 地提供于襯底110上面。層120-150將被蝕刻以形成用于圖案化襯底110的掩模，如 以下所論述。
優(yōu)選地，基于化學(xué)物及工藝條件的考慮來(lái)為本文所論述的各種圖案形成及圖案轉(zhuǎn) 移步驟選擇上覆于襯底110上的層120-150的材料。由于最頂部可選擇界定(例如，光 可界定)層120與襯底110之間的層優(yōu)選地用于將從可選擇界定層120獲得的圖案轉(zhuǎn) 移到襯底110，可選擇界定層120與襯底110之間的層130-150優(yōu)選地經(jīng)選擇，使得所述層可相對(duì)于其它已暴露材料選擇性地蝕刻。將了解，當(dāng)一種材料的蝕刻速率比周 圍材料的蝕刻速率至少大約2-3倍(優(yōu)選地至少大約10倍，更優(yōu)選地至少大約20倍
且最優(yōu)選地至少大約40倍)時(shí)，那么考慮選擇性地或優(yōu)先地蝕刻所述材料。由于上 覆于第二硬掩模層150上的層120-140的目標(biāo)是允許良好地界定將形成于第二硬掩模 層150中的圖案，因此將了解，如果使用適合的其它材料、化學(xué)物及/或工藝條件， 那么可省略或替代層120-140中的一個(gè)或一個(gè)以上層。
在圖解說(shuō)明的實(shí)施例中，可選擇界定層120上覆于第一硬掩?；蛭g刻停止層130 上，層130上覆于臨時(shí)層140上，臨時(shí)層140上覆于第二硬掩?；蛭g刻停止層150上， 層150上覆于將經(jīng)由掩模處理(例如，蝕刻)的襯底110上。優(yōu)選地，在第二硬掩模 層150中形成掩模，襯底IIO是經(jīng)由所述掩模處理的。
繼續(xù)參照?qǐng)D2B，可選擇界定層120優(yōu)選地是光可界定的，例如，是由包括此項(xiàng) 技術(shù)中已知的任何光致抗蝕劑的光致抗蝕劑形成的。舉例來(lái)說(shuō)，光致抗蝕劑可以是可 與157 nm、 193 nm、 248 nm或365 nm波長(zhǎng)系統(tǒng)，193 nm波長(zhǎng)浸沒(méi)系統(tǒng)，極遠(yuǎn)紫外 系統(tǒng)(包括13.7 nm波長(zhǎng)系統(tǒng))或電子束平版印刷系統(tǒng)兼容的任何光致抗蝕劑。另外， 可無(wú)掩模平版印刷或無(wú)掩模光刻來(lái)界定光可界定層120。優(yōu)選光致抗蝕劑材料的實(shí)例 包括對(duì)氟化氬(ArF)敏感的光致抗蝕劑(即適合與ArF光源一起使用的光致抗蝕劑)， 和對(duì)氟化氪(KrF)敏感的光致抗蝕劑(即適合與KrF光源一起使用的光致抗蝕劑)。 ArF光致抗蝕劑優(yōu)選地與利用相對(duì)短波長(zhǎng)的光(例如193 nm)的光刻系統(tǒng)一起使用。 KrF光致抗蝕劑優(yōu)選地與較長(zhǎng)波長(zhǎng)光刻系統(tǒng)(例如248 nm系統(tǒng)) 一起使用。在其它 實(shí)施例中，層120及任何后續(xù)抗蝕劑層可由可通過(guò)納米壓印平版印刷圖案化的抗蝕劑 形成，例如通過(guò)使用模型或機(jī)械力來(lái)圖案化所述抗蝕劑。
第一硬掩模層130的材料優(yōu)選地包含無(wú)機(jī)材料。實(shí)例性材料包括氧化硅(Si02)、 硅或介電抗反射涂層(DARC)，例如富含硅的氧氮化硅。在所圖解說(shuō)明的實(shí)施例中， 第一硬掩模層130為介電抗反射涂層(DARC)。對(duì)形成具有接近光刻技術(shù)的分辨率 限制的間距的圖案來(lái)說(shuō)，將DARC用作第一硬掩模層130可尤其有利。DARC可通 過(guò)將光反射降到最低來(lái)增強(qiáng)分辨度，由此增加光刻可界定圖案邊緣的精確度。
臨時(shí)層140優(yōu)選地由無(wú)定形碳形成，無(wú)定形碳相對(duì)于優(yōu)選的硬掩模材料提供非常 高的蝕刻選擇性。更優(yōu)選地，無(wú)定形碳是這樣一種形式的無(wú)定形碳其對(duì)光高度透明 (所謂"透明碳")，且其通過(guò)對(duì)用于光對(duì)準(zhǔn)的光的波長(zhǎng)透明來(lái)提供對(duì)此對(duì)準(zhǔn)的改進(jìn)。 用于形成此透明碳的沉積技術(shù)可在A.海布(A.Helmbold) 、 D.邁斯納(D.Meissner) 的固體薄膜(Thin Solid Films) 283 (1996) 196-203中找到。此參考資料的全部揭示內(nèi) 容以引用的方式并入本文中。
第二硬掩模層150可由適合于蝕刻下伏襯底110的硬掩模材料形成且其可相對(duì)于 已暴露的上覆材料(例如，間隔件165(圖ll))選擇性地蝕刻。舉例來(lái)說(shuō)，在其中間 隔件材料(圖ll)是氧化硅或硅的一些實(shí)施例中，硬掩模材料可以是氮化硅。在其中間 隔件材料是氮化硅或硅的一些實(shí)施例中，硬掩模材料可以是氧化硅。在圖解說(shuō)明的實(shí)施例中，硬掩模材料是氮化物，優(yōu)選地是氮化硅。
將了解，襯底110可包括單個(gè)材料層、多個(gè)不同材料層、其中具有不同材料或結(jié) 構(gòu)的區(qū)的層等。這些材料可包括半導(dǎo)體、絕緣體、導(dǎo)體或其組合。例如，襯底可包含 經(jīng)摻雜多晶硅、電裝置有源區(qū)域、硅化物或金屬層，例如鎢、鋁或銅層或其組合。在 一些實(shí)施例中，下文論述的掩模元件可直接對(duì)應(yīng)于傳導(dǎo)特征(例如，互連或搭接墊) 在襯底中的所需布局。在圖解說(shuō)明的實(shí)施例中，襯底110的上部分包括絕緣體且掩模 元件的位置可對(duì)應(yīng)于絕緣體的所需位置，例如在大馬士革金屬化中。形成于襯底中的 結(jié)構(gòu)的實(shí)例包括互連、柵極堆疊及淺溝槽隔離結(jié)構(gòu)。
本文中所論述的層120-150可由各種方法來(lái)形成。舉例來(lái)說(shuō)，可使用涂層上旋涂
工藝來(lái)形成光可界定層?？墒褂酶鞣N氣相沉積工藝(例如，化學(xué)氣相沉積)來(lái)形成硬
掩模層。優(yōu)選地，使用低溫化學(xué)氣相沉積(CVD)工藝在臨時(shí)層140上方沉積硬掩模層 或任何其它材料，例如，間隔件材料。在其中臨時(shí)層140是由無(wú)定形碳形成的情況下 尤其如此。
臨時(shí)層140的無(wú)定形碳可通過(guò)將碳?xì)浠衔锘虼祟惢衔锏幕旌衔镉米魈记膀?qū) 物的化學(xué)氣相沉積來(lái)形成。實(shí)例性前驅(qū)物包括丙烯、丙炔、丙垸、丁烷、丁烯、丁二 烯及乙炔。用于形成無(wú)定形碳層的適合方法描述于2003年6月3日頒于費(fèi)爾貝恩斯 (Fairbairn)等人的第6,573,030 Bl號(hào)美國(guó)專利中，所述專利的全部揭示內(nèi)容以引用 的方式并入本文中。另外，可對(duì)無(wú)定形碳進(jìn)行摻雜。用于形成經(jīng)摻雜無(wú)定形碳的適合 方法描述于伊恩(Yin)等人的第10/652,174號(hào)美國(guó)專利申請(qǐng)案中，所述專利申請(qǐng)案 的全部揭示內(nèi)容以引用的方式并入本文中。
接下來(lái)，形成圖案并將其轉(zhuǎn)移到硬掩模層150。
將了解，在本文所描述的任一步驟中，將圖案從上覆層級(jí)轉(zhuǎn)移到下伏層級(jí)涉及在 下伏層級(jí)中形成大體對(duì)應(yīng)于上覆層級(jí)中的掩模元件的集成電路特征或掩模元件。舉例 來(lái)說(shuō)，下伏層級(jí)中的線的路徑將大體遵循上覆層級(jí)中的線的路徑，且下伏層級(jí)中的其 它元件或特征的位置將對(duì)應(yīng)于上覆層級(jí)中的類似元件或特征的位置。然而，元件或特 征的精確形狀及大小可從上覆層級(jí)到下伏層級(jí)而不同。舉例來(lái)說(shuō)，取決于蝕刻化學(xué)物 及條件，可相對(duì)于上覆層級(jí)上的圖案放大或減小形成經(jīng)轉(zhuǎn)移圖案的元件或特征的大小 以及元件或特征之間的相對(duì)間隔，同時(shí)使其仍類似于可從以下所述實(shí)施例中縮減第一 抗蝕劑掩模的實(shí)例看到的相同初始"圖案"。因此，即使在元件或特征的尺寸發(fā)生一 些改變的情況下，經(jīng)轉(zhuǎn)移圖案仍被認(rèn)為是與初始圖案相同的圖案。相反，在掩模元件 周圍形成間隔件可形成新(間距倍增)圖案。
參照?qǐng)D3，在光可界定層120中形成圖案，所述圖案包含由陣列元件124、接口 元件126及外圍元件128限界的間隔件或溝槽122、 123。元件124、 126、 128由光 可界定材料形成。溝槽122、 123可使用248 nm或193 nm的光通過(guò)例如光刻來(lái)形成， 其中暴露所述層120以通過(guò)光罩輻射且接著使其顯影。在顯影之后，剩余的光可界定 材料(在圖解說(shuō)明的實(shí)施例中為光致抗蝕劑)形成所圖解說(shuō)明的元件124、 126、 128(僅
14以截面形式顯示)。在圖解說(shuō)明的實(shí)施例中，陣列元件124是線。
線124的間距等于線124的寬度與相鄰間隔122的寬度的和。為將使用此線124 及間隔122的圖案所形成的元件的臨界尺寸降到最低，間距可以是用于圖案化光可界 定層120的光刻技術(shù)的限制或接近所述限制。舉例來(lái)說(shuō)，對(duì)于利用248nm光的光刻， 線124的間距可以是約100 nm。因此，間距可以是光刻技術(shù)的最小間距且以下所論 述的間隔件圖案可有利地具有低于所述光刻技術(shù)的最小間距的間距?；蛘?，由于位置 及元件大小的錯(cuò)誤容限通常隨著接近光刻技術(shù)的限制而增加，因此線124可經(jīng)形成而 具有較大的元件大小(例如，對(duì)于約200 nm的間距來(lái)說(shuō))以將線124的位置及大小 錯(cuò)誤降到最低。
參照?qǐng)D4，光可界定層120中的圖案轉(zhuǎn)移到硬掩模層130及臨時(shí)層140以允許沉 積間隔件材料層160 (圖6)。已發(fā)現(xiàn)，用于間隔件材料沉積的溫度通常過(guò)高而使光 致抗蝕劑無(wú)法承受。因此，優(yōu)選地將圖案從光可界定層120轉(zhuǎn)移到第一硬掩模層130 及臨時(shí)層140，所述第一硬掩模層130及臨時(shí)層140是由可承受用于間隔件材料沉積 及蝕刻的工藝條件的材料所形成，如以下所論述。除具有比光致抗蝕劑高的耐熱性外， 優(yōu)選地選擇形成臨時(shí)層140的材料，使得其可相對(duì)于用于間隔件165(圖IO)及用于下 伏第二硬掩模層150的材料選擇性地移除。如上所述，層140優(yōu)選地由無(wú)定形碳且更 優(yōu)選地，由透明碳形成。
可以單個(gè)步驟完成圖案轉(zhuǎn)移；即，在單個(gè)工藝室中原地轉(zhuǎn)移。優(yōu)選地，使用各向
異性蝕刻來(lái)完成所述轉(zhuǎn)移。優(yōu)選的蝕刻化學(xué)物包括使用碳氟化合物等離子體(例如， 從HBr/CF4產(chǎn)生的等離子體)來(lái)蝕刻第一硬掩模層130且使用含氧等離子體(例如， SCV02等離子體)來(lái)蝕刻臨時(shí)層140的蝕刻。所述蝕刻相對(duì)于光可界定層120選擇性 地蝕刻第一硬掩模層130且接著繼續(xù)穿過(guò)臨時(shí)層140,在第二硬掩模層150處停止?？?在圖案轉(zhuǎn)移期間蝕刻光可界定層120的一部分。隨后，可通過(guò)所屬技術(shù)領(lǐng)域的技術(shù)人 員已知的各種工藝(包括例如，通過(guò)等離子體灰化)單獨(dú)地移除形成光可界定層120 的任何剩余抗蝕劑。
參照?qǐng)D4及5，優(yōu)選地，通過(guò)在修整蝕刻之后蝕刻元件134、 136、 138以形成經(jīng) 修改的間隔132a、 133a及元件134a、 136a、 138a來(lái)加寬陣列元件134、接口元件136 及外圍元件138之間的間隔件132、 133。優(yōu)選地，使用各向同性蝕刻來(lái)蝕刻元件134、 136、138以使這些元件"縮減"。適合的蝕刻包括使用含氧等離子體(例如，SCV02/N2/Ar 等離子體、CV(VHe等離子體或HBr/02/N2等離子體)的蝕刻。優(yōu)選地，選擇蝕刻的 程度以使得元件134a、136a、138a的寬度允許形成具有所需間隔的間隔件165(圖7A)， 如將從以下論述中所了解。舉例來(lái)說(shuō)，可減小陣列中的元件134、 136、 138的寬度從 約80-120 nm減小到約40-70 nm。有利地，寬度減小蝕刻可在陣列中形成比以其它方 式使用用于圖案化光可界定層120的光刻技術(shù)所能形成的線窄的線。另外，所述蝕刻 可使元件134a、 136a、 138a的邊緣平滑，由此改進(jìn)所述元件的均勻性。盡管元件134a、 136a、 138a可經(jīng)修整而具有低于光刻技術(shù)的分辨率限制的臨界尺寸，但將了解，此修整并不改變陣列中間隔132a、 133a與元件134a、 136a、 138a的間距，因?yàn)樗鲈?中的相同點(diǎn)之間的距離保持相同。在其它實(shí)施例中，替代或除對(duì)元件134、 136、 138 執(zhí)行修整蝕刻外，將了解，光可界定層120中的元件124、 126、 128(圖3)可在將圖案 從光可界定層120轉(zhuǎn)移到第一硬掩模層130之前經(jīng)受修整蝕刻，以在硬掩模層130及 臨時(shí)層140中形成所需大小的元件。
參照?qǐng)D6，優(yōu)選地，在已暴露表面(包括硬掩模層130、 150的已暴露頂表面及 側(cè)壁和臨時(shí)層140的側(cè)壁)上方保形地毯覆沉積間隔件材料層160。間隔件材料可以 是可充當(dāng)用于將圖案轉(zhuǎn)移到下伏硬掩模層150的掩模的任何材料。優(yōu)選地，間隔件材 料l)可以良好的階梯覆蓋進(jìn)行沉積；2)可以可與經(jīng)部分制作的集成電路100中的其 它材料兼容的溫度進(jìn)行沉積;及3)可相對(duì)于臨時(shí)層140以及第一和第二硬掩模層130、 150選擇性地且各向異性地蝕刻。優(yōu)選的材料包括硅(例如，無(wú)定形硅)、氧化硅及氮 化硅。在所圖解說(shuō)明的實(shí)施例中，間隔件材料是氧化硅，其結(jié)合掩蔽堆疊的其它選定 材料提供特定優(yōu)點(diǎn)。
用于間隔件材料沉積的優(yōu)選方法包括化學(xué)氣相沉積及原子層沉積。層160的厚度 優(yōu)選地基于間隔件165的所需寬度(圖10)來(lái)確定。舉例來(lái)說(shuō)，在圖解說(shuō)明的實(shí)施 例中，層160優(yōu)選地沉積到約20-80 nm且更優(yōu)選地約40-60 nm的厚度。優(yōu)選地，階 梯覆蓋約為80%或更大，且更優(yōu)選地約為90%或更大。
參照?qǐng)D7A，氧化硅間隔件層160經(jīng)受各向異性蝕刻以從經(jīng)部分形成的集成電路 100的水平表面166移除間隔件材料?？墒褂闷珘禾挤衔锏入x子體(例如，含 CF4/CHF3、 QF8/CH2F2或CHF3/Ar等離子體)或以純物理濺射蝕刻(例如，Ar濺射 蝕刻)來(lái)對(duì)氧化物材料執(zhí)行此蝕刻(還稱為間隔件蝕刻)。間隔件蝕刻在心軸134a 與元件136a、 138a周圍界定間隔件165對(duì)。
圖7B顯示圖7A的經(jīng)部分形成的集成電路100的俯視平面圖。如可見(jiàn)，除線的 形狀外，心軸134a還可具有各種形狀。如上所述，在圖解說(shuō)明的實(shí)施例中，襯底IIO 的上部分是絕緣體且間隔件165的圖案對(duì)應(yīng)于將在襯底110中形成的絕緣體的所需圖 案。因此，間隔件165之間的開(kāi)放間隔優(yōu)選地對(duì)應(yīng)于導(dǎo)體(例如，大馬士革傳導(dǎo)互連) 在襯底110中的所需布局。舉例來(lái)說(shuō)，隨后將移除(圖IOA-IOB)的任何心軸134a所具 有的位置可對(duì)應(yīng)于隨后形成的互連的位置。在所述情況下， 一些心軸可具有加寬的部 分137，其可用以形成用于將使用心軸134a形成的互連與其它垂直層級(jí)上的電特征電 連接在一起的搭接墊。
參照?qǐng)D8，保護(hù)層170沉積于經(jīng)部分制作的集成電路100的表面的上方。保護(hù)層 170優(yōu)選地也可選擇性地界定。如同可選擇界定層120—樣，保護(hù)層170優(yōu)選地是光 可界定的，例如由包括此項(xiàng)技術(shù)中已知的任何光致抗蝕劑的光致抗蝕劑所形成。另外， 在其它實(shí)施例中，保護(hù)性光可界定層170可由適合于通過(guò)納米壓印平版印刷圖案化的 抗蝕劑所形成。
參照?qǐng)D9A，使用(例如)與用于圖案化光可界定層120相同的光刻技術(shù)來(lái)圖案
16化光可界定層170。優(yōu)選地，暴露層170以通過(guò)光罩輻射且接著使其顯影以暴露經(jīng)部
分制作的集成電路100的陣列區(qū)102的元件。因此，間隔件165的一些間隔件或?qū)Ρ?暴露，而一些間隔件受到保護(hù)層170的保護(hù)。另外，硬掩模層130的一些部分被暴露， 而一些部分受到保護(hù)。
另外，還可圖案化接口區(qū)域104或外圍106中的元件，借此在所述外圍中形成(舉 例來(lái)說(shuō))空洞174。將了解，盡管陣列102中的間隔件165優(yōu)選地具有小于在形成所 述間隔件中使用的光刻技術(shù)的最小間距或分辨率的間距或元件大小，但圖案化于層 170中的元件優(yōu)選地具有等于或大于用于形成所述元件的光刻技術(shù)的最小間距或分辨 率的間距或元件大小。
參照?qǐng)D9B,可圖案化到間距倍增間隔件165之間的間隔的連接172。將了解，連 接172可以是較大尺寸元件173的末端，例如，用于圖案化外圍106或接口區(qū)104中 的互連的那些元件。連接172可因此將一個(gè)或一個(gè)以上心軸134a連接到較大掩模元 件173且最后允許形成連接到陣列102中的間距倍增互連的相對(duì)大的互連。
將了解，經(jīng)部分制作的集成電路100的一些元件保持由層170予以保護(hù)。在所述 情況下，在移除保護(hù)層170之后，間隔件165增大這些元件的尺寸。
參照?qǐng)DIOA-IOB，優(yōu)選地，通過(guò)各向異性蝕刻選擇性地移除第一硬掩模層130 及臨時(shí)層140中保持暴露或未受保護(hù)層170保護(hù)的部分。有利地，可以單個(gè)步驟移除 硬掩模層130及臨時(shí)140的未受保護(hù)部分；即，在單個(gè)工藝室中原地移除。可使用例 如含有HBr/CF4的等離子體蝕刻選擇性地移除硬掩模層130，且可使用例如S02/02 等離子體蝕刻選擇性地移除臨時(shí)層140。接著，通過(guò)例如等離子體灰化移除保護(hù)層 170。
因此，移除心軸134a(圖9A)，從而在陣列區(qū)102中留下獨(dú)立的間距倍增間隔件 165。在圖解說(shuō)明的實(shí)施例中，間隔件165的間距與間隔件165之間的間隔大約為通 過(guò)光刻原始形成的光致抗蝕劑線124及間隔122(圖3)的一半。舉例來(lái)說(shuō)，當(dāng)光致抗蝕 劑線124具有約200 nm的間距時(shí)，可形成具有約100 nm或更小的間距的間隔件165。 另外，還將圖案化于外圍106或接口區(qū)104中的元件轉(zhuǎn)移到下伏層，借此例如在硬掩 模層130及臨時(shí)層140中形成空洞或開(kāi)口 176。
參照?qǐng)Dll,將由間隔件165以及第一硬掩模層130及臨時(shí)層140的剩余部分界定 的圖案轉(zhuǎn)移到第二硬掩模層150。所述轉(zhuǎn)移優(yōu)選地使用各向異性蝕刻來(lái)完成，例如，
使用碳氟化合物等離子體的蝕刻，例如，含CF4/02/CH2F2的等離子體蝕刻。
隨后，可經(jīng)由界定于第二硬掩模層150中的掩模來(lái)處理襯底。舉例來(lái)說(shuō)，參照?qǐng)D 12，可將圖案轉(zhuǎn)移到襯底110。參照?qǐng)D13，將了解，在蝕刻襯底110時(shí)，對(duì)襯底110 的蝕刻可移除間隔件165以及層130、 140的剩余部分。因此，第二硬掩模層150用 作用于蝕刻襯底110的主掩模。在其它實(shí)施例中，可在處理襯底110之前或之后移除 間隔件165以及層130、 140的剩余部分。參照?qǐng)D14，可在處理襯底IIO之后移除硬 掩模層150。優(yōu)選地，使用各向異性蝕刻來(lái)蝕刻襯底110,所述各向異性蝕刻可相對(duì)于至少第 二硬掩模層150對(duì)襯底110進(jìn)行選擇性蝕刻。將了解，當(dāng)襯底110包含不同材料(例 如不同材料的層)時(shí)，如果單個(gè)化學(xué)物不足以蝕刻所有所述不同材料，那么可使用一 系列不同的化學(xué)物(優(yōu)選地為干蝕刻化學(xué)物)來(lái)連續(xù)地蝕刻穿過(guò)這些不同材料。襯底 110的組成可取決于例如將形成的電裝置。
將了解，通過(guò)間隔件165形成圖案且接著將其轉(zhuǎn)移到第二硬掩模層150及襯底 110可界定線，例如，用于連接電裝置的互連。優(yōu)選地，電裝置布置成陣列，例如， 所述電裝置在存儲(chǔ)器裝置的陣列區(qū)中形成存儲(chǔ)器單元。連接172(圖9B)可有利地界定 集成電路的接口或外圍區(qū)域中的較大特征與陣列中例如由元件171界定的間距倍增 特征之間的連接。在形成所述線之后，經(jīng)部分制作的集成電路100可經(jīng)受后續(xù)處理步 驟，包括形成輔助電裝置及電互連，以形成完成的集成電路，例如，存儲(chǔ)器芯片。
將了解，可對(duì)所圖解說(shuō)明的實(shí)施例做出各種修改。舉例來(lái)說(shuō)，間距倍增圖案通常 包括封閉回路，所述回路由沿心軸的壁形成的間隔件所形成。因此，在非大馬士革工 藝中，當(dāng)使用間隔件165而非間隔件165之間的間隔來(lái)形成導(dǎo)線時(shí)，優(yōu)選地使用額外 處理步驟來(lái)切斷所述回路的末端，使得每一回路形成兩個(gè)個(gè)別的未連接線。舉例來(lái)說(shuō)， 此可通過(guò)在將維持的線的部分周圍形成保護(hù)掩模同時(shí)蝕刻掉掩模的未受保護(hù)末端來(lái) 完成。用于切斷回路的末端的適合方法揭示于特瑞(Tran)等人于2004年8月31申 請(qǐng)的第10/931,771美國(guó)專利申請(qǐng)案中，所述專利申請(qǐng)案的全部揭示內(nèi)容以引用的方式 并入本文中。有利地，然而，通過(guò)使用間隔件165來(lái)界定絕緣材料而非傳導(dǎo)材料的位 置，可消除切斷間隔件回路的末端的步驟。舉例來(lái)說(shuō)，當(dāng)間隔件165之間的間隔(例 如，原先由心軸占據(jù)的間隔)確定互連的位置及形狀時(shí)，未必要切斷間隔件回路的末
A山頓。
同樣，在一些情況下，可在處理襯底110之前移除間隔件165。舉例來(lái)說(shuō)，當(dāng)間 隔件165相對(duì)高且薄時(shí)，此移除可為有益的。所述間隔件在結(jié)構(gòu)上可能是不穩(wěn)定的且 可在蝕刻110襯底的過(guò)程中變形，從而在將圖案蝕刻到襯底中時(shí)引入錯(cuò)誤。因此，對(duì) 間隔件165以及硬掩模層130或臨時(shí)層140的任何剩余部分的移除可有利地使經(jīng)由其 處理襯底110的掩模(在此實(shí)例中，由下部硬掩模層150界定)穩(wěn)定。
另夕卜，可更多地使間隔件165的間距加倍。舉例來(lái)說(shuō)，可通過(guò)移除心軸134a、 在間隔件165周圍形成額外間隔件、移除間隔件165、接著在間隔件(原先在間隔件 165周圍調(diào)圍形成另一組間隔件等等來(lái)使間隔件165進(jìn)一步間距倍增。勞里(Lowrey) 等人的第5,328,810號(hào)美國(guó)專利中論述了用于進(jìn)一步間距倍增的實(shí)例性方法。
此外，可在整個(gè)集成電路制作工藝期間多次采用優(yōu)選實(shí)施例，以在多個(gè)層或垂直 層級(jí)中形成可為垂直鄰接或非鄰接及/或垂直地分離的間距倍增特征。在所述情況下， 將圖案化的每一個(gè)別層級(jí)將構(gòu)成襯底110且各種層120-170可形成于將圖案化的個(gè)別 層級(jí)上方。還將了解，以上所論述的各種層120-170的特定組成及高度可取決于特定 應(yīng)用而變化。舉例來(lái)說(shuō)，層150的厚度可取決于襯底110的特性而變化，例如，襯底
18的化學(xué)組成，無(wú)論襯底包含單個(gè)或多個(gè)材料層、將形成的特征的深度等，以及可用蝕 刻化學(xué)物。在一些情況下，可省略層120-170中的一個(gè)或一個(gè)以上層或可添加更多層。
舉例來(lái)說(shuō)，在一些情況下，可將形成于第二硬掩模層150中的圖案轉(zhuǎn)移到一個(gè)或一個(gè)
以上額外硬掩模層，以為硬掩模提供增加的對(duì)襯底no進(jìn)行選擇性蝕刻的抵抗性。
同樣，盡管經(jīng)由一掩模層的"處理"優(yōu)選地涉及蝕刻下伏材料，但經(jīng)由若干掩模 層的處理可涉及使下伏于掩模層的層經(jīng)受任何半導(dǎo)體制作工藝。舉例來(lái)說(shuō)，處理可涉 及經(jīng)由掩模層且進(jìn)入到下伏層上的離子植入、擴(kuò)散摻雜、沉積、氧化(特別是與聚合
物掩模下的硬掩模一起使用)氮化等。另外，掩模層可用作化學(xué)機(jī)械拋光(CMP)的 停止層或勢(shì)壘層，或可對(duì)所述層中的任一者執(zhí)行CMP以允許對(duì)下伏層的平面化及蝕 刻兩者，如在2005年8月31日申請(qǐng)的美國(guó)專利申請(qǐng)案第11/216,477號(hào)中所論述，所 述專利申請(qǐng)案的全部揭示內(nèi)容以引用方式并入本文中。
從本文中的說(shuō)明將了解，本發(fā)明包括各種方面。舉例來(lái)說(shuō)，根據(jù)本發(fā)明的一個(gè)方 面，提供一種用于集成電路制作的方法。所述方法包含圖案化第一光致抗蝕劑層以在 襯底上方形成光致抗蝕劑圖案。將光致抗蝕劑圖案轉(zhuǎn)移到下伏于光致抗蝕劑層的硬掩 模層及下伏于硬掩模層的臨時(shí)層。在經(jīng)圖案化硬掩模及臨時(shí)層中的元件的側(cè)壁上形成 間隔件。在間隔件以及經(jīng)圖案化硬掩模和臨時(shí)層上方沉積第二光致抗蝕劑層。圖案化 第二光致抗蝕劑層以暴露經(jīng)圖案化硬掩模及臨時(shí)層中的一些部分且暴露間隔件中的 一些間隔件，同時(shí)留下直接在經(jīng)圖案化硬掩模及臨時(shí)層中的其它部分上方以及間隔件
中的其它間隔件上方的光致抗蝕劑。隨后，優(yōu)先移除經(jīng)圖案化硬掩模及臨時(shí)層的已暴 露部分。優(yōu)先移除第二光致抗蝕劑層。
根據(jù)本發(fā)明的另一方面，提供一種用于形成集成電路的方法。所述方法包含圖案 化可選擇界定層以同時(shí)界定經(jīng)部分制作的集成電路的陣列區(qū)中的陣列掩模元件以及 外圍區(qū)中的外圍掩模元件。隨后，在陣列區(qū)中執(zhí)行間距倍增，以形成多個(gè)獨(dú)立間隔件。 至少部分地通過(guò)獨(dú)立間隔件界定圖案且將外圍掩模元件同時(shí)轉(zhuǎn)移到襯底。
根據(jù)本發(fā)明的又一方面，提供一種用于制作集成電路的方法。所述方法包含給襯 底提供上覆光致抗蝕劑層。使用光刻技術(shù)圖案化光致抗蝕劑層，借此形成包含由空洞 分離的光致抗蝕劑材料的光致抗蝕劑圖案。光致抗蝕劑材料及空洞在集成電路的陣列 區(qū)及外圍區(qū)上方延伸。將光致抗蝕劑圖案轉(zhuǎn)移到下伏臨時(shí)層以形成臨時(shí)層圖案。隨后， 使陣列及外圍區(qū)兩者中的臨時(shí)層圖案中的元件縮減。在臨時(shí)層元件上方沉積間隔件材 料毯覆層。蝕刻毯覆層以在臨時(shí)層^件的各側(cè)處形成間隔件。
根據(jù)本發(fā)明的再一方面，提供一種經(jīng)部分制作的集成電路。所述經(jīng)部分制作的集 成電路包含上覆于硬掩模層上的多個(gè)掩模元件。硬掩模層上覆于襯底上。間隔件安置 于掩模元件的側(cè)壁上。保護(hù)層直接上覆于間隔件中的一些間隔件以及掩模元件中的一 些掩模元件上。保護(hù)層還使間隔件中的其它間隔件以及掩模元件中的其它掩模元件保 持暴露。
根據(jù)本發(fā)明的又一方面，提供一種經(jīng)部分制作的集成電路。所述經(jīng)部分形成的集成電路包含位于襯底上方的多個(gè)間隔件對(duì)。構(gòu)成每一間隔件對(duì)的間隔件由可選擇性蝕
刻的材料分離。經(jīng)圖案化光致抗蝕劑層上覆于間隔件對(duì)中的一些間隔件對(duì)上。光致抗
蝕劑上覆于經(jīng)部分制作的集成電路的外圍或接口區(qū)中的至少一些間隔件上，同時(shí)暴露
經(jīng)部分制作的集成電路的陣列區(qū)中的間隔件。
根據(jù)本發(fā)明的再一方面，提供一種經(jīng)部分制作的集成電路。所述經(jīng)部分形成的集
成電路包含安置于經(jīng)部分制作的集成電路的陣列區(qū)上方的多個(gè)獨(dú)立間隔件對(duì)。其它多
個(gè)其它間隔件對(duì)安置于與所述多個(gè)間隔件對(duì)相同的層級(jí)上。構(gòu)成每一其它間隔件對(duì)的
間隔件安置于可相對(duì)于所述其它間隔件對(duì)選擇性地蝕刻的臨時(shí)材料的側(cè)壁上。臨時(shí)材 料具有一個(gè)或一個(gè)以上開(kāi)口。
除以上揭示內(nèi)容外，所屬技術(shù)領(lǐng)域的技術(shù)人員還將了解，可對(duì)上文所描述的方法 及結(jié)構(gòu)作出各種省略、添加及修改而不背離本發(fā)明的范圍。打算所有此類修改及改變 均在所附權(quán)利要求書(shū)所界定的本發(fā)明的范圍內(nèi)。
權(quán)利要求
1、一種用于集成電路制作的方法，所述方法包含圖案化第一光致抗蝕劑層以在襯底上方形成光致抗蝕劑圖案；將所述光致抗蝕劑圖案轉(zhuǎn)移到下伏于所述光致抗蝕劑層的硬掩模層及下伏于所述硬掩模層的臨時(shí)層；在所述經(jīng)圖案化硬掩模及臨時(shí)層中的元件的側(cè)壁上形成間隔件；在所述間隔件以及所述經(jīng)圖案化硬掩模及臨時(shí)層上方沉積第二光致抗蝕劑層；圖案化所述第二光致抗蝕劑層以暴露所述經(jīng)圖案化硬掩模及臨時(shí)層的一些部分且暴露所述間隔件中的一些間隔件，而留下直接在所述經(jīng)圖案化硬掩模及臨時(shí)層的其它部分上方及所述間隔件中的其它間隔件上方的光致抗蝕劑；隨后優(yōu)先移除所述經(jīng)圖案化硬掩模及臨時(shí)層的所述已暴露部分；及優(yōu)先移除所述第二光致抗蝕劑層。
2、 如權(quán)利要求l所述的方法，其進(jìn)一步包含隨后將由所述間隔件以及所述經(jīng)圖 案化硬掩模及臨時(shí)層的所述剩余部分界定的圖案轉(zhuǎn)移到另一硬掩模層。
3、 如權(quán)利要求2所述的方法，其進(jìn)一步包含隨后經(jīng)由所述另一硬掩模層處理所 述襯底。
4、 如權(quán)利要求2所述的方法，其中處理所述襯底包含蝕刻所述襯底。
5、 如權(quán)利要求l所述的方法，其進(jìn)一步包含通過(guò)在形成間隔件之前各向同性地 蝕刻所述經(jīng)圖案化硬掩模及臨時(shí)層中的元件來(lái)減小所述元件的寬度。
6、 如權(quán)利要求l所述的方法，其中所述臨時(shí)層包含無(wú)定形碳。
7、 如權(quán)利要求1所述的方法，其中所述臨時(shí)層包含透明碳。
8、 如權(quán)利要求6所述的方法，其中所述硬掩模層包含介電抗反射涂層。
9、 如權(quán)利要求8所述的方法，其中所述間隔件包含氧化硅。
10、 如權(quán)利要求8所述的方法，其中所述間隔件及所述臨時(shí)層直接上覆于包含氮 化硅的蝕刻停止層上。
11、 如權(quán)利要求1所述的方法，其中優(yōu)先移除所述經(jīng)圖案化硬掩模及臨時(shí)層的所 述已暴露部分包含直接在所述襯底的陣列區(qū)上方形成獨(dú)立間隔件。
12、 如權(quán)利要求11所述的方法，其中所述獨(dú)立間隔件所具有的間距低于用于圖 案化所述第一光致抗蝕劑層的光刻技術(shù)的分辨率限制。
13、 如權(quán)利要求1所述的方法，其中所述間隔件至少在垂直于所述間隔件延伸的 第一與第二間隔開(kāi)的平面之間以彼此間隔開(kāi)的大體平行的關(guān)系延伸。
14、 一種用于形成集成電路的方法，其包含圖案化可選擇界定層，以同時(shí)界定經(jīng)部分制作的集成電路的陣列區(qū)中的陣列掩模 元件及外圍區(qū)中的外圍掩模元件；隨后在所述陣列區(qū)中執(zhí)行間距倍增，以形成多個(gè)獨(dú)立間隔件；及 同時(shí)將至少部分地由所述獨(dú)立間隔件及所述外圍掩模元件界定的圖案轉(zhuǎn)移到襯底。
15、 如權(quán)利要求14所述的方法，其中執(zhí)行間距倍增包含 在所述陣列及外圍掩模元件的側(cè)壁上形成間隔件；及優(yōu)先移除所述陣列掩模元件，從而形成所述獨(dú)立間隔件。
16、 如權(quán)利要求15所述的方法，其中在側(cè)壁上形成間隔件包含在所述陣列及外圍掩模元件上沉積間隔件材料毯覆層；及 各向異性地蝕刻所述毯覆層以界定所述間隔件。
17、 如權(quán)利要求15所述的方法，其中執(zhí)行間距倍增進(jìn)一步包含在側(cè)壁上形成間 隔件之后且在優(yōu)先移除所述陣列掩模元件之前在所述間隔件以及所述陣列及外圍掩模元件上沉積保護(hù)性材料層；及 圖案化所述保護(hù)性材料以暴露所述陣列掩模元件。
18、 如權(quán)利要求17所述的方法，其中沉積所述保護(hù)性材料層包含沉積光致抗蝕劑，其中圖案化所述保護(hù)性材料包含執(zhí)行光刻。
19、 如權(quán)利要求17所述的方法，其中圖案化所述保護(hù)性材料包含移除所述保護(hù) 性材料中的一些保護(hù)性材料以暴露所述陣列區(qū)中的所有間隔件。
20、 如權(quán)利要求16所述的方法，其中沉積所述毯覆層包含執(zhí)行化學(xué)氣相沉積。
21、 如權(quán)利要求14所述的方法，其中同時(shí)轉(zhuǎn)移所述圖案在所述經(jīng)部分制作的集 成電路的所述陣列及外圍區(qū)中形成電裝置。
22、 如權(quán)利要求21所述的方法，其中所述電裝置是電互連。
23、 如權(quán)利要求22所述的方法，其中同時(shí)轉(zhuǎn)移所述圖案形成直接接觸所述互連 的搭接墊。
24、 如權(quán)利要求22所述的方法，其中同時(shí)轉(zhuǎn)移所述圖案形成與非間距倍增互連 接觸的間距倍增互連。
25、 如權(quán)利要求14所述的方法，其中圖案化所述可選擇界定層包含圖案化光致 抗蝕劑層。
26、 一種用于制作集成電路的方法，其包含 給襯底提供上覆光致抗蝕劑層；使用光刻技術(shù)圖案化所述光致抗蝕劑層以形成包含由空洞分離的光致抗蝕劑材 料的光致抗蝕劑圖案，所述光致抗蝕劑材料及空洞在所述集成電路的陣列區(qū)及外圍區(qū) 上方延伸；將所述光致抗蝕劑圖案轉(zhuǎn)移到下伏臨時(shí)層以形成臨時(shí)層圖案； 隨后使所述陣列區(qū)及所述外圍區(qū)兩者中的所述臨時(shí)層圖案中的元件縮減； 在所述臨時(shí)層元件上方沉積間隔件材料毯覆層；及 蝕刻所述毯覆層以在所述臨時(shí)層元件的各側(cè)處形成間隔件。
27、 如權(quán)利要求26所述的方法，其進(jìn)一步包含用保護(hù)性材料保護(hù)所述臨時(shí)層圖案在所述外圍區(qū)中的至少一部分且暴露所述臨 時(shí)層圖案在所述陣列區(qū)中的至少一部分；及選擇性地移除已暴露的臨時(shí)層材料以在所述陣列區(qū)中形成獨(dú)立間隔件。
28、 如權(quán)利要求27所述的方法，其進(jìn)一步包含 移除所述保護(hù)性材料；及經(jīng)由由所述臨時(shí)層的剩余部分及所述獨(dú)立間隔件界定的掩模圖案來(lái)處理襯底。
29、 如權(quán)利要求28所述的方法，其中處理所述襯底包含將所述掩模圖案轉(zhuǎn)移到 所述襯底。
30、 如權(quán)利要求29所述的方法，其中轉(zhuǎn)移所述掩模圖案包含在經(jīng)部分形成的存儲(chǔ)器裝置中形成存儲(chǔ)器單元陣列的各部分及邏輯電路的各部分。
31、 如權(quán)利要求29所述的方法，其中轉(zhuǎn)移所述掩模圖案包含將所述圖案蝕刻到 硬掩模層中且隨后蝕刻所述襯底。
32、 如權(quán)利要求26所述的方法，其中將所述光致抗蝕劑圖案轉(zhuǎn)移到下伏臨時(shí)層 包含蝕刻硬掩模層且隨后蝕刻所述臨時(shí)層。
33、 如權(quán)利要求32所述的方法，其中沉積所述間隔件材料毯覆層包含在硬掩模 材料及臨時(shí)層材料上方沉積間隔件材料。
34、 如權(quán)利要求26所述的方法，其中圖案化所述光致抗蝕劑層包含用具有選自 由13.7nm、 157 nm、 193 nm、 248 nm及365 nm波長(zhǎng)光組成的群組的波長(zhǎng)的光執(zhí)行 光刻。
35、 如權(quán)利要求26所述的方法，其中所述臨時(shí)層是由無(wú)定形碳形成的。
36、 如權(quán)利要求35所述的方法，其中所述間隔件材料是氮化硅。
37、 一種經(jīng)部分制作的集成電路，其包含多個(gè)掩模元件，其上覆于硬掩模層上，所述硬掩模層上覆于襯底上； 間隔件，其安置于所述掩模元件的側(cè)壁上；及保護(hù)層，其直接上覆于所述間隔件中的一些間隔件及所述掩模元件中的一些掩模 元件上，所述保護(hù)層使所述間隔件中的其它間隔件及所述掩模元件中的其它掩模元件暴露°
38、 如權(quán)利要求37所述的經(jīng)部分制作的集成電路，其中所述保護(hù)層是經(jīng)圖案化 層，其中所述經(jīng)部分制作的集成電路的陣列區(qū)中的間隔件是暴露的。
39、 如權(quán)利要求38所述的經(jīng)部分制作的集成電路，其中所述掩模元件在所述經(jīng) 部分制作的集成電路的外圍區(qū)中的一些表面是暴露的。
40、 如權(quán)利要求37所述的經(jīng)部分制作的集成電路，其中所述掩模元件安置于所 述經(jīng)部分制作的集成電路的陣列及外圍區(qū)中。
41、 如權(quán)利要求37所述的經(jīng)部分制作的集成電路，其中所述掩模元件包含上覆于臨時(shí)層上的硬掩模層，其中所述硬掩模層及所述臨時(shí)層可相對(duì)于所述間隔件選擇性 地蝕刻。
42、 如權(quán)利要求37所述的經(jīng)部分制作的集成電路，其中所述掩模元件是由無(wú)定 形碳形成的。
43、 如權(quán)利要求37所述的經(jīng)部分制作的集成電路，其中所述保護(hù)層包含光致抗 蝕劑。
44、 一種經(jīng)部分制作的集成電路，其包含-多個(gè)間隔件對(duì)，其位于襯底上方，其中構(gòu)成每一間隔件對(duì)的間隔件由可選擇蝕刻 材料分離；及經(jīng)圖案化的光致抗蝕劑層，其上覆于所述間隔件對(duì)中的一些間隔件對(duì)上，其中光 致抗蝕劑上覆于所述經(jīng)部分制作的集成電路的外圍或接口區(qū)中的至少一些間隔件上 且其中所述經(jīng)部分制作的集成電路的陣列區(qū)中的間隔件是暴露的。
45、 如權(quán)利要求44所述的經(jīng)部分制作的集成電路，其中所述可選擇蝕刻材料是 無(wú)定形碳。
46、 如權(quán)利要求45所述的經(jīng)部分制作的集成電路，其中所述間隔件包含選自由 硅、氮化硅及氧化硅組成的群組的材料。
47、 如權(quán)利要求44所述的經(jīng)部分制作的集成電路，其中所述經(jīng)圖案化光致抗蝕 劑層是由可與13.7nm、 157 nm、 193 nm、 248 nm或365 nm波長(zhǎng)系統(tǒng)，193 nm波長(zhǎng) 浸沒(méi)系統(tǒng)或電子束平版印刷系統(tǒng)兼容的光致抗蝕劑形成的。
48、 如權(quán)利要求44所述的經(jīng)部分制作的集成電路，其中所述經(jīng)部分制作的集成 電路是經(jīng)部分形成的存儲(chǔ)器裝置。
49、 如權(quán)利要求48所述的經(jīng)部分制作的集成電路，其中所述存儲(chǔ)器裝置是NAND 快閃存儲(chǔ)器。
50、 如權(quán)利要求44所述的經(jīng)部分形成的集成電路，其中所述多個(gè)間隔件對(duì)對(duì)應(yīng) 于存儲(chǔ)器陣列的特征。
51、 如權(quán)利要求44所述的經(jīng)部分形成的集成電路，其中所述經(jīng)部分形成的集成 電路是經(jīng)部分形成的計(jì)算機(jī)處理器。
52、 如權(quán)利要求44所述的經(jīng)部分形成的集成電路，其中所述多個(gè)間隔件對(duì)對(duì)應(yīng) 于邏輯陣列的特征。
53、 一種經(jīng)部分制作的集成電路，其包含多個(gè)獨(dú)立間隔件對(duì)，其安置于所述經(jīng)部分制作的集成電路的陣列區(qū)上方；及 其它多個(gè)其它間隔件對(duì)，其位于與所述多個(gè)間隔件對(duì)相同的層級(jí)上，其中所述其它間隔件對(duì)的間隔件安置于可相對(duì)于所述其它間隔件對(duì)選擇性地蝕刻的臨時(shí)材料的側(cè)壁上，其中在所述臨時(shí)材料中提供一個(gè)或一個(gè)以上開(kāi)口。
54、 如權(quán)利要求53所述的經(jīng)部分制作的集成電路，其中所述一個(gè)或一個(gè)以上開(kāi) 口安置于所述經(jīng)部分制作的集成電路的外圍區(qū)域中。
55、 如權(quán)利要求54所述的經(jīng)部分制作的集成電路，其中所述一個(gè)或一個(gè)以上開(kāi) 口具有所述經(jīng)部分制作的集成電路的所述外圍區(qū)域中的互連的所需形狀及布局。
56、 如權(quán)利要求53所述的經(jīng)部分制作的集成電路，其中所述獨(dú)立間隔件具有小 于約100 nm的間隙且所述其它間隔件對(duì)具有大于約100 nm的間隙。
57、 如權(quán)利要求53所述的經(jīng)部分制作的集成電路，其中所述獨(dú)立間隔件對(duì)至少 在垂直于所述獨(dú)立間隔件對(duì)延伸的第一與第二間隔開(kāi)的平面之間以彼此間隔開(kāi)的大 體平行的關(guān)系延伸。
58、 如權(quán)利要求57所述的經(jīng)部分制作的集成電路，其中所述其它間隔件對(duì)至少 在垂直于所述其它間隔件對(duì)延伸的第一與第二間隔開(kāi)的平面之間以彼此間隔開(kāi)的大 體平行的關(guān)系延伸。
59、 如權(quán)利要求53所述的經(jīng)部分制作的集成電路，其中所述臨時(shí)材料是無(wú)定形碳。
全文摘要
通過(guò)經(jīng)由掩模處理襯底(110)形成集成電路(100)的間距倍增及非間距倍增特征，例如，分別在集成電路(100)的陣列、接口及外圍區(qū)域(102)、(104)及(106)中的特征。通過(guò)圖案化光致抗蝕劑層來(lái)形成所述掩模，所述光致抗蝕劑層同時(shí)界定對(duì)應(yīng)于分別在集成電路(100)的陣列、接口及外圍區(qū)域(102)、(104)及(106)中的特征的掩模元件。將所述圖案轉(zhuǎn)移到無(wú)定形碳層(140)。在經(jīng)圖案化的無(wú)定形碳層(140)的側(cè)壁上形成側(cè)壁間隔件(165)。沉積保護(hù)性材料層(170)且接著將其圖案化以暴露陣列區(qū)(102)中及接口或外圍區(qū)域(104)、(106)的選定部分中的掩模元件。移除所述陣列區(qū)或其它已暴露部分中的無(wú)定形碳，從而在所述陣列區(qū)(102)中留下包括獨(dú)立間距倍增間隔件(165)的圖案。移除所述保護(hù)性材料(170)，從而在所述陣列區(qū)(102)中留下間距倍增間隔件的圖案且在所述接口及外圍區(qū)域(104)、(106)中留下非間距倍增掩模元件的圖案。將所述圖案轉(zhuǎn)移到硬掩模層(150)，下伏襯底(110)是經(jīng)由硬掩模層(150)進(jìn)行蝕刻的。
文檔編號(hào)H01L21/033GK101512726SQ200780033141
公開(kāi)日2009年8月19日 申請(qǐng)日期2007年8月31日 優(yōu)先權(quán)日2006年9月14日
發(fā)明者H·蒙特戈梅里·曼寧, 斯蒂芬·拉塞爾, 馬克·費(fèi)希爾 申請(qǐng)人:美光科技公司