專利名稱：半導(dǎo)體裝置及其制造方法和電子裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體裝置及其制造方法和電子裝置。更詳細(xì)而言，
涉及包括作為電阻元件使用的薄膜晶體管(TFT; Thin Film Transistor) 和作為開關(guān)元件使用的GOLD (Gate Overlapped Lightly Doped Drain: 柵漏交疊輕摻雜漏)結(jié)構(gòu)等的LDD (Lightly Doped Drain:輕摻雜漏) 結(jié)構(gòu)TFT的半導(dǎo)體裝置及其制造方法和電子裝置。
背景技術(shù)：
液晶顯示裝置等電子裝置采用具有TFT的半導(dǎo)體裝置進行像素的 驅(qū)動控制等。例如液晶顯示裝置在有源矩陣基板上設(shè)置有使用TFT 的驅(qū)動器、開關(guān)元件等。 一般知道的是TFT在電子裝置內(nèi)中作為驅(qū)動 器或開關(guān)元件使用可以實現(xiàn)電子裝置的低耗電化、高功能化、高速工 作化和小型化，但是利用TFT擴散層所具有的電阻，也可以作為具有 柵極、源極和漏極的3端子型可變電阻元件使用。這種電阻元件的電 阻值通常能夠通過施加在柵極上的偏置電壓(Vgs)來調(diào)整。在這種情 況下，將TFT編入集成電路，配置到電子裝置的各個場所，例如，用 于反饋放大電路中設(shè)定增益的目的、分割電壓的目的、向元件施加偏 壓的目的、無源濾波器中設(shè)定時間常數(shù)(RC)的目的等。(例如，參照 專利文件l)
但是，專利文件1的TFT為了確保高電阻值而采取雙柵極結(jié)構(gòu)， 比通常的單柵極TFT相比，制造工序數(shù)量多。此外，得到的TFT也由 于柵極絕緣膜厚度的偏差而存在電阻值發(fā)生大的變動的情況。此外， 在僅向硅中摻加有雜質(zhì)的電阻元件的情況下，有時會因為雜質(zhì)濃度的 偏差而致使電阻發(fā)生大的變動，導(dǎo)致電路上所需電壓或電流的設(shè)定不 正確。
針對這種情況，公開有將表面形成有自對準(zhǔn)多晶硅化物結(jié)構(gòu)的電 路工作用FET和表面未形成自對準(zhǔn)多晶硅化物結(jié)構(gòu)的電阻元件FET制作在同一半導(dǎo)體基板上，由此可以降低電阻元件的電阻長度(例如， 參見專利文件2)。此外，公開有在具有旁漏電阻電路的半導(dǎo)體裝置中， 通過使多晶硅電阻體的膜厚薄，向多晶硅薄膜電阻體中導(dǎo)入P型雜質(zhì)， 以此抑制電阻值的偏差和溫度依賴性的方式(例如，參見專利文件3)。 但是，專利文件2限定為具有自對準(zhǔn)多晶硅化物結(jié)構(gòu)這一點，專利文 件3限定為具有旁漏電阻電路這一點，使得其用途被限定。此外，在
專利文件2和專利文件3的任一個中，作為電阻元件使用的TFT和進 行驅(qū)動控制的TFT各自的構(gòu)造和制造工序等都大大不同，導(dǎo)致制造工 藝的工序數(shù)量多，所以還存在改善的余地。
專利文件1:日本專利特開平5-152571號公報
專利文件2:日本專利特開2000-31295號公報
專利文件3:日本專利特開2003-273233號公報

發(fā)明內(nèi)容
鑒于上述現(xiàn)狀，本發(fā)明的目的在于，提供一種半導(dǎo)體裝置，提供 一種半導(dǎo)體裝置，該半導(dǎo)體裝置包括電阻元件，在使用TFT作為電阻 元件的情況下，不增大元件面積也能抑制電阻值的偏差，并且制造工 序簡化。
本發(fā)明的發(fā)明人在使用TFT作為電阻元件的情況下，針對能夠抑 制電阻值偏差的半導(dǎo)體裝置進行了各種研討之后，著眼于TFT溝道區(qū) 域的結(jié)構(gòu)。然后，發(fā)現(xiàn)通過一般的方法，向多晶硅中摻入雜質(zhì)形成電 阻元件的情況下，當(dāng)形成lkQ/口左右的低電阻元件時，能夠?qū)㈦娮柚?的偏差控制在10 20%程度，但是在要求高電阻值的情況下需要加大 元件面積，相反地，當(dāng)形成10 100kQ/口的高電阻元件時，雖然能夠 減小元件面積，但電阻值的偏差會增大到50%左右，并且還發(fā)現(xiàn)通過 使驅(qū)動控制用的TFT結(jié)構(gòu)為LDD結(jié)構(gòu)(GOLD結(jié)構(gòu))，將電阻元件用 TFT和驅(qū)動控制用TFT形成在同一基板上，并且使電阻元件用TFT的 溝道區(qū)域的雜質(zhì)濃度和驅(qū)動控制用的LDD型TFT (GOLD型TFT)的 低濃度漏極區(qū)域的雜質(zhì)濃度相同，即使不加大元件面積也能以10%左 右的電阻值偏差形成10kQ/口左右的高電阻元件，進一步發(fā)現(xiàn)，這些TFT 的雜質(zhì)濃度能夠在同一個工序中設(shè)定，因此能夠簡化制造工序，從而
4想到能夠很好地解決上述問題，而達(dá)到本發(fā)明。
艮口本發(fā)明是一種半導(dǎo)體裝置，其在基板上包括作為電阻元件使 用的第一薄膜晶體管和具備半導(dǎo)體層的第二薄膜晶體管，上述半導(dǎo)體 層具有雜質(zhì)濃度不同的低濃度漏極區(qū)域和高濃度漏極區(qū)域，上述半導(dǎo) 體裝置的特征在于上述第一薄膜晶體管的半導(dǎo)體層的溝道區(qū)域的雜 質(zhì)濃度與第二薄膜晶體管的半導(dǎo)體層的低濃度漏極區(qū)域的雜質(zhì)濃度相 同。
以下對本發(fā)明進行詳細(xì)敘述。
本發(fā)明的半導(dǎo)體裝置在基板上包括作為電阻元件使用的第一 TFT
和具備半導(dǎo)體層的第二 TFT，該半導(dǎo)體層具有雜質(zhì)濃度不同的低濃度 漏極區(qū)域和高濃度漏極區(qū)域。第一TFT在基板上包括源極電極、漏極 電極和柵極電極三個端子，并且包括半導(dǎo)體層。半導(dǎo)體層由與柵極電 極相對的溝道區(qū)域、與源極電極連接的源極區(qū)域和與漏極電極連接的 漏極區(qū)域構(gòu)成。半導(dǎo)體層的溝道區(qū)域位于源極區(qū)域和漏極區(qū)域之間， 通常是半導(dǎo)體層中雜質(zhì)濃度(雜質(zhì)離子的摻雜量)最低的區(qū)域。
本發(fā)明的半導(dǎo)體裝置所具備的第一 TFT通過施加在柵極電極的電 壓來控制通過位于源極區(qū)域和漏極區(qū)域之間的溝道區(qū)域的電流。第一 TFT因為溝道區(qū)域具有電阻，因此可以將其作為電阻元件使用。艮P: 優(yōu)選本發(fā)明的半導(dǎo)體裝置的第一薄膜晶體管的半導(dǎo)體層的溝道區(qū)域 (漏極一源極間)的電阻值根據(jù)向柵極電極的施加電壓而變化。另一 方面，第二TFT用于進行半導(dǎo)體裝置的驅(qū)動控制的開關(guān)元件等。第二 TFT也在基板上包括源極電極、漏極電極和柵極電極3個端子，并且 包括半導(dǎo)體層。第二 TFT的半導(dǎo)體層也具有與柵極電極相對的溝道區(qū) 域、與源極電極連接的源極區(qū)域、與漏極電極連接的漏極區(qū)域，但是 為漏極區(qū)域由雜質(zhì)濃度不同的低濃度漏極區(qū)域和高濃度漏極區(qū)域構(gòu)成 的所謂LDD結(jié)構(gòu)(GOLD結(jié)構(gòu))。此外，雖然第二TFT通常作為開關(guān) 元件使用，但本發(fā)明的半導(dǎo)體裝置只要還具有LDD結(jié)構(gòu)(GOLD結(jié)構(gòu)) 的TFT，也可以將沒有低濃度漏極區(qū)域的單漏極結(jié)構(gòu)的TFT作為開關(guān) 元件使用。此處，本說明書中的"低濃度漏極區(qū)域"和"高濃度漏極 區(qū)域"的"低濃度"和"高濃度"表示這兩個區(qū)域間的雜質(zhì)濃度的高 低，只要低濃度漏極區(qū)域的雜質(zhì)濃度低于高濃度漏極區(qū)域的雜質(zhì)濃度，則各濃度值沒有特別限定。此外，本說明書中所說的"雜質(zhì)"指的是 在半導(dǎo)體層內(nèi)制造出載流子(空穴或電子)的離子(原子)。作為半導(dǎo)
體層中含有的雜質(zhì)，例如，如果為N型TFT，則能夠舉出磷離子(原 子)等，如果為P型TFT，則能夠舉出硼離子(原子)等。本發(fā)明的 半導(dǎo)體裝置因為包括具有LDD結(jié)構(gòu)TFT或者具有GOLD結(jié)構(gòu)的TFT， 所以能夠抑制當(dāng)電源電壓達(dá)到6 12V左右的高電壓時產(chǎn)生的由熱載 流子退化所引發(fā)的晶體管退化現(xiàn)象(由漏極電流退化引起的性能降 低)。特別由于N型TFT退化較大，所以在6 12V以上的電路中使用 LDD結(jié)構(gòu)或者GOLD結(jié)構(gòu)的晶體管效果顯著。此外，低濃度漏極區(qū)域 的雜質(zhì)濃度因雜質(zhì)種類的不同而不同，但低濃度漏極區(qū)域的電阻率優(yōu) 選在25。C為10kQ/口以上、200 kQ/口以下，更優(yōu)選在25。C為10kQ/口以 上、100 kQ/口以下。通過使之在這些范圍內(nèi)，從電阻元件TFT的觀點 出發(fā)也好，還是從GOLD結(jié)構(gòu)的TFT的防止熱載流子退化的觀點出發(fā) 都能得到最佳的特性。
此外，在本發(fā)明中，第一TFT溝道區(qū)域的雜質(zhì)濃度與第二TFT低 濃度漏極區(qū)域的雜質(zhì)濃度相同。通過這樣，能夠得到容易抑制電阻值 偏差的電阻元件。本發(fā)明的TFT因為能夠同時制造第一 TFT的電阻元 件和第二TFT的低濃度漏極區(qū)域，因此半導(dǎo)體裝置的制造工序簡化。 在本發(fā)明中低濃度漏極區(qū)域的雜質(zhì)濃度的優(yōu)選范圍的下限是 1E17ion/cm3，上限是1E18ion/cm3。其中，在本說明書中，1Ex (x為 任意值)表示的是lxlOx。此外，所謂"相同"指的是在能夠達(dá)到本發(fā) 明的作用效果的程度下，雜質(zhì)濃度只要實質(zhì)性地相同即可，具體來說， 優(yōu)選第一 TFT溝道區(qū)域的雜質(zhì)濃度和第二 TFT的低濃度漏極區(qū)域的雜 質(zhì)濃度的差相對于它們的平均值的比例為10%以下。更為優(yōu)選5%以 下。當(dāng)其雜質(zhì)濃度值高于lE17 lE18ion/cn^的情況下，面電阻值(sheet resistance)變低，為了得到所需的電阻值導(dǎo)致元件面積增大。反之， 如果雜質(zhì)濃度為比lE17 lE18ion/cmM氐的濃度，則電阻值的柵極電壓 依賴變大，在施加在柵極的電壓變動的情況下電阻值也發(fā)生變動。
此外，因為本發(fā)明的半導(dǎo)體裝置所具備的TFT能夠抑制漏極電流 的溫度依賴，所以能夠使用相同的電源電壓形成不由溫度變化產(chǎn)生電 路特性變動的電路。上述第一薄膜晶體管優(yōu)選為向柵極電極施加6 12V電壓而使用
的N型晶體管。上述第一 TFT通過施加在柵極電極的電壓來控制流通
在位于源極區(qū)域和漏極區(qū)域之間的溝道區(qū)域的電流。當(dāng)使電阻元件的
溝道區(qū)域含有與所謂LDD結(jié)構(gòu)或GOLD結(jié)構(gòu)的低濃度漏極區(qū)域相同濃 度的雜質(zhì)時，通過向柵極電極施加6 12V電壓進行控制，能夠充分抑 制因依賴于漏極一源極間的電壓(Vds)或依賴于溫度而產(chǎn)生第一 TFT 的電阻值偏差。當(dāng)柵極電極的施加電壓不足6V時，電阻值有時會由溫 度的變化而大大變動，另一方面，當(dāng)超過12V時，電阻值不僅會因溫 度而變化，還由于存在電阻值變小的情況需要加大電阻元件的面積。 此外，在本說明書中，源極一漏極間的電壓在漏極一側(cè)的電位高的情 況下為正，在源極一側(cè)的電位高的情況下為負(fù)。
上述第一薄膜晶體管優(yōu)選為向柵極電極施加-6 -12V電壓而使用 的P型晶體管。在使用P型晶體管的情況下，通過施加與上述N型晶 體管時的正負(fù)相反的電壓，能夠充分抑制第一 TFT的電阻值發(fā)生偏差。
本發(fā)明還是一種半導(dǎo)體裝置的制造方法，該半導(dǎo)體裝置在基板上 包括作為電阻元件使用的第一薄膜晶體管和漏極區(qū)域由雜質(zhì)濃度不同 的低濃度漏極區(qū)域和高濃度漏極區(qū)域構(gòu)成的第二薄膜晶體管。上述制 造方法在同一工序中對第一薄膜晶體管的半導(dǎo)體層的溝道區(qū)域和第二 薄膜晶體管的半導(dǎo)體層的低濃度漏極區(qū)域注入雜質(zhì)。在本發(fā)明中，第 一 TFT的溝道區(qū)域和第二 TFT的低濃度漏極區(qū)域優(yōu)選以相同材料和相 同雜質(zhì)濃度形成，在這種情況下，能夠在同一工序中制作。由此，簡 化半導(dǎo)體裝置的制造工序。此外，本發(fā)明中注入的低濃度漏極區(qū)域的 雜質(zhì)濃度的優(yōu)選范圍的下限是1E13ion/cm2，上限是1E14ion/cm2。
本發(fā)明也是一種電子裝置，其包括上述半導(dǎo)體裝置或者通過上述 半導(dǎo)體裝置的制造方法制造的半導(dǎo)體裝置。根據(jù)本發(fā)明的電子裝置， 能夠容易地抑制半導(dǎo)體裝置內(nèi)的電阻元件的電阻值的偏差。電子裝置 能夠舉出例如液晶顯示裝置、有機電致發(fā)光顯示裝置等顯示裝置。通 過使用本發(fā)明的半導(dǎo)體裝置制造電子裝置，能夠提供一種不受電子裝 置的使用溫度影響的進行穩(wěn)定工作的裝置。
根據(jù)本發(fā)明的半導(dǎo)體裝置，在使用TFT作為電阻元件的情況下， 不加大元件面積也能容易地抑制電阻值的偏差。此外，根據(jù)本發(fā)明的
7半導(dǎo)體裝置，能夠通過同一工序制作驅(qū)動控制用TFT和電阻元件用
TFT，因此實現(xiàn)制造工序的簡化。


圖1為表示實施例1的半導(dǎo)體裝置所具備的各TFT的截面模式圖; (a)表示電阻元件TFT， (b)表示GOLD結(jié)構(gòu)TFT。
圖2為表示實施例1的半導(dǎo)體裝置制造方法的模式圖。 圖3為表示實施例1中制造的電阻元件TFT的柵極一源極間電壓 (Vgs)、漏極一源極間電壓(Vds)和電阻值的偏差之間的相互關(guān)系的 圖。
圖4為表示實施例1中制造的電阻元件的因雜質(zhì)濃度的變動引起 的電阻值變動的圖。
圖5為以圖4為基礎(chǔ)評價柵極電壓(Vg)和電阻值變動關(guān)系的圖。
圖6-a為表示柵極一源極間電壓(Vgs)是4V時的實施例1中制 造的電阻元件TFT電阻值的溫度依賴性的圖。
圖6-b為表示柵極一源極間電壓(Vgs)是8V時的實施例1中制 造的電阻元件TFT電阻值的溫度依賴性的圖。
圖6-c為表示柵極一源極間電壓(Vds)是12V時的實施例1中制 造的電阻元件TFT電阻值的溫度依賴性的圖。
圖7-a為表示漏極一源極間電壓(Vds)是O.l時的柵極一源極間 電壓(Vgs)和漏極一源極間電流(Ids)的關(guān)系的圖
圖7-b為表示漏極一源極間電壓(Vds)是5V時的柵極一源極間 電壓(Vgs)和漏極一源極間電流(Ids)的關(guān)系的圖。 符號說明
1:基板
2:第一絕緣膜
2a:雜質(zhì)擴散防止膜
2b:應(yīng)力緩和層 3、 13:半導(dǎo)體層
3a、 13a:雜質(zhì)高濃度區(qū)域(低電阻區(qū)域) 3b、 13b:雜質(zhì)高濃度區(qū)域(低電阻區(qū)域)3C、 13C:雜質(zhì)低濃度區(qū)域(高電阻區(qū)域、溝道區(qū)域) 13d:溝道區(qū)域(雜質(zhì)低濃度區(qū)域) 4:第二絕緣膜 5、 15:柵極電極 6:第三絕緣膜
7a、 17a:源極配線
7b、 17b:漏極配線
7c、 17c:柵極配線 10:電阻元件TFT區(qū)域
20: GOLD結(jié)構(gòu)TFT區(qū)域
21、 22、 24:雜質(zhì)
23:抗蝕劑
具體實施例方式
以下參照附圖，以實施例為例，針對本發(fā)明進行更詳細(xì)的說明。 但本發(fā)明并不只限于這些實施例。 (實施例l)
下面，以圖1為例說明本發(fā)明的實施例1的半導(dǎo)體裝置的結(jié)構(gòu)。
圖1 (a)是實施例1中作為半導(dǎo)體裝置的電阻元件使用的第一TFT(以 下也稱為電阻元件TFT)的截面模式圖；(b)是實施例1中作為半導(dǎo) 體裝置的驅(qū)動控制元件使用的具有GOLD結(jié)構(gòu)的第二 TFT (以下也稱 為GOLD結(jié)構(gòu)TFT)的截面模式圖。本實施例的半導(dǎo)體裝置在同一基 板上形成電阻元件TFT和GOLD結(jié)構(gòu)TFT。
如圖1 (a)所示，實施例1中使用的電阻元件TFT結(jié)構(gòu)是在基板 l上形成有由雜質(zhì)擴散防止膜2a和應(yīng)力緩和層2b構(gòu)成的第一絕緣膜2。 此外，第一絕緣膜2上形成有半導(dǎo)體層3，該半導(dǎo)體層3包括作為源極 和漏極起作用的低電阻(雜質(zhì)高濃度)區(qū)域3a、 3b和溝道(雜質(zhì)低濃 度)區(qū)域3c。進一步在半導(dǎo)體層3上形成有作為柵極絕緣膜的第二絕 緣膜4，在第二絕緣膜4上的與溝道區(qū)域3c重疊的區(qū)域形成有柵極電 極5。并且，在第二絕緣膜4和柵極電極5上形成有第三絕緣膜6，在 第三絕緣膜6上的與低電阻區(qū)域3a、 3b重疊的區(qū)域通過接觸孔分別形
9成有源極配線7a和漏極配線7b，并且在第三絕緣膜6上的與柵極電極 5重疊的區(qū)域通過接觸孔形成有柵極配線7c。
具有這種結(jié)構(gòu)的TFT可作為半導(dǎo)體裝置內(nèi)的電阻元件使用，而且， 根據(jù)本實施例的TFT，通過施加一定的電壓，容易獲得抑制電阻偏差 的效果。此外，在希望根據(jù)電路工作情況減小電阻元件中流通的電流 的情況下，通過施加0V，或者在N型時施加負(fù)偏壓，又或者在P型時 施加正偏壓，能夠控制電流。
如圖1 (b)所示，實施例1使用的GOLD結(jié)構(gòu)TFT的結(jié)構(gòu)是在基 板1上形成有由雜質(zhì)擴散防止膜2a和應(yīng)力緩和層2b構(gòu)成的第一絕緣 膜2。此外，第一絕緣膜2上形成有半導(dǎo)體層13，該半導(dǎo)體層包括作 為源極和漏極起作用的低電阻(雜質(zhì)高濃度)區(qū)域13a、 13b、高電阻 (雜質(zhì)低濃度)區(qū)域13c、和溝道區(qū)域13d。此外，在半導(dǎo)體層13上 形成有作為柵極絕緣膜的第二絕緣膜4，在第二絕緣膜4上的與溝道區(qū) 域13d和高電阻區(qū)域13c重疊的區(qū)域形成有柵極電極15。進一步在包 括柵極電極15的第二絕緣膜4上形成有第三絕緣膜6。并且，在第三 絕緣膜6上的與低電阻區(qū)域13a、 13b重疊的區(qū)域通過接觸孔分別形成 有源極配線17a和漏極配線17b，在第三絕緣膜6上的與柵極電極15 重疊的區(qū)域通過接觸孔分別形成有柵極配線17c。
具有這種結(jié)構(gòu)的TFT可作為半導(dǎo)體裝置內(nèi)的開關(guān)元件使用，而且， 根據(jù)本實施例的TFT，可得到在6 12V高電壓下也具有抗熱載流子退 化特性優(yōu)異的TFT。
下面以圖2為例，說明本發(fā)明實施例1的半導(dǎo)體裝置的制造方法。 圖2 (a) (f)為表示實施例1的半導(dǎo)體裝置的制造工序的截面模式 圖。首先，如圖2 (a)所示，在基板1上形成由雜質(zhì)擴散防止膜2a和 應(yīng)力緩和層2b兩層構(gòu)成的第一絕緣膜2。接著，在電阻元件TFT區(qū)域 10和GOLD結(jié)構(gòu)TFT區(qū)域20形成半導(dǎo)體層3、 13。在本實施例中， 基板1使用的是玻璃基板，但不是特別限定于此，也可使用例如塑料 基板等。此外，構(gòu)成第一絕緣膜2的雜質(zhì)擴散防止膜2a的材料使用的 是氮化硅，應(yīng)力緩和層2b的材料使用的是氧化硅。但是，作為這些各 層2a、 2b的材料，沒有特別限定于此，能夠使用例如氧化硅、氮化硅、 氧化鉭、氧化鋁等各種絕緣膜材料，而且，各層2a、 2b都可以是每一層將這些膜多個組合的疊層膜。雜質(zhì)擴散防止膜2a的膜厚優(yōu)選50 300nm的范圍，在本實施例中為100nm。另一方面，應(yīng)力緩和層2b的 膜厚也和雜質(zhì)擴散防止膜2a—樣，優(yōu)選50 300nm的范圍，在本實施 例中為100nm。此外，雜質(zhì)擴散防止膜2a、應(yīng)力緩和層2b的形成方法， 在本實施例中都使用等離子體CVD (Chemical Vapor Deposition:化學(xué) 氣相沉積)法，但不是特別限定于此，也可通過濺射法、常壓CVD法、 LPCVD (Low Pressure CVD:低壓CVD)法、遠(yuǎn)程等離子體CVD法 等形成。
作為半導(dǎo)體層3、 13的材料，在本實施例中使用多晶硅，但不是 特別限定于此，也可使用非晶質(zhì)硅、微晶硅、多晶硅、鍺等。半導(dǎo)體 層3、 13的膜厚優(yōu)選為10 200nm的范圍，在本實施例中為50nm。本 實施例中，半導(dǎo)體層3、 13的多晶硅是用等離子體CVD法形成非晶質(zhì) 硅之后，用激光退火法對非晶質(zhì)硅進行退火而形成。但是，作為半導(dǎo) 體層3、 13的形成方法，并沒有特別限定于此，也可通過固相生長法 形成。在本實施例中，半導(dǎo)體層3、 13用光刻法形成島狀圖案。
接著，如圖2 (b)所示，在基板1整個面上形成第二絕緣膜4， 向電阻元件TFT區(qū)域10和GOLD結(jié)構(gòu)TFT區(qū)域20整體注入用于控制 閥值(Vth)的雜質(zhì)21。第二絕緣膜4的膜厚優(yōu)選為10 100nm，在本 實施例中膜厚為50nm。此外，本實施例中使用氧化硅作為第二絕緣膜 4的材料，但不是特別限定，也能夠使用例如氮化硅、氧化鉭、氧化鋁 等各種絕緣膜材料，還可以是將這些絕緣膜多個組合的疊層膜。第二 絕緣膜4的形成方法在本實施例中使用等離子體CVD法，但不是特別 限定，也可通過濺射法、常壓CVD法、LPCVD法、遠(yuǎn)程等離子體CVD 法等形成。對雜質(zhì)21雖然沒有特別限定，但在本實施例中優(yōu)選通過離 子摻雜法在30 60keV的能量、lE12 lE14ion/cn^的劑量的條件下， 注入硼。
接著，如圖2 (c)所示，作為注入雜質(zhì)時的掩模，在GOLD結(jié)構(gòu) TFT的溝道形成區(qū)域通過光刻法對抗蝕劑23進行圖案形成。接著，向 電阻元件TFT區(qū)域10和GOLD結(jié)構(gòu)TFT區(qū)域20注入磷作為雜質(zhì)22。 對雜質(zhì)22沒有特別限定，但在本實施例中優(yōu)選通過離子摻雜法在30 60keV的能量、lE13 lE14ion/cm2的劑量的條件下注入。由此，在電阻元件TFT區(qū)域10的半導(dǎo)體層3形成溝道(雜質(zhì)低濃度)區(qū)域3c， 在GOLD結(jié)構(gòu)TFT區(qū)域20的半導(dǎo)體層13形成溝道區(qū)域13d和以夾住 溝道區(qū)域13d的形式形成雜質(zhì)低濃度區(qū)域13c。
接著，如圖2 (d)所示，在電阻元件TFT區(qū)域IO和GOLD結(jié)構(gòu) TFT區(qū)域20使用濺射法、使用光刻法使金屬膜形成島狀圖案，分別作 為柵極電極5、 15。柵極電極5、 15的膜厚優(yōu)選為200 500nm，在本 實施例中，使用的是疊層導(dǎo)電體，上膜為膜厚370nm的鉤(W)層， 下膜為膜厚50nm的氮化鉭(TaN)層。此外，作為柵極電極的材料， 還可以使用鉬(Mo)、鉭(Ta)、鴇(W)、鈦(Ti)等高熔點金屬、上 述材料的自對準(zhǔn)多晶硅化物等，也可以是由上述多種材料構(gòu)成的疊層 體。
接著，如圖2 (e)所示，向電阻元件TFT區(qū)域IO和GOLD結(jié)構(gòu) TFT區(qū)域20注入用于形成雜質(zhì)高濃度區(qū)域的雜質(zhì)24。對雜質(zhì)24沒有 特別限定，但在本實施例中，優(yōu)選通過離子摻雜法在30 80keV的能 量、lE15 lE16ion/cn^的劑量的條件下注入磷。此時，不向與電阻元 件TFT區(qū)域10和GOLD結(jié)構(gòu)TFT區(qū)域20的柵極電極5、 15重疊的區(qū) 域的半導(dǎo)體層3、 13注入雜質(zhì)24，所以在電阻元件TFT的半導(dǎo)體層3 形成雜質(zhì)低濃度區(qū)域3a、 3b和雜質(zhì)高濃度區(qū)域3c，在GOLD結(jié)構(gòu)TFT 的半導(dǎo)體層13形成雜質(zhì)高濃度區(qū)域13a、 13b和雜質(zhì)低濃度區(qū)域13c 和溝道區(qū)域13d。
然后，如圖2 (f)所示，以任意膜厚在基板1整個面上形成第三 絕緣膜6之后，通過進行熱處理使雜質(zhì)活化。作為熱處理的方法，能 夠使用爐退火法、燈退火法、激光退火法、自我活性法等，但在本實 施例中使用的燈退火法。在本實施例中使用氧化硅和氮化硅的疊層膜 作為第三絕緣膜6的材料，但不是特別限定于此，也可使用例如氧化 硅、氮化硅、氧化鉭、氧化鋁等各種絕緣膜材料，也可使用將這些膜 多個組合的疊層膜。在本實施例中第三絕緣膜6的形成方法是使用等 離子體CVD法，但不是特別限定，也可使用濺射法、常壓CVD法、 LPCVD法、遠(yuǎn)程等離子體CVD法等。接著，對第二絕緣膜4和第三 絕緣膜6進行蝕刻，在各TFT的雜質(zhì)高濃度區(qū)域3a、 3b、 13a、 13b上 分別形成接觸孔。此外，在柵極電極5、 15上分別形成接觸孔。然后，
12在接觸孔內(nèi)和第三絕緣膜6上形成源極配線7a、 17a和漏極配線7b、 17b。此外，在各TFT的柵極電極5、 15上的接觸孔內(nèi)和第三絕緣膜6 上形成柵極配線7c、 17c。
以上，依照本實施例的半導(dǎo)體裝置的制造方法，可以在同一工序 形成電阻元件TFT區(qū)域10的溝道(雜質(zhì)低濃度)區(qū)域3c和GOLD結(jié) 構(gòu)TFT區(qū)域20的雜質(zhì)低濃度區(qū)域13c，所以制造工序簡化。
此外，通過將本實施例的半導(dǎo)體裝置裝入例如液晶顯示裝置、有 機電致發(fā)光顯示裝置等電子裝置，可以得到不被電子裝置的使用溫度 影響的進行穩(wěn)定工作的電子裝置。
而且，這樣得到的TFT型電阻元件為N型TFT時，通過向柵極電 極施加6 12V的電壓，可進一步抑制電阻值的偏差。此外，為P型 TFT時，通過向柵極電極施加-6 -12V的電壓，可進一步抑制電阻值 的偏差。
(評價試驗l)
圖3為表示實施例1中制造的TFT型電阻元件的柵極一源極間電 壓(Vgs)、漏極一源極間電壓(Vds)、和漏極一源極間電阻值的相互 關(guān)系的圖。如圖3所示，當(dāng)柵極一源極(Vgs)間電壓為8V或12V時， 即使漏極一源極間電壓(Vds)值不同，漏極一源極間電阻值Rnm(kQ/口) 也看不到大的變動。另一方面，當(dāng)柵極一源極間電壓(Vgs)為0V或 4V時，漏極一源極間電壓(Vds)值不同時，漏極一源極間電阻值Rnm (kQ/口)會大大變動。而且，此時雜質(zhì)低濃度區(qū)域的雜質(zhì)濃度為1E17 1E18ion/cm3。
(評價試驗2)
圖4為表示實施例1中制作的TFT型電阻元件的由雜質(zhì)濃度變動 引起的電阻值變話的圖。在評價試驗2中，制作出電阻值為60kQ/口的 電阻元件和30kQ/口的電阻元件兩種。而且，在測定這些電阻元件的電 阻時的柵極為浮接狀態(tài)。使用這些電阻元件進行試驗的結(jié)果是當(dāng)柵 極電壓Vg為8V或12V時，電阻值為60kn/c]的電阻元件和30kQ/口的 電阻元件的漏極一源極間電阻值Rnm (kQ/口)的差很小。
圖5為以圖4為基礎(chǔ)評價柵極電壓值和電阻值變動的關(guān)系的圖。 如圖5所示，柵極電壓(Vg)為6V以上時，幾乎看不到R1和R2之
13比的偏差，與此相反，當(dāng)柵極電壓不足6V時，可看到大的變動。而且，
此時的電阻元件的源極一漏極間電壓(Vds)為0.3V。艮卩，可知根據(jù)實
施例1的半導(dǎo)體裝置，即使使用雜質(zhì)濃度不同的電阻元件，也能抑制 電阻值的偏差。
(評價試驗3)
圖6-a、圖6-b和圖6-c為表示實施例1中制作的TFT型電阻元件 的電阻值的溫度依賴性的圖。測定當(dāng)柵極一源極間電壓(Vgs)為4V、 8V或者12V時的各個溫度(20°C、 60°C、 100°C、 140°C)中的漏極一 源極間電阻值和漏極一源極間電壓(Vds)，表示電阻值的偏差。圖6-a 表示柵極電壓為4V時，圖6-b表示柵極電壓為8V時，圖6-c表示柵 極電壓為12V時。其結(jié)果，當(dāng)柵極一源極間電壓(Vgs)為8V或12V 時，即使溫度不同，柵極一源極間電壓(Vds)的值也不會對電阻值 Rnm (kQ/口)產(chǎn)生大的變動，因此判明當(dāng)柵極一源極間電壓(Vgs)為 8V或12V時，電阻值Rnm (kQ/口)對溫度的依賴性小。而且，此時 使用的電阻元件的雜質(zhì)濃度為1E17 lE18ion/cm3。 -(評價試驗4)
圖7-a和圖7-b為表示漏極一源極間電壓(Vds)為某一定的電壓 時的柵極一源極間電壓(Vgs)和漏極一源極間電流(Ids)之間關(guān)系的 圖。圖7-a表示漏極一源極間電壓(Vds)為0.1V時，圖7-b表示漏極 一源極間電壓(Vds)為5V時。
如圖7-a所示，當(dāng)漏極一源極間電壓(Vds)為0.1V時，柵極一源 極間電壓(Vgs)在8V附近的電流和電阻的溫度依賴性消失。此外， 如圖7-b所示，漏極一源極間電壓(Vds)為5V時，柵極一源極間電 壓(Vgs)在IOV附近的電流和電阻的溫度依賴性消失。因此，柵極一 源極間電壓(Vds)在8 10V的范圍中，在0.1 5V的任意漏極一源 極間電壓(Vds)，電流和電阻的溫度依賴性都很小，可以說是最佳電 壓范圍。而且，對于該最佳范圍，-2 +2V的范圍，即柵極一源極間電 壓(Vgs)為6 12V的范圍是變動小的良好條件。
此外，本申請以2006年9月8日提出申請的日本國專利申請 2006-244516號為基礎(chǔ)，基于巴黎公約或進入國的法規(guī)主張優(yōu)先權(quán)。該 申請的全部內(nèi)容作為參照加入本申請中。此外，本申請說明書中的"以上"和"以下"包括該數(shù)值(邊界值)。
權(quán)利要求
1、一種半導(dǎo)體裝置，其在基板上包括作為電阻元件使用的第一薄膜晶體管和具備半導(dǎo)體層的第二薄膜晶體管，所述半導(dǎo)體層具有雜質(zhì)濃度不同的低濃度漏極區(qū)域和高濃度漏極區(qū)域，所述半導(dǎo)體裝置的特征在于該第一薄膜晶體管的半導(dǎo)體層的溝道區(qū)域的雜質(zhì)濃度與第二薄膜晶體管的半導(dǎo)體層的低濃度漏極區(qū)域的雜質(zhì)濃度相同。
2、 如權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于 所述第一薄膜晶體管的半導(dǎo)體層的溝道區(qū)域的電阻值根據(jù)向柵極電極的施加電壓而變化。
3、 如權(quán)利要求2所述的半導(dǎo)體裝置，其特征在于所述第一薄膜晶體管是向柵極電極施加6 12V的電壓而使用的N型晶體管。
4、 如權(quán)利要求2所述的半導(dǎo)體裝置，其特征在于所述第一薄膜晶體管是向柵極電極施加-6 -12V的電壓而使用的 P型晶體管。
5、 一種半導(dǎo)體裝置的制造方法，該半導(dǎo)體裝置在基板上包括作為 電阻元件使用的第一薄膜晶體管和漏極區(qū)域由雜質(zhì)濃度不同的低濃度 漏極區(qū)域和高濃度漏極區(qū)域構(gòu)成的第二薄膜晶體管，該制造方法的特征在于在同一工序中，向第一薄膜晶體管的半導(dǎo)體層的溝道區(qū)域和第二 薄膜晶體管的半導(dǎo)體層的低濃度漏極區(qū)域注入雜質(zhì)。
6、 一種電子裝置，其特征在于其包括權(quán)利要求1所述的半導(dǎo)體裝置、或者通過權(quán)利要求5所述的半導(dǎo)體裝置的制造方法制造的半導(dǎo)體裝置。
全文摘要
本發(fā)明涉及半導(dǎo)體裝置及其制造方法和電子裝置。本發(fā)明提供一種半導(dǎo)體裝置，該半導(dǎo)體裝置包括電阻元件，在使用薄膜晶體管作為電阻元件的情況下，不增大元件面積也能抑制電阻值的偏差，并且制造工序簡化。本發(fā)明的半導(dǎo)體裝置在基板上包括作為電阻元件使用的第一薄膜晶體管和具備半導(dǎo)體層的第二薄膜晶體管，所述半導(dǎo)體層具有雜質(zhì)濃度不同的低濃度漏極區(qū)域和高濃度漏極區(qū)域，其中，所述第一薄膜晶體管的半導(dǎo)體層的溝道區(qū)域的雜質(zhì)濃度與第二薄膜晶體管的半導(dǎo)體層的低濃度漏極區(qū)域的雜質(zhì)濃度相同。
文檔編號H01L29/786GK101490850SQ20078002704
公開日2009年7月22日 申請日期2007年6月4日 優(yōu)先權(quán)日2006年9月8日
發(fā)明者北角英人 申請人:夏普株式會社