專利名稱：具有直接源-漏電流路徑的橫向溝槽柵極場效應(yīng)晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體功率器件技術(shù)，以及更具體地，涉及形成改
進(jìn)的溝槽斥冊極一黃向擴(kuò)散場效應(yīng)晶體管(FET)的結(jié)構(gòu)和方法。
背景技術(shù)：
功率金屬氧4匕物半導(dǎo)體場3^應(yīng)管(MOSFET)器件^皮廣泛應(yīng)用于包括汽車電子、》茲盤驅(qū)動(dòng)器和電源的多種電子設(shè)備中。 一般，這些設(shè)備用作開關(guān)的功能，并且用于將電源連接至負(fù)載。在其中使用MOSFET器件的領(lǐng)域之一是射頻(RF )應(yīng)用。這樣的RF MOSFET器件是橫向晶體管。比起基站應(yīng)用中用于RF功率放大器的垂直MOSFET器件，最近對橫向(或橫向擴(kuò)散)MOSFET (LDMOS)器件的研究改進(jìn)了其性能和成本特征。
才艮據(jù)降低表面電場(Reduced Surface Field, RESURF )原理的高電壓LDMOS器件才是供了一個(gè)延伸漏區(qū)，當(dāng)減小導(dǎo)通電阻時(shí)，該延伸漏區(qū)用于支持高截止電壓。當(dāng)器件處于"導(dǎo)通"狀態(tài)時(shí)，低摻雜的延伸漏區(qū)才喿作為用于轉(zhuǎn)移載流子(carrier)的漂移區(qū)。另 一方面，如果器件處于"截止，，狀態(tài)，則延伸漏區(qū)變?yōu)楹谋M區(qū)以減小在其上施加的電場，導(dǎo)致?lián)舸╇妷涸龈摺?br>
通過在低摻雜漏區(qū)中增加雜質(zhì)濃度，可以進(jìn)一 步減小延伸漏區(qū)的漂移電阻，并因而減小器件的導(dǎo)通電阻Ros。。。此外，當(dāng)漂移區(qū)支持高電壓時(shí)，延伸漂移區(qū)中的附加層有助于津毛盡漂移區(qū)。這些附加
的交替導(dǎo)電類型層纟皮稱為電荷平^軒或者場成形(field-shaping)層，并導(dǎo)致了若干RESURF LDMOS 4支術(shù)中的超級結(jié)(super-junction )
結(jié)構(gòu)的發(fā)展。
然而，由于難以延伸具有較高電荷密度(由增加的雜質(zhì)濃度引
起)的耗盡層的邊界，因此在導(dǎo)通電阻和擊穿電壓VBD之間存在一
個(gè)權(quán)衡(trade-off )。近來，已提出了使用超級結(jié)結(jié)構(gòu)的多種RESURFLDMOS器件來降低Ros。n而不增加VBD。然而這些使用超級結(jié)結(jié)構(gòu)的在先技術(shù)LDMOS器件具有很多缺點(diǎn)。例如，提出的具有在體硅區(qū)中的多個(gè)p-型電荷平衡層和表面柵電極的LDMOS器件具有增加Ros。n的高JFET電阻，這是由于從表面柵極到電荷平衡層的長電流路徑。其它提出的具有在體硅區(qū)中的多個(gè)p-型場成形層的LDMOS器件使用溝槽柵電極，在溝槽柵電極處電流圍繞溝槽柵極并穿過反型層(inversion layer )流動(dòng)。然而，圍繞柵極并穿過反型層的電流的濟(jì)u動(dòng)導(dǎo)至丈增力口 RDS。n的高反型溝道電阻(inversion channelresistance )。
需要的是根據(jù)RESURF原理提供一種改進(jìn)的LDMOS的結(jié)構(gòu)和方法。具體地，需要的是具有降低的導(dǎo)通電阻的LDMOS器件，該
個(gè)高的擊穿電壓VBD。
發(fā)明內(nèi)容
才艮據(jù)本發(fā)明的一個(gè)實(shí)施例，場效應(yīng)晶體管包括延伸到半導(dǎo)體區(qū)中的溝槽柵極。該溝槽沖冊極具有朝向漏區(qū)的前壁和與前壁垂直的側(cè)壁。溝道區(qū)沿溝槽纟冊極的側(cè)壁延伸，并且漂移區(qū)至少在漏區(qū)和溝槽柵才及之間延伸。漂移區(qū)包括一堆疊的交替導(dǎo)電類型硅層。在一個(gè)實(shí)施例中，當(dāng)FET處于導(dǎo)通狀態(tài)時(shí)，電流從溝道區(qū)橫向 流動(dòng)穿過具有第 一 導(dǎo)電類型的堆疊的那些硅層到漏區(qū)。
在另一個(gè)實(shí)施例中，第二導(dǎo)電類型的體區(qū)位于鄰近于溝槽柵極 的側(cè)壁，并且第一導(dǎo)電類型的源區(qū)位于體區(qū)中。溝道區(qū)在源區(qū)外周 和體區(qū)外周之間的體區(qū)中延伸。
在另一個(gè)實(shí)施例中，重體區(qū)(heavy body region)冷卩近于源區(qū) 形成。
在又一個(gè)實(shí)施例中，交替導(dǎo)電類型硅層的堆疊在第二導(dǎo)電類型 的襯底上方延伸，并且重體區(qū)垂直延伸穿過交替導(dǎo)電類型硅層的堆 疊并纟冬止于4于底中。
在又一個(gè)實(shí)施例中，具有第二導(dǎo)電類型的堆疊的那些石圭層與溝 道區(qū)分開，以允許退出溝道區(qū)的電流流動(dòng)穿過具有第一導(dǎo)電類型的 堆疊的硅層。
在另一個(gè)實(shí)施例中，直接在溝道區(qū)之下的具有第二導(dǎo)電類型的 堆疊的那些珪層是間斷的，以允許退出溝道區(qū)的電流流動(dòng)穿過具有 第一導(dǎo)電類型的堆疊的那些硅層。
才艮據(jù)本發(fā)明的另一個(gè)實(shí)施例，如下形成場效應(yīng)晶體管。形成包 括一堆疊的交替導(dǎo)電類型硅層的漂移區(qū)。形成延伸到交替導(dǎo)電類型 硅層的堆疊中的第一導(dǎo)電類型的漏區(qū)。形成延伸到交替導(dǎo)電類型硅 層的堆疊中的溝槽棚-才及，〗吏得溝槽棚-才及具有4皮此垂直的無源側(cè)壁和 有源側(cè)壁。相鄰于溝槽4冊4及的有源側(cè)壁形成第二導(dǎo)電類型的體區(qū)。 形成溝槽柵極和漏區(qū)使得溝槽柵極的無源側(cè)壁朝向漏區(qū)。在一個(gè)實(shí)施例中，在體區(qū)中形成第一導(dǎo)電類型的源區(qū)，使得在 源區(qū)外周和體區(qū)外周之間的體區(qū)中形成溝道區(qū)。
在另一個(gè)實(shí)施例中，相鄰于源區(qū)形成重體區(qū)。
在又一個(gè)實(shí)施例中，在第二導(dǎo)電類型的襯底上方形成交替導(dǎo)電 類型硅層的堆疊，并且形成重體區(qū)，使得重體區(qū)垂直延伸穿過交替 導(dǎo)電類型硅層的堆疊并終止于襯底中。
在另一個(gè)實(shí)施例中，形成交替導(dǎo)電類型硅層的堆疊，使得具有 第二導(dǎo)電類型的堆疊的那些硅層與溝道區(qū)分開，以允許退出溝道區(qū) 的電流流動(dòng)穿過具有第一導(dǎo)電類型的堆疊的那些硅層。
在另一個(gè)實(shí)施例中，形成交替導(dǎo)電類型硅層的堆疊，使得直接 在溝道區(qū)之下的具有第二導(dǎo)電類型的堆疊的那些硅層是間斷的，以 允許退出溝道區(qū)的電流流動(dòng)穿過具有第一導(dǎo)電類型的堆疊的那些 硅層。
通過參考本il明書的剩余部分和附圖，可以實(shí)現(xiàn)對在此公開的 本發(fā)明的本質(zhì)和優(yōu)點(diǎn)的進(jìn)一步理解。
圖1示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例的溝槽柵極LDMOS的等 軸碎見圖2示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例的溝槽柵極LDMOS的平 面布置圖3示出了在圖2中的剖切線3-3，處的截面圖；圖4示出了在圖2中的剖切線4-4，處的截面圖5示出了在圖2中的剖切線5-5，處的截面圖6示出了在圖2中的剖切線6-6，處的截面圖7示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例，沿通過電荷平衡層的平 面的^府一見圖；以及
圖8示出了圖2的溝槽柵極LDMOS的等軸視圖。
具體實(shí)施例方式
下面的描述提供了具體細(xì)節(jié)以提供對本發(fā)明的徹底理解。然 而，技術(shù)人員應(yīng)該理解，可以不采用這些具體細(xì)節(jié)來實(shí)施本發(fā)明。 可以通過修改所示的結(jié)構(gòu)和方法來實(shí)施本發(fā)明，并且可以結(jié)合通常 用于工業(yè)中的設(shè)備和沖支術(shù)來使用本發(fā)明。
與不具有電荷平4舒結(jié)構(gòu)的LDMOS器件相比專交，對于相同的擊 穿電壓，在漂移區(qū)內(nèi)具有電荷平纟軒結(jié)構(gòu)的RESURFLDMOS器件具 有較低的導(dǎo)通電阻RDS。n。才艮據(jù)本發(fā)明的一個(gè)實(shí)施例，橫向延伸的交 叉(interleaved)的交替導(dǎo)電類型的硅層最好是集成在溝槽柵極 LDMOS中。當(dāng)在截止?fàn)顟B(tài)中通過耗盡來自漂移區(qū)和埋層的電荷來 獲得足夠的阻斷時(shí)，每個(gè)電荷平衡層的總電荷和與其相鄰的相反導(dǎo) 電類型的層的總電荷相匹配，因此使得可以使用具有降低的RDS。n 的高濃度的漂移區(qū)。ot匕外，由于溝道的電阻與溝道中的總電荷成反 比，因此每個(gè)另外的埋層都會(huì)導(dǎo)致器件導(dǎo)通電阻的減小。
圖1示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例的具有漂移區(qū)110的溝槽 柵極LDMOS 100的一部分的等軸視圖，該漂移區(qū)包括相鄰層具有 交替導(dǎo)電類型的多個(gè)交叉層。在圖1中，在溝槽柵極115的側(cè)壁上示出了多個(gè)區(qū)域的標(biāo)記(包括源區(qū)106、體區(qū)108、 n層112、 p層 114 )。交替的n-型層112和p-型層114在漂移區(qū)110中延伸。本實(shí) 施例中示出，當(dāng)p-型層114和與之相鄰的n-型層112 —起形成電荷 平4耔結(jié)構(gòu)時(shí)，交叉的n-型層112是晶體管處于導(dǎo)通狀態(tài)時(shí)電流在其 中流動(dòng)穿過的層。
溝槽柵極115包括沿其側(cè)壁和底部表面延伸的電介質(zhì)層103。 在一個(gè)實(shí)施例中，沿溝槽底部表面的電介質(zhì)層的厚度大于沿溝槽側(cè) 壁的電介質(zhì)層的厚度。這有助于減小柵-漏(gate to drain )電容。柵 電極102 (例如包括多晶硅)填充溝槽115。在一個(gè)變化中，柵電 才及凹入在溝槽115中。
高摻雜n-型漏區(qū)104與溝槽柵極115橫向分開，并延伸穿過交 叉的n-p層112, 114,從而將n層112電短^各在一起。盡管所示的 漏區(qū)104延伸至與交叉層的最底部n-層112相同的深度，也可以選 擇性地形成為延伸至較深或者較淺的深度。沿溝槽的不朝向漏區(qū) 104的側(cè)面形成高^參雜的n-型源區(qū)106和p-型體區(qū)108。也就是i^i, 源區(qū)和體區(qū)不位于溝槽棚-才及115和漏區(qū)104之間。這種構(gòu)造的具體 優(yōu)點(diǎn)在于其為在源區(qū)106和漏區(qū)104之間流動(dòng)的電流提供了直接的 路徑，從而提高了器件的RDS。n。
當(dāng)LDMOS 100處于導(dǎo)通狀態(tài)時(shí)，沿溝槽側(cè)壁在體區(qū)中形成溝 道區(qū)。圖1通過虛線箭頭示出了電流流向。如可以看到的，載流子 從源區(qū)106沿溝槽側(cè)壁以多個(gè)方向流入體區(qū)108，之后擴(kuò)散穿過交 叉層的n層112，最后聚集在漏區(qū)104。通過防止p層114在溝道區(qū) 下方延伸來減小電流路徑中的電阻。然而，在一個(gè)可選的實(shí)施例中， p層114在溝道區(qū)下方延伸，其有利地消除了需要防止p層114在 溝道區(qū)下方延伸的處理步驟。圖2示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例的溝槽柵極LDMOS的平 面布置。兩個(gè)溝槽柵4及215 4皮此垂直分開，并具有在該兩個(gè)溝槽才冊 極之間延伸的p-型體區(qū)208。每個(gè)溝槽柵-極都包括通過電介質(zhì)層203 與相鄰的硅區(qū)絕緣的柵電才及202。 N+源區(qū)206位置與體區(qū)208中的 每個(gè)溝槽相鄰。P+重體區(qū)216位于兩個(gè)相鄰的源區(qū)206之間，并在 水平方向延伸超出體區(qū)208的邊緣。重體區(qū)216用于減小在n-型源 區(qū)206、 p-型體區(qū)208和n-型漏區(qū)204之間形成的寄生n-p-n雙才及晶 體管的基才及電阻。這確z隊(duì)在例如雪崩擊穿或者非4甘位感應(yīng)開關(guān) (undamped inductive switching, UIS )的事件期間器件4呆持魯才奉性 并且寄生n-p-n永不導(dǎo)通。重體區(qū)216如果延伸超出體區(qū)208的邊 緣則更有效地執(zhí)行該功能。
源互連層(未示出)與源區(qū)和重體區(qū)4妄觸。N+漏區(qū)204與溝槽 柵極215橫向分開，且具有與漏區(qū)204接觸的漏互連層(未示出)。 在圖2中所示的布局才莫式可以在所有的四個(gè)方向上重復(fù)或者映〗象多 次。
如可以看到的，源區(qū)206、體區(qū)208、和重體區(qū)216全都在溝 槽215的背離漏區(qū)204的那些側(cè)面上形成。下面將溝槽215的這些 側(cè)面稱為"有源側(cè)面"或者"有源側(cè)壁"，并且將沒有源區(qū)和體區(qū) 的側(cè)面(即，朝向漏區(qū)204的側(cè)面)稱為"無源側(cè)面"或者"無源 側(cè)壁"。在一個(gè)實(shí)施例中，溝槽215中的沿溝槽柵極215的底部和/ 或無源側(cè)面的電介質(zhì)層203的厚度比沿溝槽柵極有源側(cè)面的厚度 大。這有助于最小化柵-漏電容Cgd。在另一個(gè)實(shí)施例中，只沿每個(gè) 溝槽4冊4及215的一個(gè)側(cè)壁、或兩個(gè)側(cè)壁、或三個(gè)側(cè)壁或者所有的四 個(gè)側(cè)壁(也就是，每個(gè)溝4曹可以具有一個(gè)，兩個(gè)、三個(gè)或者四個(gè)有 源側(cè)壁)形成源區(qū)和體區(qū)。具有較多有源側(cè)壁的實(shí)施例提供較高的 器件額定電流。
16圖2通過虛線箭頭213示出了當(dāng)LDMOS處于導(dǎo)通狀態(tài)時(shí)的電 流:;克向。如所示的，電;危/人源區(qū)206沿溝沖曹215的有源側(cè)面;克動(dòng)穿 過體區(qū)208,之后在電流退出體區(qū)時(shí)散開。之后，電流朝向漏區(qū)204 流動(dòng)穿過交叉層(未示出)的n-層，最后聚集在漏區(qū)204。因此， 圖2中的布置結(jié)構(gòu)有利地形成了從源區(qū)206到漏區(qū)204的電流路徑， 該電流路徑無任何結(jié)構(gòu)障礙，減小了晶體管導(dǎo)通電阻。接下來使用 沿剖切線3-3'、 4-4，、 5-5，、和6-6，在圖3、 4、 5和6中的截面圖更 充分地描述圖2中的LDMOS的結(jié)構(gòu)。圖2中的平面布置在上述圖 3-6中的每一個(gè)正上方復(fù)制，以能夠更清楚地呈現(xiàn)LDMOS的結(jié)構(gòu) 特征。
圖3示出了圖2中平面布置的剖切線3-3，處的截面圖。在圖3 中，如果沿溝槽4冊才及215的中部畫一條將截面圖劃分為左半部和右 半部的垂直線，則右半部相對于圖1中的等軸一見圖。溝槽柵極215 包括凹入的柵電極202，并且沿溝槽側(cè)壁和底部表面以及柵電極202 的上方延伸有電介質(zhì)層203。在一個(gè)可選的實(shí)施例中，柵電極202 不是凹入的，因此完全^真充每個(gè)溝沖曹4冊才及215。在漂移區(qū)210中， 交替的電荷平tf層212， 214在溝槽柵才及215的無源側(cè)面和漏區(qū)204 之間7jc平延伸。該結(jié)構(gòu)形成在p-型村底201上方。漏區(qū)204延伸深 入到達(dá)p襯底201中，并且將電荷平衡結(jié)構(gòu)的n-型層212電短路。
圖4示出了在圖2中的剖切線4-4，處的截面圖。交替的電荷平 衡層212, 214在重體區(qū)216的任意一個(gè)側(cè)面上、在重體區(qū)216和 漏區(qū)204之間水平延伸。重體區(qū)216延伸穿過交叉層，到達(dá)襯底201 。 這確保交叉層的所有p層214具有到地電勢(也就是襯底電勢)的 直4妄^各徑。
圖5示出了在圖2中的剖切線5-5，處的截面圖，剖切線5-5，沿 著形成溝道區(qū)的溝槽側(cè)壁(即，溝槽的有源側(cè)面)。源區(qū)206形成 于體區(qū)208中。體區(qū)的在源區(qū)206外周和體區(qū)208外周之間沿溝槽側(cè)壁的部分形成溝道區(qū)。源區(qū)和體區(qū)的深度決定溝道長度。交叉層
中的在漏區(qū)204之間延伸的p-型層214包括直接在體區(qū)208之下的間斷。這個(gè)間斷在圖5中由參考標(biāo)號223標(biāo)示，并且還在沿圖7中示出的通過p層214的平面的俯視布局圖中標(biāo)示。接近溝槽的有源側(cè)面的間斷223有利地使電流(在圖5中由虛箭頭線示出)散開并流動(dòng)穿過交叉層中的n層212，從而最小化Rds。。。
圖6示出了在圖2中的剖切線6-6'處的截面圖，其截面垂直于圖3到圖5的截面。為了清楚，圖6中一些區(qū)域的尺寸制成寬于圖2平面圖中的只十應(yīng)區(qū)i^戈。例如，源區(qū)206和體區(qū)208在圖6中比在圖2中顯得更寬。在圖6中，溝槽柵極215清楚地延伸越過體區(qū)208并深入終止于漂移區(qū)中。雖然溝槽柵4及215不需要終止于漂移區(qū)那么深(也就是i兌，可以終止于稍孩史越過體區(qū)208處)，^f旦這樣估夂可以提高器件導(dǎo)通電阻。在一個(gè)實(shí)施例中，期望較低的柵-漏電容Cgd，則溝槽柵極215延伸至較淺的深度。源區(qū)206在位于中部的重體區(qū)216和溝槽柵極215的有源側(cè)面之間延伸。體區(qū)208沿溝槽柵極215的有源側(cè)面之間的整個(gè)空間延伸。重體區(qū)216向下延伸穿過交叉層，到達(dá)一于底201。
交叉層延伸穿過溝槽柵才及215的有源側(cè)面之間的區(qū)域，但與溝槽柵極215間隔一個(gè)距離220。由參考標(biāo)號222標(biāo)示p層214的在溝槽柵極215之間延伸的部分的寬度。在圖7的俯視布局圖中也有才示示了間3巨220和p層寬度222。在圖7中，由間3巨222詳口223 P艮定的p層214中的槽口 (notch)形成于溝道區(qū)周圍，以有利地允許電流散開并流動(dòng)穿過具有最小電阻的交叉電荷平^f層的n層。在一個(gè)實(shí)施例中，p-型層214中的槽口與源區(qū)206具有相同的尺寸。這使得能夠使用用于限定源區(qū)206的相同的掩模也來限定p層214中的槽口， /人而消除了掩才莫層/步驟。在另一個(gè)實(shí)施例中，耳又消p層214中的槽口， 4吏得p層214在溝道區(qū)下方延伸。這消除了需要在p層214中形成槽口的處理步-驟。
在圖8中示出了只于應(yīng)于圖6的截面圖的等軸4見圖。源區(qū)206、體區(qū)208和重體區(qū)216在溝槽215的有源側(cè)面之間延伸。虛線示出了重體區(qū)216^^f可延4申穿過交叉層212， 214并進(jìn)入4十底201。
接下來將描述用于形成由圖1-8所描繪的LDMOS的方法。可以使用多種已知技術(shù)中的任意一種在襯底201上方形成交叉層112，114。這些技術(shù)典型地包括諸如砷或磷的n型摻雜劑和p型摻雜劑的離子注入以及光刻法的4吏用。選沖奪交叉層的物理尺寸和每個(gè)離子注入的劑量和能量，以確^呆電荷平4軒。
在一個(gè)實(shí)施例中，通過將p-型摻雜劑注入到第一外延層中，在p型襯底上方延伸的第一 n-型外延硅層中形成位于交叉層堆疊的底部的第一 n-p對層。隨后在第一外延層上方形成第二 n-型外延硅層，之后對第二 n-型外延硅層注入p-型摻雜劑以在第二外延層中形成第二n-p對層。重復(fù)這些步驟直到形成期望數(shù)量的交叉n-p層。在另一個(gè)實(shí)施例中，通過形成多個(gè)p-型外延層并向p-型外延層注入n-型摻雜劑來形成交叉層。
在又一個(gè)實(shí)施例中，可以通過在4于底上方生長一個(gè)未4參雜的外延層、注入n-型摻雜劑以形成第一n-型層、并隨后注入p-型摻雜劑以在第一n-型層上方形成p-型層來形成交叉層。之后，在第一外延層上方生長第二非摻雜的外延層，并重復(fù)上述步驟直到形成期望數(shù)量的交叉n-p層。
在又一個(gè)實(shí)施例中，通過生長單一的、未纟參雜的外延層，并且之后用交替導(dǎo)電類型的多個(gè)高能注入摻雜該外延層來形成交叉層?？蛇x地，通過在襯底上方生長第一n-型外延層，并且隨后在該第一n-型外延層上方生長p-型外延層來形成交叉層。重復(fù)交替導(dǎo)電類型的外延層的生長直到形成期望數(shù)量的交叉層。
在電荷平衡結(jié)構(gòu)形成以后，使用諸如擴(kuò)散沉降(diffusion sinker )技術(shù)的已知技術(shù)形成延伸穿過交叉層并到達(dá)襯底的高摻雜的n-型漏區(qū)204。之后，4吏用傳統(tǒng)方法形成延伸穿過交叉層的溝槽215。在一個(gè)實(shí)施例中，以反向順序形成溝槽4冊4及和深漏擴(kuò)散(deep draindiffusion )。形成溝槽215之后，使用已知技術(shù)形成襯于溝槽側(cè)壁和底部的柵極電介質(zhì)層203。在一個(gè)實(shí)施例中，在形成柵極電介質(zhì)之前，使用已知技術(shù)沿溝槽215的底部形成厚的底部電介質(zhì)(thickbottom dielectric, TBD )。在又一個(gè)實(shí)施例中，沿溝槽的有源側(cè)壁形成柵極電介質(zhì)層，并且沿溝槽的無源側(cè)壁形成更厚的電介質(zhì)層。沿?zé)o源溝槽側(cè)壁的TBD和更厚的電介質(zhì)有助于減小柵漏電容。在所有這些不同的實(shí)施例中，可以使用掩模來形成圖7中所示的p層中的槽口。由于p層中的槽口大致上圍繞溝道區(qū)延伸，因此掩蔽步驟不需要精確的對準(zhǔn)。
在溝槽中形成電介質(zhì)層203之后，柵電極202 (例如包括摻雜的多晶硅)填充溝槽215。在一個(gè)實(shí)施例中，柵電極202凹入溝槽215中。接下來，使用傳統(tǒng)的雜質(zhì)注入來形成在相鄰的溝槽之間延伸的體區(qū)208。之后通過注入n-型摻雜劑在體區(qū)208中形成源區(qū)206。最后，通過在源區(qū)206之間的區(qū)域中注入p-型導(dǎo)電的摻雜劑形成高摻雜的重體區(qū)216。執(zhí)行傳統(tǒng)的處理步驟以形成LDMOS的剩余層和區(qū)，包括重疊電介質(zhì)和互連層。
盡管上面提供了對本發(fā)明首選實(shí)施例的完整描述，然而，可以有多種替換、修改、和等價(jià)物。本領(lǐng)域的技術(shù)人員應(yīng)該理解，相同的沖支術(shù)可以應(yīng)用于其他類型的超級結(jié)結(jié)構(gòu)，以及更廣泛地，應(yīng)用于其他類型的器件。例如，超級結(jié)結(jié)構(gòu)不需要為交叉層的形式，并且可以呈現(xiàn)諸如光纖或蜂窩結(jié)構(gòu)的其他層形式。作為另一個(gè)例子，在這里描述的實(shí)施例中，各個(gè)區(qū)的導(dǎo)電類型可以顛倒以獲得p-溝道LDMOS。因此，由于這個(gè)以及其他原因，以上描述不應(yīng)^皮一見為對由所附的#又利要求限定的本發(fā)明的范圍的限制。
權(quán)利要求
1. 一種場效應(yīng)晶體管(FET)，包括溝槽柵極，延伸到半導(dǎo)體區(qū)中，所述溝槽柵極具有朝向第一導(dǎo)電類型的漏區(qū)的前壁和與所述前壁垂直的側(cè)壁；溝道區(qū)，沿所述溝槽柵極的所述側(cè)壁形成；以及漂移區(qū)，至少在所述漏區(qū)和所述溝槽柵極之間延伸，所述漂移區(qū)包括一堆疊的交替導(dǎo)電類型硅層。
2. 根據(jù)權(quán)利要求1所述的FET，其中，當(dāng)所述FET處于導(dǎo)通狀 態(tài)時(shí)，電流從所述溝道區(qū)^f黃向流動(dòng)穿過具有所述第 一導(dǎo)電類型 的堆疊的那些石圭層到達(dá)所述漏區(qū)。
3. 根據(jù)權(quán)利要求1所述的FET，進(jìn)一步包括第二導(dǎo)電類型的體區(qū)，相鄰于所述溝槽柵極的所述側(cè)壁；以及第一導(dǎo)電類型的源區(qū)，在所述體區(qū)中，其中，所述溝道 區(qū)在所述源區(qū)外周和所述體區(qū)外周之間的所述體區(qū)中延伸。
4. 根據(jù)權(quán)利要求3所述的FET，其中，所述源區(qū)和所述漏區(qū)通過 形成在所述FET頂部表面上的分離的互連層電接觸。
5. 根據(jù)權(quán)利要求3所述的FET,進(jìn)一步包括第二導(dǎo)電類型的襯 底、在所述襯底上方延伸的交替導(dǎo)電類型硅層的堆疊，其中， 所述溝槽柵極延伸到交替導(dǎo)電類型硅層的堆疊中，并終止于所部分中的深度。
6. 根據(jù)權(quán)利要求3所述的FET，進(jìn)一步包括相鄰于所述源區(qū)的重 體區(qū)。
7. 根據(jù)權(quán)利要求6所述的FET，進(jìn)一步包括第二導(dǎo)電類型的襯 底、在所述襯底上方延伸的交替導(dǎo)電類型硅層的堆疊，其中， 所述重體區(qū)垂直延伸穿過所述交替導(dǎo)電類型硅層的堆疊并終 止于所述^)"底中。
8. 4艮據(jù)4又利要求6所述的FET，其中，所述重體區(qū)垂直延伸穿過 所述交替導(dǎo)電類型硅層的堆疊并將具有第二導(dǎo)電類型的堆疊 的那些硅層電短路。
9. 根據(jù)權(quán)利要求1所述的FET，其中，所述溝槽柵極包括電介質(zhì)層，村于所述溝槽柵極的前壁和側(cè)壁；以及 柵電極，至少部分;也:t真充所述溝才曹4冊才及。
10. 根據(jù)權(quán)利要求9所述的FET，其中，沿所述溝槽柵極的底部的 電介質(zhì)層比沿所述溝槽柵極的壁的電介質(zhì)層厚。
11. 根據(jù)權(quán)利要求9所述的FET,其中，沿所述溝槽柵極的底部和 前壁的電介質(zhì)層比沿所述溝槽柵極的側(cè)壁的電介質(zhì)層厚。
12. 根據(jù)權(quán)利要求1所述的FET,其中，具有第二導(dǎo)電類型的堆疊 的那些硅層與所述溝槽柵極的側(cè)壁橫向分開，使得其不在所述溝道區(qū)之下延伸。
13. 根據(jù)權(quán)利要求1所述的FET，其中，具有第二導(dǎo)電類型的堆疊 的那些石圭層不在所述溝道區(qū)之下延伸。
14. 才艮據(jù)^又利要求1所述的FET，其中，所述漏區(qū)垂直延伸穿過所 述交替導(dǎo)電類型硅層的堆疊，并將具有第一導(dǎo)電類型的堆疊的 那些硅層電短路。
15. 根據(jù)權(quán)利要求1所述的FET，進(jìn)一步包括第二導(dǎo)電類型的襯 底、在所述襯底上方延伸的交替導(dǎo)電類型石圭層的堆疊，其中， 所述漏區(qū)垂直延伸穿過交替導(dǎo)電類型硅層的堆疊并終止于所 述沖于底中。
16. 根據(jù)權(quán)利要求1所述的FET，進(jìn)一步包括沿所述溝槽柵極的前 壁形成的溝道區(qū)。
17. 根據(jù)權(quán)利要求16所述的FET,進(jìn)一步包括第二導(dǎo)電類型的體區(qū)，相鄰于所述溝槽4冊極的前壁；以及第一導(dǎo)電類型的源區(qū)，在所述體區(qū)中，其中，所述溝道 區(qū)沿所述前壁在所述源區(qū)外周和所述體區(qū)外周之間的所述體 區(qū)中延伸。
18. —種橫向場效應(yīng)晶體管(FET)，包括多個(gè)溝槽柵極，延伸到半導(dǎo)體區(qū)中，所述多個(gè)溝槽柵極 沿列排列，每個(gè)溝槽柵極具有兩個(gè)有源側(cè)壁和兩個(gè)無源側(cè)壁， 所述兩個(gè)無源側(cè)壁垂直于所述兩個(gè)有源側(cè)壁；第一導(dǎo)電類型的多個(gè)漏區(qū)，每個(gè)漏區(qū)位于每兩個(gè)相鄰的 溝槽柵極列之間，使得每個(gè)溝槽柵極的每個(gè)無源側(cè)壁朝向所述 相鄰的漏區(qū)，每個(gè)漏區(qū)與相鄰的所述溝槽柵極列橫向分開；溝道區(qū)，沿每個(gè)溝槽柵-才及的有源側(cè)壁形成；以及漂移區(qū)，在所述漏區(qū)和它們的相鄰溝沖曹4冊才及列之間以及在相鄰的溝槽柵極之間延伸，所述漂移區(qū)包括一堆疊的交替導(dǎo) 電類型的硅層。
19. 根據(jù)權(quán)利要求18所述的橫向FET，其中，當(dāng)所述橫向FET處 于導(dǎo)通狀態(tài)時(shí)，電流從每個(gè)溝道區(qū)橫向流動(dòng)穿過具有第 一導(dǎo)電 類型的堆疊的那些硅層，到與所述溝道區(qū)相鄰的漏區(qū)。
20. 根據(jù)權(quán)利要求18所述的橫向FET，進(jìn)一步包括第二導(dǎo)電類型的體區(qū)，位于與所述每個(gè)溝槽柵極的每個(gè) 有源側(cè)壁相鄰處；以及第一導(dǎo)電類型的源區(qū)，在每個(gè)所述體區(qū)中，其中，每個(gè) 區(qū)中延伸。
21. 根據(jù)權(quán)利要求20所述的橫向FET，其中，所述源區(qū)和所述漏 區(qū)通過形成在所述碎黃向FET頂部表面上的分離的互連層電4妻觸。
22. 根據(jù)權(quán)利要求20所述的橫向FET，進(jìn)一步包括在每兩個(gè)相鄰 的源區(qū)之間的重體區(qū)。
23. 根據(jù)權(quán)利要求20所述的橫向FET，進(jìn)一步包括第二導(dǎo)電類型 的襯底、在所述襯底上方延伸的交替導(dǎo)電類型硅層的堆疊，其 中，每個(gè)所述重體區(qū)垂直延伸穿過所述交替導(dǎo)電類型硅層的堆 疊并終止于所述襯底中。
24. 根據(jù)權(quán)利要求20所述的橫向FET,其中，每個(gè)所述重體區(qū)垂 直延伸穿過所述交替導(dǎo)電類型硅層的堆疊，并將具有第二導(dǎo)電 類型的堆疊的那些硅層電短路。
25. 根據(jù)權(quán)利要求18所述的橫向FET,其中，每個(gè)溝槽柵極包括電介質(zhì)層，^H"于所述溝才曹的有源側(cè)壁、無源側(cè)壁和底部；以及柵電極，至少部分地填充所述溝槽4冊極。
26. 根據(jù)權(quán)利要求25所述的橫向FET，其中，沿所述溝槽柵極的 所述底部的電介質(zhì)層比沿所述溝槽柵極的所述有源側(cè)壁和所 述無源側(cè)壁的電介質(zhì)層厚。
27. 根據(jù)權(quán)利要求25所述的橫向FET,其中，沿所述溝槽柵極的 所述底部和所述無源側(cè)壁的電介質(zhì)層比沿所述溝槽柵極的所 述有源側(cè)壁的電介質(zhì)層厚。
28. 根據(jù)權(quán)利要求18所述的橫向FET,其中，所述具有第二導(dǎo)電 類型的堆疊的那些硅層與每個(gè)有源側(cè)壁橫向分開，使得其不在 所述溝道區(qū)之下延伸。
29. 根據(jù)權(quán)利要求18所述的橫向FET,其中，所述具有第二導(dǎo)電 類型的堆疊的那些石圭層不在每個(gè)溝道區(qū)之下延伸。
30. 根據(jù)權(quán)利要求18所述的橫向FET，其中，每個(gè)所述漏區(qū)垂直 延伸穿過所述交替導(dǎo)電類型硅層的堆疊，并將具有第一導(dǎo)電類 型的堆疊的那些石圭層電短3各。
31. 根據(jù)權(quán)利要求1所述的橫向FET，進(jìn)一步包括第二導(dǎo)電類型的 襯底、在所述襯底上方延伸的交替導(dǎo)電類型硅層的堆疊，其中， 每個(gè)所述漏區(qū)垂直延伸穿過所述交替導(dǎo)電類型硅層的堆疊并 終止于所述襯底中。
32. —種形成場歲文應(yīng)晶體管(FET)的方法，包括形成包括一堆疊的交替導(dǎo)電類型硅層的漂移區(qū)；形成延伸到所述交替導(dǎo)電類型硅層的堆疊中的第 一 導(dǎo)電 類型的漏區(qū)；形成延伸到所述交替導(dǎo)電類型硅層的堆疊中的溝槽柵 極，所述溝槽柵極具有相互垂直的無源側(cè)壁和有源側(cè)壁；以及形成與所述溝槽柵^及的所述有源側(cè)壁相鄰的第二導(dǎo)電類 型的體區(qū)，其中，所述溝槽柵才及和所述漏區(qū)形成使得所述溝槽 才冊才及的所述無源側(cè)壁朝向所述漏區(qū)。
33. 根據(jù)權(quán)利要求32所述的方法，進(jìn)一步包括在體區(qū)中形成第一導(dǎo)電類型的源區(qū)，使得在所述源區(qū)外 周和所述體區(qū)外周之間的體區(qū)中形成溝道區(qū)。
34. 根據(jù)權(quán)利要求33所述的方法，進(jìn)一步包括在所述FET的頂部表面上方形成互連層，所述互連層包 括與所述源區(qū)電接觸的源互連部分和與所述漏區(qū)電接觸的漏 互連部分。
35. 才艮據(jù)斗又利要求33所述的方法，進(jìn)一步包括鄰近于所述源區(qū)形成重體區(qū)。
36. 根據(jù)權(quán)利要求35所述的方法，其中，所述交替導(dǎo)電類型硅層 的堆疊形成于第二導(dǎo)電類型的襯底上方，所述重體區(qū)形成為垂 直延伸穿過所述交替導(dǎo)電類型石圭層的堆疊并終止于所述襯底 中。
37. 根據(jù)權(quán)利要求35所述的方法，其中，形成所述重體區(qū)使得其 垂直延伸穿過所述交替導(dǎo)電類型硅層的堆疊，并將具有第二導(dǎo) 電類型的堆疊的那些石圭層電短^各。
38. 才艮據(jù)4又利要求34所述的方法，進(jìn)一步包括形成襯于所述溝槽柵極的有源側(cè)壁、無源側(cè)壁和底部的 電介質(zhì)層；以及形成至少部分地填充所述溝槽柵-才及的4冊電才及。
39. 根據(jù)權(quán)利要求33所述的方法，其中，形成電介質(zhì)層的步驟包 括沿所述溝槽柵極的底部形成底部電介質(zhì)層；以及沿所述溝槽棚^及的前壁和側(cè)壁形成側(cè)壁電介質(zhì)層，所述 底部電介質(zhì)層比所述側(cè)壁電介質(zhì)厚。
40. 根據(jù)權(quán)利要求32所述的方法，其中，所述交替導(dǎo)電類型硅層 的堆疊形成為使得具有第二導(dǎo)電類型的堆疊的那些硅層與所 述溝槽柵4及的側(cè)壁4黃向分開4吏得所述那些石圭層不在所述體區(qū) 之下延伸。
41. 根據(jù)權(quán)利要求32所述的方法，其中，所述交替導(dǎo)電類型硅層 的堆疊形成為使得具有第二導(dǎo)電類型的堆疊的那些硅層不在 所述體區(qū)之下延伸。
42. 根據(jù)權(quán)利要求32所述的方法，其中，形成所述漏區(qū)使得其垂 直延伸穿過所述交替導(dǎo)電類型硅層的堆疊，并將具有第一導(dǎo)電 類型的堆疊的那些硅層電短路。
43. 根據(jù)權(quán)利要求32所述的方法，其中，在第二導(dǎo)電類型的襯底 上方形成所述交替導(dǎo)電類型硅層的堆疊，形成所述漏區(qū)使得其 垂直延伸穿過所述交替導(dǎo)電類型硅層的堆疊并終止于所述襯 底中。
44. 根據(jù)權(quán)利要求32所述的方法，其中，形成漂移區(qū)的步驟包括在第二導(dǎo)電類型的襯底上方形成第一導(dǎo)電的外延層；以及將第二導(dǎo)電類型的摻雜劑注入所述外延層使得所述外延 層的上部區(qū)域轉(zhuǎn)換為所述第二導(dǎo)電類型。
45. 根據(jù)權(quán)利要求32所述的方法，其中，形成漂移區(qū)的步驟包括在第二導(dǎo)電類型的^j"底上方形成第一導(dǎo)電的外延層；以及在所述第一外延層上方形成所述第二導(dǎo)電的第二外延層。
46. 根據(jù)權(quán)利要求32所述的方法，其中，形成漂移區(qū)的步驟包括在第二導(dǎo)電類型的襯底上方形成外延層；將第 一導(dǎo)電類型的摻雜劑注入所述外延層使得所述外延 層的下部轉(zhuǎn)換為所述第一導(dǎo)電類型；以及將所述第二導(dǎo)電類型的摻雜劑注入所述外延層使得所述 外延層的上部轉(zhuǎn)換為所述第二導(dǎo)電類型。
全文摘要
場效應(yīng)晶體管包括延伸到半導(dǎo)體區(qū)中的溝槽柵極。該溝槽柵極具有朝向漏區(qū)的前壁和與前壁垂直的側(cè)壁。溝道區(qū)沿溝槽柵極的側(cè)壁延伸，并且漂移區(qū)至少在漏區(qū)和溝槽柵極之間延伸。漂移區(qū)包括一堆疊的交替導(dǎo)電類型硅層。
文檔編號H01L29/06GK101479851SQ200780024515
公開日2009年7月8日 申請日期2007年6月25日 優(yōu)先權(quán)日2006年6月29日
發(fā)明者全昌基, 加里·多爾尼 申請人:飛兆半導(dǎo)體公司