專(zhuān)利名稱(chēng)：形成在具有垂直溝道區(qū)的晶體管中的電荷存儲(chǔ)結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明通常涉及半導(dǎo)體器件且特別涉及非易失性存儲(chǔ)器件。
背景技術(shù)：
非易失性存儲(chǔ)器件利用電荷存儲(chǔ)結(jié)構(gòu)選擇性地存儲(chǔ)表示將被儲(chǔ) 存的信息位的電荷。這種電荷存儲(chǔ)結(jié)構(gòu)可以包括氮化物、硅納米晶體、 半導(dǎo)體材料或例如金屬的導(dǎo)電材料。
一些存儲(chǔ)器利用了多-位(多位)存儲(chǔ)單元。多-位存儲(chǔ)單元是可 以存儲(chǔ)多于一個(gè)信息位的單元。一些多-位單元包括在電荷存儲(chǔ)結(jié)構(gòu)中 具有多個(gè)電荷存儲(chǔ)位置或區(qū)域的電荷存儲(chǔ)結(jié)構(gòu)。將電荷選擇性地添加 到每個(gè)區(qū)域，以便在單元中選擇性地存儲(chǔ)位。
具有多個(gè)電荷存儲(chǔ)位置的電荷存儲(chǔ)結(jié)構(gòu)的某些多-位單元存在的 一個(gè)問(wèn)題在于，電荷會(huì)在電荷存儲(chǔ)位置之間遷移，特別是對(duì)于導(dǎo)電性 較高的一些電荷存儲(chǔ)結(jié)構(gòu)材料來(lái)說(shuō)。
因此期望一種具有分離的電荷存儲(chǔ)結(jié)構(gòu)的多-位存儲(chǔ)單元結(jié)構(gòu)。


參考附圖可以更好地理解本發(fā)明，并使本領(lǐng)域技術(shù)人員清楚它的 一些目的、特征和優(yōu)點(diǎn)。
圖1是根據(jù)本發(fā)明的一個(gè)實(shí)施例在其制造的一個(gè)階段期間晶片 的部分截面的側(cè)視圖。
圖2是根據(jù)本發(fā)明的一個(gè)實(shí)施例在其制造的一個(gè)階段期間晶片 的部分透視圖。
圖3 - 6根據(jù)本發(fā)明的一個(gè)實(shí)施例在其制造的不同階段期間晶片 的部分截面的頂視圖。圖7 - 8是根據(jù)本發(fā)明的一個(gè)實(shí)施例在其制造的不同階段期間晶 片的部分截面的側(cè)視圖。
圖9-11是根據(jù)本發(fā)明的一個(gè)實(shí)施例在其制造的不同階段期間 晶片的部分截面的側(cè)視圖。
除非另有說(shuō)明，不同的圖中使用相同的參考標(biāo)記表示相同的項(xiàng) 目。圖中所示的特征并不一定是按比例繪制的。
具體實(shí)施例方式
下面闡迷用于實(shí)現(xiàn)本發(fā)明的模式的詳細(xì)描述。該描述意在說(shuō)明本 發(fā)明而非限制本發(fā)明。
圖1是根據(jù)本發(fā)明的一個(gè)實(shí)施例形成多-位存儲(chǔ)單元所用的晶片 的部分側(cè)截面的側(cè)視圖。晶片101包括絕緣層103。在一個(gè)實(shí)施例中， 層103位于半導(dǎo)體襯底(未示出)之上。半導(dǎo)體鰭結(jié)構(gòu)105和蓋帽107 通過(guò)構(gòu)圖半導(dǎo)體層(未示出)和半導(dǎo)體層之上的介電層(例如，氧化 物、氮化硅)(未示出)來(lái)形成。在一個(gè)實(shí)施例中，鰭結(jié)構(gòu)105是單 晶硅，但在其他實(shí)施例中也可以是其他半導(dǎo)體材料(例如硅鍺)。此 外，蓋帽107在其他實(shí)施例中可以是其他材料。
在構(gòu)圖形成鰭結(jié)構(gòu)105和蓋帽107之后，在晶片101上淀積介電 層109。在一個(gè)實(shí)施例中，層109由二氧化珪構(gòu)成且通過(guò)化學(xué)氣相淀 積工藝來(lái)淀積。但是，在其他實(shí)施例中，層109可以是其他材料(例 如金屬氧化物或氮化物)和/或可以通過(guò)其他工藝形成。在一個(gè)實(shí)施例 中，層109可以通過(guò)氧化鰭結(jié)構(gòu)105來(lái)形成。在一個(gè)實(shí)施例中，層109 具有IO-IOO埃的厚度。
在形成層109之后，形成介電結(jié)構(gòu)111和112。在所示的實(shí)施例 中，通過(guò)在層109上形成第二介電層，然后依次各向異性地蝕刻該層 以去除晶片101水平表面上的層的一部分來(lái)形成介電結(jié)構(gòu)111和112。 但是，在其他實(shí)施例中，并不在此時(shí)蝕刻該第二介電層以去除水平表 面上的材料。介電結(jié)構(gòu)111和112的材料相對(duì)于介電層109的材料具 有蝕刻選擇性。在一個(gè)實(shí)施例中，結(jié)構(gòu)111和112可以由氮化物構(gòu)成，但在其他實(shí)施例中可以由其他材料(例如氧化硅)構(gòu)成。在一個(gè)實(shí)施
例中，第二介電層(結(jié)構(gòu)lll、 112的層)具有20- 70埃范圍內(nèi)的厚 度，但在其他實(shí)施例中可以具有其他厚度。
在形成結(jié)構(gòu)111和112之后，在晶片101上形成第三介電層113。 層ll3相對(duì)于結(jié)構(gòu)111和112的材料具有蝕刻選擇性。在一個(gè)實(shí)施例 中，層l"和/或?qū)?09可以由氧化硅構(gòu)成，但在其他實(shí)施例中可以由 其他材料(例如，氮化物、金屬氧化物或其他高K介電材料)構(gòu)成。
在形成層113之后，在層113上淀積控制柵材料層115。在一個(gè) 實(shí)施例中，層115具有一種或多種控制柵材料(例如，多晶硅、金屬)。
圖2是將控制柵層115、層113、介電結(jié)構(gòu)111和112以及介電 層109按照柵結(jié)構(gòu)圖形構(gòu)圖后的晶片101的部分透視圖。
在一個(gè)實(shí)施例中，通過(guò)如下的構(gòu)圖形成了圖2所示的控制柵結(jié)構(gòu) 215:在層115上(或位于層115上的平坦化層上)淀積光致抗蝕劑 層，通過(guò)光刻技術(shù)在光致抗蝕劑層中形成圖案，按照該圖案去除部分 光致抗蝕劑以露出層115的一部分，然后蝕刻層115的露出部分來(lái)進(jìn) 行構(gòu)圖。通過(guò)根據(jù)該圖案對(duì)層113、結(jié)構(gòu)111和112以及層109進(jìn)行 蝕刻，其中所述圖案具有相對(duì)于頂部的掩模層的選擇性的各向異性等 離子體蝕刻化學(xué)性質(zhì)。在一個(gè)實(shí)施例中，層109在此時(shí)不被蝕刻。
鰭結(jié)構(gòu)105位于兩個(gè)電流電極結(jié)構(gòu)205和203之間，該電流電極 結(jié)構(gòu)205和203由與鰭結(jié)構(gòu)105相同的半導(dǎo)體層形成。在其他實(shí)施例 中，結(jié)構(gòu)205和203可以具有其他形狀或結(jié)構(gòu)并且可以連接到相同材 料的其他鰭結(jié)構(gòu)。在一些實(shí)施例中，在結(jié)構(gòu)205和203之間可以連接 多個(gè)鰭結(jié)構(gòu)作為多柵極鰭結(jié)構(gòu)。
在構(gòu)圖層115、 113、和109以及結(jié)構(gòu)111和112之后，將摻雜 物植入到晶片101中以便在電流電極結(jié)構(gòu)204和205和鰭結(jié)構(gòu)105的 露出部分中形成源/漏區(qū)域(電流電極區(qū)域)。這些區(qū)域用作多-位存 儲(chǔ)單元的源和漏區(qū)域(或者在其他實(shí)施例中作為其他類(lèi)型晶體管的其 他類(lèi)型的電流電極區(qū)域)。溝道區(qū)位于電流電極結(jié)構(gòu)之間的鰭結(jié)構(gòu)105 中。在一些實(shí)施例中，層109不#>構(gòu)圖。圖3是根據(jù)圖2的視圖的晶片101的部分剖面頂視圖。剖開(kāi)的視 圖位于鰭結(jié)構(gòu)105和結(jié)構(gòu)203及205大致中間的位置。
此外，如圖3所示的部分剖面圖是柵極結(jié)構(gòu)215、層109、層113 以及結(jié)構(gòu)111和112。結(jié)構(gòu)111鄰接層109和層113之間的鰭結(jié)構(gòu)105 的一個(gè)側(cè)壁且結(jié)構(gòu)112鄰接層109和層113之間的鰭結(jié)構(gòu)105的相對(duì) 側(cè)壁。結(jié)構(gòu)215、層109和層113包括位于鰭結(jié)構(gòu)105之上的部分， 但由于是剖面圖因此未在圖3中示出。
圖4是將晶片101進(jìn)行蝕刻以去除結(jié)構(gòu)112的邊緣部分從而形成 開(kāi)口 401和403并去除結(jié)構(gòu)111的一部分形成開(kāi)口 402和404之后晶 片101的部分剖面頂^見(jiàn)圖。沿從層115、層113、層109以及結(jié)構(gòu)111 和112露出的結(jié)構(gòu)111和112的側(cè)面形成所述開(kāi)口。
在一個(gè)實(shí)施例中，通過(guò)使用對(duì)結(jié)構(gòu)112和111的材料具有選擇性 且相對(duì)于層109、 113、 115、蓋帽107和鰭結(jié)構(gòu)105的材料具有選擇 性的蝕刻劑對(duì)晶片101進(jìn)行各向同性蝕刻，從而蝕刻了開(kāi)口 401-404。 在一個(gè)實(shí)例中，層109和113有氧化硅構(gòu)成，層115是多晶硅，鰭結(jié) 構(gòu)105是單晶硅，蓋帽107是二氧化硅，且結(jié)構(gòu)111和112由氮化硅 構(gòu)成，使用熱磷酸(H3P04)對(duì)晶片101進(jìn)行預(yù)定時(shí)間段的各向同性 蝕刻以去除結(jié)構(gòu)111和112的一部分。在實(shí)施例中，層109和113由 金屬氧化物構(gòu)成，結(jié)構(gòu)111和112由二氧化硅構(gòu)成，且蓋帽107是氮 化硅，使用HF酸對(duì)晶片101進(jìn)行預(yù)定時(shí)間段的各向同性蝕刻。在一 個(gè)實(shí)施例中，被去除的結(jié)構(gòu)111和112的量在IO和20埃之間。但是， 在其他實(shí)施例中可以去除其他的量。
圖5是在晶片101上、包括在開(kāi)口 401-404中淀積電荷存儲(chǔ)材料 層501之后晶片IOI的部分剖面頂視圖。在一個(gè)實(shí)施例中，層501由 硅鍺構(gòu)成且通過(guò)化學(xué)氣相淀積(CVD)工藝淀積，但可以由其他電荷 存儲(chǔ)材料(例如鍺)構(gòu)成和/或通過(guò)其他工藝淀積。在一個(gè)實(shí)施例中， 層501可以由在等離子體增強(qiáng)CVD工藝中金屬(例如，鎳、鈷、鈦) 和硅的共同賊射形成的硅化物構(gòu)成。在一個(gè)實(shí)施例中，硅化物可以通 過(guò)金屬硅化物靶材的濺射形成。層501的材料優(yōu)選相對(duì)于鰭結(jié)構(gòu)105
9的材料和層115的材料具有蝕刻選擇性。在一些實(shí)施例中，層S01可 以原位摻雜或在淀積之后摻雜。
在實(shí)施例中，層501的材料為導(dǎo)電材料或半導(dǎo)體材料(例如，多 晶硅、金屬、硅、多晶硅鍺、鍺、摻雜的多晶硅或摻雜的多晶硅鍺)， 獲得的電荷存儲(chǔ)結(jié)構(gòu)(例如圖6的615-618)將以浮置柵極為特征。 使用浮置柵極的電荷存儲(chǔ)結(jié)構(gòu)可以在用于儲(chǔ)存信息位的電荷存儲(chǔ)結(jié) 構(gòu)中提供更均勻的電荷分布。
在一個(gè)實(shí)施例中，層501具有15-50埃范圍內(nèi)的厚度，但在其他 實(shí)施例中可以具有其他厚度。
圖6是去除位于開(kāi)口 401-404外部的部分層501之后分別以保留 在開(kāi)口 401-404中的層501的材料作為電荷存儲(chǔ)結(jié)構(gòu)615、 616、 617 和618的晶片IOI的部分剖面頂視圖。在一個(gè)實(shí)施例中，通過(guò)對(duì)晶片 101進(jìn)行預(yù)定時(shí)間的蝕刻來(lái)去除層501外部的材料。
在一個(gè)實(shí)施例中，當(dāng)層501由硅鍺構(gòu)成時(shí)，使用40ml的 70。/。HNO3+20ml的H202+5ml的0.5。/oHF對(duì)晶片101進(jìn)行預(yù)定時(shí)間段 (例如5分鐘)的各向同性蝕刻，以去除開(kāi)口 401-404外部的部分層 501。
在其他實(shí)施例中，層501的外部部分可以通過(guò)包括千法等離子體 蝕刻的蝕刻工藝去除。層501的外部部分可以通過(guò)各項(xiàng)異性蝕刻或具 有垂直和水平分量(例如，70%垂直和30%橫向)的蝕刻來(lái)去除。蝕 刻的垂直分量越大，確保層501的材料留在開(kāi)口 401-404中的可靠時(shí) 間越少。
在實(shí)施例中，當(dāng)層501由硅化物構(gòu)成時(shí)，層501的外部部分可以 通過(guò)使用HF酸蝕刻層501來(lái)去除。
在一些實(shí)施例中，在去除開(kāi)口 401-404之外的材料之后，可以進(jìn) 行相對(duì)短的再次氧化工藝(例如，干氧化工藝)以去除開(kāi)口 401-404 之外的層501的任何未去除的部分并用電介質(zhì)(未示出)包封結(jié)構(gòu) 615-618。
在圖6所示的實(shí)施例的階段，鰭結(jié)構(gòu)105相對(duì)側(cè)面所示的部分結(jié)構(gòu)215通過(guò)位于鰭結(jié)構(gòu)105上方的控制柵極材料連接。對(duì)于本實(shí)施例 來(lái)說(shuō)，示出了兩位的存儲(chǔ)單元，其中通過(guò)在電荷存儲(chǔ)結(jié)構(gòu)615和616 中選擇性地存儲(chǔ)電荷來(lái)選擇性地存儲(chǔ)一個(gè)信息位，以及通過(guò)在電荷存 儲(chǔ)結(jié)構(gòu)617和618中選擇性地存儲(chǔ)電荷來(lái)選擇性地存儲(chǔ)第二信息位。 在一些實(shí)施例中，結(jié)構(gòu)111和112的材料位于鰭結(jié)構(gòu)105之上。在這 種實(shí)施例中，電荷存儲(chǔ)結(jié)構(gòu)也可以形成在鰭的頂部上。通過(guò)其中一些 這種實(shí)施例，結(jié)構(gòu)617和618可以通過(guò)鰭結(jié)構(gòu)105結(jié)構(gòu)頂部上的電荷 存儲(chǔ)結(jié)構(gòu)連續(xù)地連接。
鰭結(jié)構(gòu)105包括沿著結(jié)構(gòu)105的一個(gè)側(cè)壁的垂直溝道區(qū)域625 和位于結(jié)構(gòu)105相對(duì)側(cè)壁上的垂直溝道區(qū)域626。在結(jié)構(gòu)203中的電 流電極區(qū)域和鰭結(jié)構(gòu)105之間以及結(jié)構(gòu)205中的電流電極區(qū)域和鰭結(jié) 構(gòu)105之間的溝道區(qū)域中，溝道區(qū)域中的載流子運(yùn)輸在大體水平的方 向上。如圖6的實(shí)施例所示，電流電極區(qū)域、電荷存儲(chǔ)結(jié)構(gòu)615、 616、 617和618、溝道區(qū)域和控制柵極結(jié)構(gòu)215都位于水平面中。
在一個(gè)實(shí)施例中，例如通過(guò)熱載流子注入法或隧道法將電子(或 空穴)注入到這些結(jié)構(gòu)中，從而將電荷存儲(chǔ)在電荷存儲(chǔ)結(jié)構(gòu)615、 616、 617和618中。在一個(gè)實(shí)施例中，通過(guò)將作為漏極的結(jié)構(gòu)203中的電 流電極區(qū)域偏置在高電壓，將控制柵極結(jié)構(gòu)215偏置為閾值電壓以上 但低于漏極電壓的電壓，并將結(jié)構(gòu)205中的電流電極區(qū)域接地，由此 將電荷注入到結(jié)構(gòu)615和616中。除了將高電壓施加到結(jié)構(gòu)205中的 電流電極區(qū)域并將結(jié)構(gòu)203中的電流電極區(qū)域接地之外，以類(lèi)似的方 式，由此將電荷存儲(chǔ)在電荷存儲(chǔ)結(jié)構(gòu)617和618中。
通過(guò)將讀電壓施加到結(jié)構(gòu)203的電流電極區(qū)域，并將結(jié)構(gòu)205 的電流電極區(qū)域耦合到讀出放大器來(lái)讀取儲(chǔ)存在電荷存儲(chǔ)結(jié)構(gòu)615和 616中的位，其中所述讀電壓高于柵極結(jié)構(gòu)215的閾值電壓。除了將 讀電壓施加到結(jié)構(gòu)205的電流電極區(qū)域并將結(jié)構(gòu)203的電流電極區(qū)域 耦合到讀出放大器之外，以類(lèi)似的方式，讀取儲(chǔ)存在電荷存儲(chǔ)結(jié)構(gòu)617 和618中的位。
可以進(jìn)一步處理圖6所示的結(jié)構(gòu)，以便通過(guò)去除鰭結(jié)構(gòu)105上的柵極結(jié)構(gòu)215的一部分從而將柵極結(jié)構(gòu)215分成兩份來(lái)形成4位存儲(chǔ) 單元。
圖7-8示出了根據(jù)一個(gè)實(shí)施例在去除鰭結(jié)構(gòu)105上的柵極結(jié)構(gòu) 215的一部分以便分割柵極結(jié)構(gòu)215的不同階段的晶片101的部分側(cè) 視圖。
參考圖7，介電材料(例如，TEOS)的層701淀積在晶片101 之上直至大于蓋帽107的高度。然后使用蓋帽107的材料作為平坦化 停止層對(duì)晶片101進(jìn)行化學(xué)機(jī)械拋光工藝(CMP)以去除鰭結(jié)構(gòu)105 上柵極結(jié)構(gòu)215的材料，以^t形成柵極結(jié)構(gòu)803和805 (參見(jiàn)圖8 )。 通過(guò)該實(shí)施例，在層701材料的CMP中，蓋帽107的材料是可檢測(cè) 的。在一些實(shí)施例中，在檢測(cè)蓋帽107的材料之后對(duì)晶片101進(jìn)行預(yù) 定時(shí)間段的平坦化，以去除一些蓋帽107以便確?？刂茤艠O803和805 隔離。在一些實(shí)施例中，蓋帽107可以包括由在層701材料的CMP 中可檢測(cè)的材料的額外頂層。
重新參考圖6，通過(guò)將柵極結(jié)構(gòu)215在物理和電學(xué)上分割成柵極 結(jié)構(gòu)803和柵極結(jié)構(gòu)805 (如圖8所示)，電荷存儲(chǔ)結(jié)構(gòu)615、 616、 617和618的每一個(gè)可以被單獨(dú)編程和讀取，從而提供具有儲(chǔ)存4位 信息能力的圖6所示的獲得的器件。
四位單元的電荷存儲(chǔ)和電荷存儲(chǔ)結(jié)構(gòu)(615-618)的讀取類(lèi)似于 上述兩位單元，只是被編程或讀取的電荷存儲(chǔ)結(jié)構(gòu)側(cè)面上的控制柵極 結(jié)構(gòu)(例如，803和805)被偏置在編程電壓或讀取電壓，且鰭結(jié)構(gòu) 105的相對(duì)側(cè)面上的控制柵極結(jié)構(gòu)接地(或者將相對(duì)較低的電壓施加 于此)。
例如，為了讀取電荷存儲(chǔ)結(jié)構(gòu)615,將讀取電壓施加到結(jié)構(gòu)203 中的電流電極區(qū)域，讀取電壓施加到柵極結(jié)構(gòu)803 (其在圖6的圖中 為鰭結(jié)構(gòu)105左側(cè)上所示的結(jié)構(gòu)215的一部分)，并將結(jié)構(gòu)205的電 流電極區(qū)域耦合到讀出放大器。在此讀取期間，柵極結(jié)構(gòu)805 (圖6 中位于鰭結(jié)構(gòu)105右側(cè)的柵極結(jié)構(gòu)215的一部分)接地。對(duì)于電荷存 儲(chǔ)結(jié)構(gòu)616和618的讀取和編程來(lái)i兌，柵極結(jié)構(gòu)803接地(或向其施加相對(duì)較低的電壓)。
在其他實(shí)施例中可以去除鰭結(jié)構(gòu)105之上的柵極結(jié)構(gòu)215的一部 分以便通過(guò)其他工藝形成分離的柵極結(jié)構(gòu)。在一個(gè)實(shí)施例中，通過(guò)旋 涂或化學(xué)氣相淀積技術(shù)在晶片101上將平坦層(未示出)形成到露出 結(jié)構(gòu)215的頂部但覆蓋柵極結(jié)構(gòu)215其他部分的程度。平坦層可以由 光致抗蝕劑、旋涂玻璃或有機(jī)抗反射涂層材料構(gòu)成?？梢詫⒃搶有纬?到高于結(jié)構(gòu)215頂部的程度隨后通過(guò)常規(guī)千法或濕法蝕刻技術(shù)回蝕刻 以露出結(jié)構(gòu)215的頂部。在最初形成之后可以將平坦層回流或進(jìn)行 CMP工藝。
然后通過(guò)非研磨蝕刻(例如，濕法或干法)去除鰭結(jié)構(gòu)105上結(jié) 構(gòu)215的露出部分以形成獨(dú)立的柵極結(jié)構(gòu)。在一些實(shí)施例中，可以在 層115上形成薄的氮化物層以便在形成平坦層期間保護(hù)層115。
在圖8的階段(用于4位單元)或圖6的階段(用于2位單元) 之后對(duì)晶片IOI進(jìn)行后續(xù)工藝。例如，可以形成到柵極結(jié)構(gòu)(803和 805)和到電流電極結(jié)構(gòu)(203和205)的接觸?？梢栽诰?01上形 成包括互連的互連層和層間介電層?？梢栽诨ミB層上形成接合焊盤(pán)和 鈍化層。晶片可以單一化到單個(gè)的集成電路管芯中并封裝在集成電路 封裝內(nèi)。雖然在圖中僅示出了一個(gè)多位存儲(chǔ)單元，但應(yīng)當(dāng)理解，晶片 101包括多個(gè)這種器件以及其他邏輯電路(未示出)。
重新參考圖5，在其他實(shí)施例中可以通過(guò)其他工藝進(jìn)行開(kāi)口 401-404之外的層501的材料的去除。
圖9示出了晶片101的部分頂視圖，其中在開(kāi)口 401-404之外的 位置處將離子卯l注入到層501的材料中，以便使開(kāi)口之外的層501 的材料相對(duì)于開(kāi)口 401-404中的層501的材料具有蝕刻選擇性。在一 個(gè)實(shí)施例中，用無(wú)定形(amorphizing )摻雜劑(氙、氬或鍺)注入 層501以使這些部分無(wú)定形化，其中開(kāi)口 401-401中層501的部分(電 荷存儲(chǔ)結(jié)構(gòu)915、 916、 917和918)沒(méi)有被無(wú)定形化。在一個(gè)實(shí)施例 中，以每平方厘米1*10E15至5*10E15個(gè)離子的劑量并以lkV至15kV 的能量注入無(wú)定形物。但是，在其他實(shí)施例中可以以其他能量注入離子。并且，以10和45度之間的傾斜角度在各種方向上注入離子，以 使離子能夠被注入到鄰接側(cè)壁的材料中。
通過(guò)HF蝕刻去除層501的、相對(duì)于未無(wú)定形化部分具有選擇性 的被無(wú)定形化的材料，以便留下電荷存儲(chǔ)結(jié)構(gòu)915、 916、 917和918。
在其他實(shí)施例中，可以將砷、銻、銦、氟或BF2的離子注入到層 501的開(kāi)口 401-404之外的區(qū)域中以摻雜這些區(qū)域，從而使其相對(duì)于 開(kāi)口 401-404的未摻雜區(qū)域(電荷存儲(chǔ)結(jié)構(gòu)915、 916、 917和918) 可以被選擇性地去除。在一個(gè)實(shí)施例中，可以以每平方厘米10E14至 10E15個(gè)離子的劑量和以500eV (用于氟)至30keV (用于銦)的能 量注入這些離子。但是，在不同實(shí)施例中可以使用其他劑量和/或其他 能量。
通過(guò)對(duì)晶片101進(jìn)行蝕刻(例如，用CF4、 NF3、 Ch或HBr) 去除摻雜區(qū)域。摻雜區(qū)域的蝕刻速率將顯著快于未摻雜區(qū)域(例如對(duì) 于5"0E18cn^及以上的摻雜水平來(lái)說(shuō)快500倍)。
參考圖lO和ll,通過(guò)硅化工藝去除開(kāi)口 401-404之外的層501 的材料。參考圖10，在層501上淀積金屬層1003 (例如，鎳、鈷、 鈦、鈀和柏)。然后加熱晶片101 (例如250 - 500。C)，其中金屬層 1003與層501的硅反應(yīng)以形成硅化物1U3(參見(jiàn)圖U)。開(kāi)口 401-404 中層501的部分(1115-1118，參見(jiàn)圖11)未凈皮珪化。去除所有未反 應(yīng)的金屬。此后，通過(guò)對(duì)硅化物有選擇性且相對(duì)于層501的未硅化材 料有選擇性的HF蝕刻(或其他蝕刻劑)去除硅化物1113。硅化物的 去除留下了電荷存儲(chǔ)結(jié)構(gòu)1115、 1116、 1117和1118。
提供具有電隔離的電荷存儲(chǔ)結(jié)構(gòu)的多位存儲(chǔ)單元可以有利地抑 制多位單元的電荷存儲(chǔ)結(jié)構(gòu)之間的電荷遷移，從而提供更加可靠的具 有多位存儲(chǔ)單元的非易失性存儲(chǔ)器件。此外，在具有垂直溝道區(qū)的晶 體管中提供電隔離的電荷存儲(chǔ)結(jié)構(gòu)進(jìn)一步提供了非易失性存儲(chǔ)器的 更大的位密度，同時(shí)抑制了電荷存儲(chǔ)結(jié)構(gòu)之間的電荷遷移。
雖然示出了具有單個(gè)鰭結(jié)構(gòu)(鰭結(jié)構(gòu)105)的多位存儲(chǔ)單元，但 多位存儲(chǔ)單元(例如，兩位存儲(chǔ)單元)可以通過(guò)多個(gè)鰭結(jié)構(gòu)(例如，在結(jié)構(gòu)205和203之間)來(lái)實(shí)現(xiàn)。并且，在其他實(shí)施例中，多位單元 可以通過(guò)NMOS晶體管或PMOS晶體管來(lái)實(shí)現(xiàn)，或通過(guò)其他類(lèi)型的 晶體管來(lái)實(shí)現(xiàn)。此外，對(duì)于具有沿半導(dǎo)體結(jié)構(gòu)的側(cè)壁設(shè)置的垂直溝道 區(qū)的其他類(lèi)型晶體管來(lái)說(shuō)，可以進(jìn)行上述電荷存儲(chǔ)結(jié)構(gòu)的形成，該其 他類(lèi)型晶體管例如為沿臺(tái)面(mesa)半導(dǎo)體結(jié)構(gòu)的側(cè)壁并沿溝槽的側(cè) 壁具有溝道區(qū)的晶體管。
在一個(gè)實(shí)施例中，半導(dǎo)體器件包括具有第一側(cè)壁和位于半導(dǎo)體結(jié) 構(gòu)內(nèi)的溝道區(qū)的半導(dǎo)體結(jié)構(gòu)。溝道區(qū)包括沿笫一側(cè)壁設(shè)置的部分。溝 道區(qū)位于第一電流電極區(qū)域和第二電流電極區(qū)域之間。半導(dǎo)體器件包 括鄰接第一側(cè)壁并鄰接沿第一側(cè)壁設(shè)置的溝道區(qū)的所述部分形成的 第一電荷存儲(chǔ)結(jié)構(gòu)和第二電荷存儲(chǔ)結(jié)構(gòu)。第一電荷存儲(chǔ)結(jié)構(gòu)和第二電 話(huà)存儲(chǔ)結(jié)構(gòu)彼此電隔離且與半導(dǎo)體結(jié)構(gòu)電隔離。半導(dǎo)體器件包括鄰接 第一側(cè)壁形成的控制電極。
在其他實(shí)施例中，用于形成半導(dǎo)體器件的方法包括形成半導(dǎo)體結(jié) 構(gòu)。該半導(dǎo)體結(jié)構(gòu)具有第一側(cè)壁。半導(dǎo)體結(jié)構(gòu)包括溝道區(qū)，該溝道區(qū) 包括沿第一側(cè)壁設(shè)置的部分。該方法包括鄰接半導(dǎo)體結(jié)構(gòu)的第一側(cè)壁 并包括鄰接沿第一側(cè)壁設(shè)置的溝道區(qū)的所述部分形成第一介電層。該 方法包括鄰接第一介電層形成第二介電層，鄰接第二介電層形成第三 介電層，并鄰接第三介電層形成控制電極。該方法包括去除第二介電 層的第一部分以便在第一介電層和第三介電層之間形成第一開(kāi)口 ，以 及去除第二介電層的第二部分以便在第一介電層和第三介電層之間 形成第二開(kāi)口，并形成第一電荷存儲(chǔ)結(jié)構(gòu)和第二電荷存儲(chǔ)結(jié)構(gòu)。形成 第一電荷存儲(chǔ)結(jié)構(gòu)包括在第一開(kāi)口中形成電荷存儲(chǔ)材料，且形成第二 電荷存儲(chǔ)結(jié)構(gòu)包括第二開(kāi)口中的電荷存儲(chǔ)材料。
雖然已經(jīng)示出并描述了本發(fā)明的特定實(shí)施例，但本領(lǐng)域技術(shù)人員 將認(rèn)識(shí)到，根據(jù)此處的教導(dǎo)，在不脫離本發(fā)明及其更寬泛方面的情況 下可以進(jìn)行進(jìn)一步的改變和修改，因此，所附權(quán)利要求包括在所有這 些改變和修改的范圍以及本發(fā)明精神和范圍內(nèi)。
1權(quán)利要求
1、一種半導(dǎo)體器件，包括具有第一側(cè)壁的半導(dǎo)體結(jié)構(gòu)，溝道區(qū)位于該半導(dǎo)體結(jié)構(gòu)內(nèi)，所述溝道區(qū)包括沿該第一側(cè)壁設(shè)置的部分，該溝道區(qū)位于第一電流電極區(qū)域和第二電流電極區(qū)域之間，鄰接該第一側(cè)壁且鄰接沿該第一側(cè)壁設(shè)置的溝道區(qū)的所述部分而形成的第一電荷存儲(chǔ)結(jié)構(gòu)和第二電荷存儲(chǔ)結(jié)構(gòu)，該第一電荷存儲(chǔ)結(jié)構(gòu)和該第二電荷存儲(chǔ)結(jié)構(gòu)彼此電隔離且與該半導(dǎo)體結(jié)構(gòu)電隔離；以及鄰接該第一側(cè)壁形成的控制電極。
2、 根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中該半導(dǎo)體結(jié)構(gòu)包括第二 側(cè)壁，該第二側(cè)壁位于該第一側(cè)壁的相對(duì)側(cè)上，該半導(dǎo)體器件進(jìn)一步 包括鄰接該第二側(cè)壁設(shè)置的第三電荷存儲(chǔ)結(jié)構(gòu)和第四電荷存儲(chǔ)結(jié)構(gòu)， 該第三電荷存儲(chǔ)結(jié)構(gòu)和該第四電荷存儲(chǔ)結(jié)構(gòu)彼此電隔離并與該半導(dǎo) 體結(jié)構(gòu)電隔離。
3、 根據(jù)權(quán)利要求2的半導(dǎo)體器件，進(jìn)一步包括鄰接該第二側(cè)壁 形成的第二控制電極，該第二控制電極與所述控制電極電獨(dú)立。
4、 根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中該第一電荷存儲(chǔ)結(jié)構(gòu)和 該第二電荷存儲(chǔ)結(jié)構(gòu)包括鍺。
5、 根據(jù)權(quán)利要求1的半導(dǎo)體器件，進(jìn)一步包括 鄰接該第一側(cè)壁形成的第一介電層； 鄰接該第一介電層形成的第二介電層；以及 鄰接該第二介電層形成的第三介電層；其中第一、第二和第三介電層對(duì)第一電荷存儲(chǔ)結(jié)構(gòu)和第二電荷存儲(chǔ)結(jié)構(gòu)提供電隔離；其中去除第二介電層的第一部分和第二部分以形成第一開(kāi)口和 第二開(kāi)口，該第一電荷存儲(chǔ)結(jié)構(gòu)形成在所述第一開(kāi)口中且該第二電荷存儲(chǔ)結(jié)構(gòu)形成在所述第二開(kāi)口中。
6、 根據(jù)權(quán)利要求5的半導(dǎo)體器件，其中該第二介電層相對(duì)于該 第一介電層和該第二介電層是可選擇蝕刻的。
7、 根據(jù)權(quán)利要求1的半導(dǎo)體器件，其中該第一電荷存儲(chǔ)結(jié)構(gòu)和 該第二電荷存儲(chǔ)結(jié)構(gòu)以浮置柵極電荷存儲(chǔ)結(jié)構(gòu)為特征。
8、 根據(jù)權(quán)利要求l的半導(dǎo)體器件，進(jìn)一步包括 位于該控制電極和該第一側(cè)壁之間的第一介電層； 位于該控制電極和該第一介電層之間的第二介電層； 位于該第一介電層和該第二介電層之間的第三介電層，該第三介電層包括橫向地位于該第一電荷存儲(chǔ)結(jié)構(gòu)和該第二電荷存儲(chǔ)結(jié)構(gòu)之 間的部分。
9、 根據(jù)權(quán)利要求8的半導(dǎo)體器件，其中 該第一介電層在沿該第一側(cè)壁的第一方向上具有第一橫向長(zhǎng)度； 該第二介電層在平行于該第一方向的方向上具有第二橫向長(zhǎng)度；該第三介電層在平行于該第一方向的方向上具有第三橫向長(zhǎng)度； 該第三橫向長(zhǎng)度小于該第 一橫向長(zhǎng)度和該第二橫向長(zhǎng)度。
10、 根據(jù)權(quán)利要求i的半導(dǎo)體器件，其中該半導(dǎo)體結(jié)構(gòu)以半導(dǎo)體 鰭結(jié)構(gòu)為特征。
11、 一種用于形成半導(dǎo)體器件的方法，包括 形成半導(dǎo)體結(jié)構(gòu)，該半導(dǎo)體結(jié)構(gòu)具有第一側(cè)壁，該半導(dǎo)體結(jié)構(gòu)包括溝道區(qū)，所述溝道區(qū)包括沿該第一側(cè)壁設(shè)置的部分；鄰接該半導(dǎo)體結(jié)構(gòu)的第 一側(cè)壁并包括鄰接沿該第 一側(cè)壁設(shè)置的溝道區(qū)的所述部分形成第一介電層； 鄰接該第一介電層形成第二介電層； 鄰接該第二介電層形成第三介電層； 鄰接該第三介電層形成控制電極；去除該第二介電層的第一部分以在該第一介電層和該第三介電 層之間形成第一開(kāi)口 ，并去除該第二介電層的第二部分以在該第一介 電層和該第三介電層之間形成第二開(kāi)口 ；形成第一電荷存儲(chǔ)結(jié)構(gòu)和第二電荷存儲(chǔ)結(jié)構(gòu)，其中形成該第一電荷存儲(chǔ)結(jié)構(gòu)包括在該第一開(kāi)口中形成電荷存儲(chǔ)材料，且形成該第二電 荷存儲(chǔ)結(jié)構(gòu)包括在該第二開(kāi)口中的電荷存儲(chǔ)材料。
12、 根據(jù)權(quán)利要求ll的方法，其中形成該控制電極包括在去除 第一部分和去除第二部分之前構(gòu)圖控制電極材料層。
13、 根據(jù)權(quán)利要求12的方法，其中所述構(gòu)圖包括按照?qǐng)D案構(gòu)圖， 該方法進(jìn)一步包括按照該圖案構(gòu)圖該第三介電層并按照該圖案構(gòu)圖 該第二介電層，其中在去除該第一部分和去除該第二部分之前進(jìn)行按 照該圖案構(gòu)圖該第三介電層和該第二介電層。
14、 根據(jù)權(quán)利要求ll的方法，其中形成該第一電荷存儲(chǔ)結(jié)構(gòu)和 該第二電荷存儲(chǔ)結(jié)構(gòu)進(jìn)一步包括在該半導(dǎo)體結(jié)構(gòu)上以及該第一開(kāi)口和該第二開(kāi)口中淀積電荷存 儲(chǔ)材料；在該電荷存儲(chǔ)材料上淀積金屬層； 使該金屬層與該電荷存儲(chǔ)材料反應(yīng)以形成金屬硅化物；以及 去除該金屬硅化物，其中電荷存儲(chǔ)材料保留在該第一開(kāi)口和第二 開(kāi)口內(nèi)。
15、 根據(jù)權(quán)利要求ll的方法，其中形成該第一電荷存儲(chǔ)結(jié)構(gòu)和 該第二電荷存儲(chǔ)結(jié)構(gòu)進(jìn)一步包括在該半導(dǎo)體結(jié)構(gòu)上以及在該第一開(kāi)口和該第二開(kāi)口中淀積電荷 存儲(chǔ)材料；無(wú)定形化該電荷存儲(chǔ)材料，其中該無(wú)定形化不使該第一開(kāi)口和該 第二開(kāi)口內(nèi)的電荷存儲(chǔ)材料無(wú)定形化；以及去除被無(wú)定形化的電荷存儲(chǔ)材料。
16、 根據(jù)權(quán)利要求ll的方法，其中形成該第一電荷存儲(chǔ)結(jié)構(gòu)和 該第二電荷存儲(chǔ)結(jié)構(gòu)進(jìn)一步包括在該半導(dǎo)體結(jié)構(gòu)上以及該第一開(kāi)口和該第二開(kāi)口中淀積電荷存 儲(chǔ)材料；利用定時(shí)蝕刻工藝蝕刻該電荷存儲(chǔ)材料以去除該電荷存儲(chǔ)材料， 其中在蝕刻之后電荷存儲(chǔ)材料保留在該第一開(kāi)口和該第二開(kāi)口內(nèi)。
17、 根據(jù)權(quán)利要求ll的方法，其中該第一電荷存儲(chǔ)結(jié)構(gòu)和該第 二電荷存儲(chǔ)結(jié)構(gòu)以非易失性存儲(chǔ)單元的浮置柵極結(jié)構(gòu)為特征。
18、 根據(jù)權(quán)利要求11的方法，其中該半導(dǎo)體結(jié)構(gòu)包括第二側(cè)壁， 該第二側(cè)壁是該第一側(cè)壁的相對(duì)的側(cè)壁，該半導(dǎo)體結(jié)構(gòu)包括第二溝道區(qū)，其包括沿該第二側(cè)壁設(shè)置的部分，該方法進(jìn)一步包括鄰接該半導(dǎo)體結(jié)構(gòu)的第二側(cè)壁并包括鄰接沿該第二側(cè)壁設(shè)置的溝道區(qū)的所述部分形成第四介電層；鄰接該第四介電層形成第五介電層； 鄰接該第五介電層形成第六介電層；去除該第五介電層的第一部分以在該第四介電層和該第六介電 層之間形成第三開(kāi)口 ，并去除該第五介電層的第二部分以在該第四介 電層和該第六介電層之間形成第四開(kāi)口；形成第三電荷存儲(chǔ)結(jié)構(gòu)和第四電荷存儲(chǔ)結(jié)構(gòu)，其中形成第三電荷 存儲(chǔ)結(jié)構(gòu)包括在所述第三開(kāi)口中形成電荷存儲(chǔ)材料，以及形成第四電 荷存儲(chǔ)結(jié)構(gòu)包括第四開(kāi)口中的電荷存儲(chǔ)材料。
19、 根據(jù)權(quán)利要求18的方法，進(jìn)一步包括鄰接第六介電層形成 第二控制電極，該第二控制電極與所述控制電極電獨(dú)立。
20、 根據(jù)權(quán)利要求18的方法，其中該第一介電層和該第四介電 層同時(shí)形成，該第二介電層與該第五介電層同時(shí)形成，以及該第三介 電層與該第六介電層同時(shí)形成。
21、 根據(jù)權(quán)利要求ll的方法，其中去除該第一部分和去除該第 二部分包括利用對(duì)第二介電層具有選擇性并相對(duì)于該第一介電層和 該第三介電層具有選擇性的蝕刻來(lái)蝕刻該第二介電層。
全文摘要
本發(fā)明公開(kāi)一種形成在具有垂直溝道區(qū)的晶體管中的電荷存儲(chǔ)結(jié)構(gòu)。一種半導(dǎo)體器件包括具有第一側(cè)壁的半導(dǎo)體結(jié)構(gòu)(105)。垂直溝道區(qū)沿的第一電流電極區(qū)域和第二電流電極區(qū)域之間的第一側(cè)壁形成在半導(dǎo)體結(jié)構(gòu)中。第一和第二電荷存儲(chǔ)結(jié)構(gòu)鄰接介電層開(kāi)口中的第一側(cè)壁形成。第一(615)和第二(617)電荷存儲(chǔ)結(jié)構(gòu)彼此電隔離并與半導(dǎo)體結(jié)構(gòu)電隔離?？刂齐姌O(215)鄰接第一側(cè)壁形成。在其他實(shí)施例中，第三(616)和第四(618)電荷存儲(chǔ)結(jié)構(gòu)可以鄰接介電層開(kāi)口中的半導(dǎo)體結(jié)構(gòu)中的第二側(cè)壁形成。
文檔編號(hào)H01L29/76GK101427380SQ200780014596
公開(kāi)日2009年5月6日 申請(qǐng)日期2007年2月23日 優(yōu)先權(quán)日2006年3月8日
發(fā)明者M·K·奧羅斯基 申請(qǐng)人:飛思卡爾半導(dǎo)體公司