專利名稱：具有通孔的半導(dǎo)體元件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明通常涉及一種互連的電子元件，并且在具體實(shí)施例中的 一種堆疊集成電^各的方法。
背景技術(shù)：
制造電子元件的目的之一是最小化各種元件的尺寸。例如，期
望諸如手機(jī)和個人數(shù)字助理(PDA)的手持設(shè)備能盡可能的小。為 了達(dá)到這一目的，包括在i殳備中的半導(dǎo)體電^^應(yīng)該盡可能的小。將 這些電路變得更小的方法之一是堆疊用于承載這些電路的芯片。
已知很多種方法來將堆疊件中的芯片互連。例如，形成在每個 芯片表面處的焊盤可以被絲焊到公共基板或堆疊件中的其它芯片。 另一實(shí)例是所謂的微突起3D封裝件，其中，每個芯片均包括多個 微突起，該微突起例如沿芯片外邊緣延伸到電路板。
將堆疊件中的芯片互連的另 一種方法是使用通孔。通孔沿基板 延伸，/人而電互連各個芯片上的電3各。與其它纟支術(shù)相比，在互連密 度方面，通孔互連具有優(yōu)勢。盡管在理論上，對于能夠堆疊的芯片 的數(shù)量沒有限制，但是從堆疊件中散熱的能力作為實(shí)際的原因限制 了芯片的數(shù)量。

發(fā)明內(nèi)容
在一個實(shí)施例中，半導(dǎo)體器件包括具有上表面和與上表面相對 的下表面的半導(dǎo)體基板。集成電路形成在半導(dǎo)體基板的上表面。多 個有效通孔電連接到集成電^各并從上表面延伸至半導(dǎo)體基板的下 表面。此外，多個其它通孔從上表面延伸到半導(dǎo)體基板的下表面， 并與基板中的任一集成電路電絕緣。
本發(fā)明的 一個或多個實(shí)施例的細(xì)節(jié)將參考附圖和以下的具體 實(shí)施方式進(jìn)行描述。本發(fā)明的其它特征、目的和優(yōu)點(diǎn)將通過具體實(shí) 施方式和附圖以及權(quán)利要求而變得顯而易見。


為了更完整地理解本發(fā)明及其優(yōu)點(diǎn)，下面將結(jié)合附圖進(jìn)行詳細(xì)
描述，其中
圖1是本發(fā)明的第一芯片的平面圖2是芯片的堆疊件的^L圖3是本發(fā)明的另一實(shí)施例的平面圖4是本發(fā)明的另一實(shí)施例的平面圖；以及
圖5是描述半導(dǎo)體芯片制造的流程圖。
具體實(shí)施例方式
下面，將對優(yōu)選的實(shí)施例進(jìn)4亍描述。然而，應(yīng)該理解，本發(fā)明 提供了很多可在較寬范圍內(nèi)實(shí)施的可應(yīng)用的發(fā)明概念。所描述的具體實(shí)施例僅用于以示例性的方式實(shí)現(xiàn)及應(yīng)用本發(fā)明，不用于限制本 發(fā)明的范圍。
描述了本發(fā)明。然而本發(fā)明還可以應(yīng)用于i者如邏輯裝置、才莫擬或混
合信號芯片的其它元件、或諸如MEMS和光學(xué)元件的非半導(dǎo)體元 件。
本發(fā)明的一個目的是提供一種深通孔協(xié)議，用于在3D堆疊件 中將芯片連接到一起。如果芯片彼此不同，那么實(shí)施這樣的協(xié)議將 變4尋非常復(fù)雜。例如，當(dāng)將DRAM、閃存和邏輯芯片堆疊在一起時， 就可能發(fā)生這樣的情況。
解決該問題的 一 個方法是使用控制芯片來將不同的芯片 一 起 連接到系統(tǒng)板上。該方法的一個缺點(diǎn)是芯片占用了系統(tǒng)板上的二維 空間。這個缺點(diǎn)可以通過使用三維方法來避免。例如，如果單個供 應(yīng)商能夠纟是供所有的芯片，則可以調(diào)整互連。不幸的是，該目的在 一定的^^司^f又生產(chǎn)一定類型的芯片時難以實(shí)現(xiàn)。即^f吏能夠找到單個 供應(yīng)商，系統(tǒng)制造商在選^奪其供應(yīng)商時也缺少靈活性。
標(biāo)準(zhǔn)組織在 一 個業(yè)中^是供了由不同7>司生產(chǎn)的產(chǎn)品之間的 一致性。這種一致性保證了由不同制造商制造的元件的互通性。標(biāo) 準(zhǔn)組織的一個實(shí)例是JEDEC,其為電子工業(yè)耳關(guān)合會(EIA)的半導(dǎo) 體工程標(biāo)準(zhǔn)體、代表電子工業(yè)的貿(mào)易協(xié)會。JEDEC已經(jīng)頒布了在包 括計(jì)算才幾存儲器的多個領(lǐng)域廣泛使用的裝置接口標(biāo)準(zhǔn)。其它標(biāo)準(zhǔn)被 諸如電氣及電子工程師協(xié)會(IEEE)的其它協(xié)會采用。
有時即^吏沒有正式文本，才示準(zhǔn)也存在。這才羊的實(shí)際才示準(zhǔn)可以在 各/>司開始生產(chǎn)具有一致特征的元件時產(chǎn)生。例如， 一個公司可能 對一個產(chǎn)品具有4艮大的市場份額，因此，該公司的設(shè)計(jì)就變成了標(biāo)
準(zhǔn)。再例如， 一個大客戶可以為其供應(yīng)商設(shè)置要遵守的規(guī)范。在任 何一種這樣的情況下，由不同才幾構(gòu)生產(chǎn)出的元件將具有共同的特性。
本發(fā)明包4舌多個實(shí)施例。在一些實(shí)施例中，特定區(qū)i或(例如， 控制區(qū)域)被保留在芯片堆疊件的每個芯片中。這些芯片通過通孔
(through-via)電互連，例如，從芯片的上表面到下表面互連。每 個控制區(qū)域?qū)Ｓ糜诓煌男酒愋停?，DRAM、 SRAM、閃存。 圖1示出了該實(shí)施例的一個實(shí)例。
下面參考圖1,簡單的視圖示出了半導(dǎo)體芯片(die,管芯)IO。 芯片10包括功能區(qū)12，該區(qū)域中包括了執(zhí)行芯片功能的集成電路。 例如，如果芯片IO是邏輯芯片，則形成邏輯電^各的晶體管設(shè)置在 功能區(qū)12中。類似地，如果芯片10是存儲芯片，則存儲單元和外 圍電鴻4殳置在功能區(qū)12中。
控制區(qū)14一皮分成多個部14a， 14b， 14c (統(tǒng)稱為14x )。每個
部專用于一定的芯片類型，例:^口， DRAM、 SRAM、邏l專或4壬^可所 需的其它芯片類型。通孔(未示出，例如，圖2中的通孔(via) 20 或圖4中的通孑L20和24)可以^f立于部14x內(nèi)。然后4空制器可以通 過控制區(qū)的不同部分連接到多個不同芯片中的每一個?？刂破骺梢?是堆疊件中的 一個芯片或堆疊件外部的元件(例如通過電路板連接 的元件)。圖2示出了包^舌四個芯片102、 104、 106、和108的堆疊結(jié)構(gòu)。 在該特定的實(shí)例中，芯片102是控制器，芯片104和106是第一類 型芯片，以及芯片108是第二類型芯片。如圖所示，芯片104、 106、 和108的控制區(qū)144、 146、和148與控制器102的相關(guān)部分對齊。 在一個具體實(shí)例中，堆疊件可以包4舌邏輯芯片102、兩個DRAM芯片104和106以及一個閃存存4渚芯片108。在其它實(shí)例中，可以4吏 用芯片的其它組合。
在另一方面，在每個控制區(qū)14x中的通孔的布局可以-波確定為 特定對應(yīng)于該區(qū)域14x的控制器102的部可以連々妻到與該部14x相 關(guān)的堆疊件中的所有芯片。這種連接可以通過設(shè)置在每個芯片該部 中的深硅通孔來實(shí)現(xiàn)。對于控制區(qū)14x的通孔在穿過不同類型的芯 片時成為通過芯片連"^妻件。
為了解釋具體實(shí)例，可以假設(shè)控制器102是存儲控制器，芯片 104和106是DRAM,以及芯片108是閃存。每個芯片的控制部14a 專用于DRAM,以及每個芯片的控制部14c專用于閃存?？刂撇?14b專用于沒有4皮用在該特歹朱i殳計(jì)中的芯片類型，例如SRAM。
如圖2所示，控制器102包括從控制區(qū)14的三個部中的每一 個延伸的多個通孔20。從部14a延伸的通孔20連4妻到DRAM芯片 104和106中的電^各。該連4妄部由互連部22示意性地示出。類似地， 人人部14c延伸的通孑L 20連4妻到閃存芯片108中的電^各。乂人部14b 延伸的通孔20沒有連接到芯片102、 104或108中的任一個芯片。 未連接的通孔可以(或可能不)接地或連接到另一電源電勢，以避 免具有浮置導(dǎo)體所帶來的不良影響。
在另一實(shí)施例中， 一些通孔對于所有器件類型都是通用的。例 如，堆疊使能信號可以被用于啟用或禁用堆疊件中的所有芯片。作 為另一實(shí)例，諸如VDD或地的電源電壓可以一皮共同限定至并連4妄 到堆疊件中的每個芯片。
在優(yōu)選實(shí)施例中，控制區(qū)14的位置由預(yù)i殳標(biāo)準(zhǔn)限定，預(yù)i殳標(biāo) 準(zhǔn)或者是實(shí)際標(biāo)準(zhǔn)或者是由一個組織發(fā)布的標(biāo)準(zhǔn)。在4艮多情況下， 各種類型的芯片是由多個制造商生產(chǎn)的。系統(tǒng)設(shè)計(jì)者愿意自由地確
保由任何設(shè)計(jì)者生產(chǎn)的芯片能夠連接到單個控制器。因此，每個芯 片應(yīng)具有位于已知區(qū)域中的所有通孔20。在一個制造商生產(chǎn)所有芯 片的情況下，則不需要標(biāo)準(zhǔn)。
在圖1的實(shí)例中，控制區(qū)位于芯片的右下角。在另一實(shí)施例中，
控制區(qū)14可以位于芯片的其它部分。圖3示出了一個這樣的實(shí)例。 在許多電-各中，焊盤通常位于芯片的中心區(qū)域，例如，焊盤可以4妄 近芯片上下象限中的多個存儲器陣列。因此，圖3示出了控制區(qū)14 ^立于芯片的中心區(qū)i或的實(shí)例。在該實(shí)例中，具體子部14a和14b在 整個控制區(qū)14中交錯設(shè)置。盡管僅示出了兩個子部14a和14b,但 應(yīng)該理解可以包4舌另外的子部。這些子部可以專用于不同類型的存 儲器，例如，DRAM、 SRAM、閃存、MRAM或其它。
在另一實(shí)例中，子部14x可以散布在整個芯片的預(yù)定位置。例 如，每個子部14x可以具有通孔的尺寸。在另一實(shí)例中， 一個或多 個子部14x可以形成在環(huán)繞芯片IO外圍的環(huán)中。可以預(yù)見其它實(shí)例。
圖4示出了根據(jù)本發(fā)明的一個實(shí)施例的半導(dǎo)體器件。芯片10 形成在半導(dǎo)體基板上。如上述實(shí)施例中所述，芯片包括具有形成在 其中的集成電^各的功能區(qū)12和控制區(qū)14a和14b。多個有效通孔 22位于控制區(qū)14a內(nèi)。每個有效通孔從半導(dǎo)體基板的上表面延伸至 下表面，并通過互連4牛(例i口，金屬鍍4牛(metallization)) 22電連 才妄到功能區(qū)12中的集成電^各。
多個其它通孔24 ^f立于控制區(qū)14b中。其它通3L中的每一個乂人 半導(dǎo)體基板的上表面延伸到下表面，但是與基板中的任一集成電路 電絕^彖。這些其它通孔24可以沖是供從芯片IO上方的元件到芯片10 下方的元件的電通^各(即l吏這些元件中的一個或全部并不包括在特 歹朱應(yīng)用中)。
在圖4所示的實(shí)施例中，部分14a位于芯片的一個角中，并且 部分14b位于對角中。所示出的這種結(jié)構(gòu)^是供了另 一實(shí)例。再一次， 可以預(yù)見其它位置。
下面，將參考圖5的流程圖30描述使用本發(fā)明各方面來制造 半導(dǎo)體芯片。如框32所示，有效電i 各形成在半導(dǎo)體晶片的表面。 該集成電路可以包括用于形成集成電路的晶體管、電阻器、電容器、 電感器或其它元件。例如，包括晶體管(例如，CMOS晶體管)的 有效區(qū)可以通過絕緣區(qū)(例如，潛溝槽絕緣)彼此分開。該工藝可 以4皮稱作前端或前端線(FEOL)工藝。
然后，如才匡34所示，在前端工藝中形成的元4?？梢酝ㄟ^金屬 鍍件互連，有時^f皮稱作后端線(BEOL)工藝。金屬鍍件形成在有 效電路的上方并與有效電路電接觸。金屬鍍件和有效電路一起形成 了完整的功能集成電路。換句話說，芯片的電功能可以通過互連的 有效電路來實(shí)現(xiàn)。在邏輯芯片中，金屬鍍件可以包括多個銅層，例 如，九層或更多。在其它器件中，例如DRAM,金屬鍍件可以是4呂。 在其它實(shí)例中，可以使用其它材料。事實(shí)上，如果可以使用其它的 導(dǎo)體，金屬鍍件不一定是真正的金屬。
下面，參考框36，最終的鈍化層形成在金屬層之上。最終的鈍 化層可以包括一層以上的材料，例如，二氧化珪、氮化硅或氮氧化 硅、或聚酰亞胺U又為幾個實(shí)例)。最終的4屯化層包4舌暴露4妾觸區(qū) 的開口 。
框38描述了通孔的形成。多個通孔可以穿過半導(dǎo)體晶片而形 成，即，A人正表面延伸至后表面。如在jt匕所述，通孑l^皮電連才妻。由 框40所示，可選地，晶片例如可以通過磨光從背面開始變薄。4吏 晶片(或芯片，如果晶片已經(jīng)獨(dú)立(singulate))變薄的優(yōu)點(diǎn)在于創(chuàng)建較低側(cè)面元件，并縮短通孔的長度，以沖是高電特性并加速通孔蝕 刻工藝。
所才是供的框42表示完成的元件隨后可與其它元件堆疊。該過
禾呈可如上所述實(shí)現(xiàn)。
盡管參考示例性實(shí)施例描述了本發(fā)明，但該描述不用于理解為 限制本發(fā)明。參考具體實(shí)施方式
，各種對示例性實(shí)施例的修改和組
見的。因此，所附的權(quán)利要求包括任何》務(wù)改或?qū)嵤├?br> 權(quán)利要求
1.一種半導(dǎo)體器件，包括半導(dǎo)體基板，具有上表面和與所述上表面相對的下表面；集成電路，形成在所述半導(dǎo)體基板的所述上表面；多個有效通孔，每個所述有效通孔電連接到所述集成電路，并從所述半導(dǎo)體基板的所述上表面延伸到所述下表面；以及多個其它通孔，所述其它通孔中的每一個從所述半導(dǎo)體基板的所述上表面延伸至所述下表面，并與所述半導(dǎo)體基板中的任一集成電路電絕緣。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述集成電路包括 存儲電路。
3. 根據(jù)權(quán)利要求2所述的半導(dǎo)體器件，其中，所述集成電路包括 至少一個動態(tài)隨才幾存耳又存儲單元陣列。
4. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述多個有效通孔 和所述多個其它通孔以標(biāo)準(zhǔn)所確定的方式布置。
5. 根據(jù)權(quán)利要求4所述的半導(dǎo)體器件，其中，所述多個有效通孔 和所述多個其它通3L以由才示準(zhǔn)i殳置《且織發(fā)布的標(biāo)準(zhǔn)所確定的 方式布置。
6. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述多個有效通孔 位于所述半導(dǎo)體基才反的中心區(qū)。
7. 根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，其中，所述多個其它通孔交替設(shè)置在所述有效通孔中的一些之間。
8. 根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中，所述多個有效通孔 和所述多個其它通: Lyf立于所述半導(dǎo)體基^反的相鄰區(qū)中。
9. 根據(jù)權(quán)利要求8所述的半導(dǎo)體器件，其中，所述多個有效通孔 和所述多個其它通孔位于所述半導(dǎo)體基才反的一角。
10. —種半導(dǎo)體元件，包括第一器件類型的第一半導(dǎo)體芯片，所 述第一半導(dǎo)體芯片包括具有多個有效通孔的第一控制區(qū)和具 有多個其它通孔的第二控制區(qū)，所述有效通孔電連接到所述第 一半導(dǎo)體芯片的集成電路，以及所述其它通孔與所述第一半導(dǎo) 體芯片的任一集成電3各電絕纟彖，所述有效通孔和所述其它通孔 都/人所述第一半導(dǎo)體芯片的上表面延伸至下表面；以及第二器件類型的第二半導(dǎo)體芯片，與所述第一半導(dǎo)體芯 片相鄰，所述第二器件類型不同于所述第一器件類型，所述第 二半導(dǎo)體芯片包括具有多個有效通孔的第一控制區(qū)和具有多個其它通孔的第二控制區(qū)，所述有效通孔電連接到所述第二半 導(dǎo)體芯片的集成電^各，以及所述其它通孔與所述第二半導(dǎo)體芯 片的任一集成電路電絕緣，所述有效通孔和所述其它通孔都從 所述第二半導(dǎo)體芯片的上表面延伸至下表面，其中，所述第一半導(dǎo)體芯片的所述有效通孔中的一些電連接到所述第二半導(dǎo)體芯片的其它通孔中的一些，以及所述第 二半導(dǎo)體芯片的所述有效通孔中的一些電連接到所述第一半導(dǎo)體芯片的所述其它通孔中的一些。
11. 根據(jù)權(quán)利要求10所述的半導(dǎo)體元件，還包括第三器件類型的第三半導(dǎo)體芯片，與所述第一半導(dǎo)體芯 片相鄰設(shè)置，所述第三器件類型不同于所述第一器件類型和所 述第二器件類型，所述第三半導(dǎo)體芯片包括具有多個有效通孔的第一控制區(qū)和具有多個其它通孔的第二控制區(qū)，所述有效通 孔電連接到所述第三半導(dǎo)體芯片的集成電3各，以及所述其它通 孔與所述第三半導(dǎo)體芯片的任一集成電3各電絕緣，所述有效通 孔和所述其它通孔都從所述第三半導(dǎo)體芯片的上表面延伸至下表面；其中，所述第三半導(dǎo)體芯片的所述有效通孔中的一些電 連接到所述第 一半導(dǎo)體芯片的所述其它通孔中的 一些和所述 第二半導(dǎo)體芯片的所述其它通孔中的一些。
12. 根據(jù)權(quán)利要求11所述的半導(dǎo)體元件，其中，所述第一半導(dǎo)體 芯片、所述第二半導(dǎo)體芯片、以及所述第三半導(dǎo)體芯片都包括 存儲芯片。
13. 根據(jù)權(quán)利要求IO所述的半導(dǎo)體元件，其中，所述第一器件類 型是從包括DRAM、閃存、SRAM和MRAM的組中選耳又的存 儲器，以及，所述第二器件類型是從包括DRAM、閃存、SRAM 和MRAM的組中選耳又的存諸器。
14. 根據(jù)權(quán)利要求10所述的半導(dǎo)體元件，還包括所述第一器件 類型的第三半導(dǎo)體芯片安裝至所述第一半導(dǎo)體芯片的上表面 或下表面。
15. 根據(jù)權(quán)利要求14所述的半導(dǎo)體元件，其中，所述第三半導(dǎo)體 芯片包括具有多個有效通孔的第 一控制區(qū)和具有多個其它通 孔的第二控制區(qū)，所述有效通孔電連接到所述第三半導(dǎo)體芯片 的集成電路，以及所述其它通孔與所述第三半導(dǎo)體芯片的任一 集成電^各電絕纟彖，所述有效通孔和所述其它通孔都乂人所述第三半導(dǎo)體芯片的上表面延伸至下表面；其中，所述第三半導(dǎo)體芯片的所述有效通孔中的一些電 連接到所述第 一半導(dǎo)體芯片的所述有效通孔中的一些，以及所 述第三半導(dǎo)體芯片的所述其它通孔中的一些電連接到所述第 一半導(dǎo)體芯片的所述其它通孔中的一些。
16. 根據(jù)權(quán)利要求10所述的半導(dǎo)體元件，還包括公共器件，電 連接至所述第一半導(dǎo)體芯片的所述有效通孔、所述第一半導(dǎo)體 芯片的所述其它通孔、所述第二半導(dǎo)體芯片的所述有效通孔、 以及所述第二半導(dǎo)體芯片的所述其它通孔。
17. 根據(jù);f又利要求16所述的半導(dǎo)體元件，其中，所述7公共器件包 括第三半導(dǎo)體芯片。
18. 根據(jù)權(quán)利要求17所述的半導(dǎo)體元件，其中，所述公共器件安 裝在具有所述第一半導(dǎo)體芯片和所述第二半導(dǎo)體芯片的堆疊 布置中。
19. 根據(jù)—又利要求10所述的半導(dǎo)體元件，其中，所述第一半導(dǎo)體 芯片包括至少一個/>共通孔，以及所述第二半導(dǎo)體芯片包括至 少一個與所述第一半導(dǎo)體芯片的所述公共通孔電連接的公共通孔。5
20.—種制造半導(dǎo)體器件的方法，所述方法包括接收用于提供與專用于第一器件類型元件的通孔位置和專用于第二器件類型元件的通孔位置有關(guān)的位置信息的標(biāo)準(zhǔn)； 在半導(dǎo)體基板中形成集成電路，所述集成電路被連接成執(zhí)行與所述所述第一器件類型相關(guān)的功能；以及在所述半導(dǎo)體基板中形成多個有效通孔，所述有效通孔并電連接到所述集成電路，所述有效通孔根據(jù)與專用于所述第 一器件類型元件的通孔位置相關(guān)的所述位置信息進(jìn)行定位。
21. 根據(jù)權(quán)利要求20所述的方法，還包括在所述半導(dǎo)體基板中 形成多個其它通孔，所述其它通孔從所述半導(dǎo)體基才反的上表面 延伸至所述半導(dǎo)體基板的下表面并與所述半導(dǎo)體基一反中的任 一集成電^各電絕緣，所述其它通孔根據(jù)與專用于所述第二器件 類型元件的通孔位置相關(guān)的所述位置信息進(jìn)行定位。
22. 根據(jù)權(quán)利要求21所述的方法，還包括將所述半導(dǎo)體基板與 另 一 半導(dǎo)體基板相堆疊，使得所述有效通孔電連接到所述另一半導(dǎo)體基板的導(dǎo)體。
23. 才艮據(jù)一又利要求22所述的方法，其中，所述其它通孔電連4妄到 所述另一半導(dǎo)體基板的集成電路。
24. 一艮據(jù)權(quán)利要求20所述的方法，還包括將所述半導(dǎo)體基板與 另 一半導(dǎo)體基板相堆疊，使得所述有效通孔電連^妻到所述另一半導(dǎo)體基板的導(dǎo)體。
25. 根據(jù)權(quán)利要求20所述的方法，其中，所述第一器件類型包括 動態(tài)隨機(jī)存取存儲器，以及所述第二器件類型包括與動態(tài)隨機(jī) 存取存儲器不同的存儲器。
全文摘要
一種半導(dǎo)體器件，包括具有上表面和與上表面相對的下表面的半導(dǎo)體基板。集成電路形成在半導(dǎo)體基板的上表面。多個有效通孔電連接到集成電路，并從半導(dǎo)體基板的上表面延伸到下表面。此外，多個其它通孔從半導(dǎo)體基板的上表面延伸至下表面，并與半導(dǎo)體基板中的任一集成電路電絕緣。
文檔編號H01L23/48GK101207096SQ20071019538
公開日2008年6月25日 申請日期2007年12月17日 優(yōu)先權(quán)日2006年12月15日
發(fā)明者海因茨·霍尼格施米德, 阿卡爾古德·西塔爾安 申請人:奇夢達(dá)股份公司