專利名稱：半導(dǎo)體存儲器結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體結(jié)構(gòu)，尤其是涉及相變存儲器(PCM) 單元。
背景技術(shù)：
由于電子產(chǎn)品的優(yōu)點，使得半導(dǎo)體技術(shù)已廣泛應(yīng)用在制造存儲 器、中央處理單元(CPUs)、液晶顯示器(LCDs)、發(fā)光二極管 (LEDs)、激光二極管及其它裝置或芯片組。為了達(dá)到高集積度及 高速的需求，已減少半導(dǎo)體集成電路的尺寸，且導(dǎo)入各種材料，如 銅及超低介電系數(shù)的介電質(zhì)，并且使用才支術(shù)克服與制造此等材料及 需求相關(guān)的障礙。一般而言，存儲器包含揮發(fā)性存儲器及非揮發(fā)性存儲器。提供 揮發(fā)性存儲器，如動態(tài)隨機存取存儲器(DRAM)以儲存系統(tǒng)的數(shù) 據(jù)或信息。DRAM單元可包含一晶體管及一 電容器，因其結(jié)構(gòu)簡單， 因此制造DRAM裝置的費用低，且制造DRAM的制程比制造非揮 發(fā)性存儲器的制程容易。然而，當(dāng)施加于DRAM的電壓關(guān)閉，儲 存在DRAM的數(shù)據(jù)就會消失。因為DRAM電容器會漏電，使得 DRAM單元也必須定期更新，以保持凄t據(jù)可以儲存在其中。非揮發(fā)性存儲器，如閃存已廣為使用，即使移除閃存的輸入電 壓，仍能保持lt據(jù)?？赏ㄟ^UV光或電4未除，依期待而移除卞者存在 閃存的數(shù)據(jù)。然而，閃存一般包含供儲存數(shù)據(jù)的多個柵極(閘極)結(jié)構(gòu)，且4交DRAM單元更復(fù)雜。再者，因為閃存的浮動4冊才及的漏 電，使得閃存的抹除/重寫循環(huán)是另一個問題。因此，制造閃存的制 程比DRAM裝置還要困難，且制造具有更多抹除/重寫次數(shù)的高質(zhì) 量閃存結(jié)構(gòu)的成本相4交4交高。最近各種非揮發(fā)性存儲器，如相變存儲器(phase-change memory, PCM )、磁性隨機存取存儲器(MRAM)或鐵電隨機存取 存儲器(FRAM)裝置已被提出，這些裝置具有相似于DRAM裝置 的單元結(jié)構(gòu)。圖1示出了 PCM單元的概要等效電路圖。參考圖l,PCM單元100包含一晶體管IIO及一相變元件120。 晶體管110的一源極/漏極(汲極)(S/D )接地，且晶體管110的另 一 S/D與相變元件120的一端耦合。晶體管110的柵極與柵極電壓Vc耦合。相變元件120的另一端與位線電壓VBL耦合。要存取相變元件120中儲存的數(shù)據(jù)時，電壓Vg施加于晶體管 110,且開啟晶體管110，且位線電壓VBL施加于相變元件120，使 得一讀取電流可流經(jīng)相變元件120及晶體管110?；谳敵鲭娏鞯?位準(zhǔn)，儲存在相變元件120的數(shù)據(jù)得以被讀取。通過改變相變元件120中的相變材料的相(未示出)，相變元 件120的阻抗可明顯改變。舉例來i兌，相變元件120可具有^f氐電阻， 且流經(jīng)相變元件120及晶體管110的讀取電流(未示出)可以是高 的。4氐阻抗相變元件120可儲存^t據(jù)數(shù)值為'T，。然而，若相變元件 120具有高阻抗，且流經(jīng)相變元件120及晶體管110的讀取電流(未 示出)是低的，則高阻抗相變元件120可儲存數(shù)據(jù)數(shù)值為"0"。由于PCM單元100包含一晶體管110及一相變元件120,PCM 單元IOO相較于閃存是簡單的。再者，PCM晶體管IOO使用相變材料的相變(未示出)來定義4諸存的數(shù)據(jù)"0"及"1"。相變元件120 的漏電考慮可實質(zhì)上降低?；谝陨纤觯瑢CM結(jié)構(gòu)及方法并入半導(dǎo)體裝置中乃是令 人期待的。發(fā)明內(nèi)容根據(jù)一些例式實施例， 一種半導(dǎo)體結(jié)構(gòu)，包含一晶體管于一基 材上，晶體管包含一柵極及一接觸區(qū)，接觸區(qū)與柵極相鄰且在基材 中。 一第一介電層于接觸區(qū)上。 一接觸結(jié)構(gòu)于第一介電層中且于接 觸區(qū)上。 一第一電極及一第二電極于第一介電層中，其中，第一電 極及第二電極中至少一個在接觸結(jié)構(gòu)上，及第一電極與第二電極側(cè) 向分隔。 一相變結(jié)構(gòu)于第一電才及與第二電才及之間，其中相變結(jié)構(gòu)包 含至少一間隙壁于第一介電層中，且一相變材沖牛(PCM)層于間隙 壁上。根據(jù)另一例式實施例， 一種半導(dǎo)體結(jié)構(gòu)包含一晶體管于一基材 上，晶體管包含一柵極及一接觸區(qū)，接觸區(qū)與柵極相鄰且在基材中。 一第一介電層于接觸區(qū)上。 一接觸結(jié)構(gòu)于第一介電層中且于接觸區(qū) 上。 一第一電極于第一介電層中且一第二介電層于第一電極上。一 相變結(jié)構(gòu)于第二介電層中，相變結(jié)構(gòu)包含至少一導(dǎo)電間隙壁于第二 介電層中，以及一相變材料(PCM)層于間隙壁上。 一第二電極于 相變結(jié)構(gòu)上。根據(jù)另 一例式實施例， 一種半導(dǎo)體結(jié)構(gòu)包含一晶體管于 一基材 上。晶體管包含一柵極及一4妾觸區(qū)，接觸區(qū)與棚4及相鄰且在基材中。 一第 一介電層于接觸區(qū)上。 一接觸結(jié)構(gòu)于第 一介電層中且于接觸區(qū) 上。 一第一電才及于第一介電層中。 一第二介電層于第一電才及上。一 相變結(jié)構(gòu)于第二介電層中，相變結(jié)構(gòu)包含間隙壁于第二介電層中，一導(dǎo)電層乂人多個間隙壁的第 一 個延伸至多個間隙壁的第二個，以及一相變材料(PCM)層于間隙壁上。 一第二電極于相變結(jié)構(gòu)上。而獲得有較佳的了解，且結(jié)合伴隨的示意圖來提供本發(fā)明優(yōu)選實施 例的詳細(xì)i兌明。


以下為示范性it明的示意圖，其作為示范性實施例，故不應(yīng)以 此限制本發(fā)明。圖1為一相變存儲器(PCM)單元的一概要等效電路圖。圖2A、 2C、 2E、 2G、 2I及2K為概要三維(3-D)示意圖，而 圖2B、 2D、 2F、 2H、 2J及2L為分別對應(yīng)各3-D圖的剖面圖。圖 2A-2L—同示出形成一例式的相變存儲器(PCM)單元的一例式方 法的一系列步-驟。圖2M為示出一 PCM單元的一例式相變結(jié)構(gòu)的相克要剖面圖。圖3 A-3G示出形成一例式PCM單元的另 一例式實施例方法的概要剖面圖。圖3H為示出一 PCM單元的一例式相變結(jié)構(gòu)的相克要剖面圖。圖3I及3J為沿圖3H—切割線31的相變元^f牛的剖面圖。圖4A-4J為示出在形成一例式PCM單元的一例式方法中一系 列步驟的概要剖面圖。圖4K-4M為示出在形成一 PCM層的一例式方法中 一 系列步驟的斗既要剖面圖。
具體實施方式
例式實施例的說明意圖與伴隨的示意圖結(jié)合解讀，而伴隨的示 意圖為整個i兌明書的一部分。在此說明中，推i侖一些相關(guān)詞時，如 "專交4氐"、"專交高"、"7j^平"、"垂直"、"以上"、"以下"、"上"、"下"、 "頂"及"底"，以及它們的書亍生詞(如"水平地"、"向下地"及"向上 地，，)，應(yīng)以之后i兌明或顯示于圖中的方向作為參考。這些相關(guān)詞系 為說明之便而設(shè)且無需依特定方向建構(gòu)或操作的設(shè)備/裝置。圖2A、 2C、 2E、 2G、 2I及2K為概要三維(3-D)示意圖，而 圖2B、 2D、 2F、 2H、 2J及2L為分別乂于應(yīng)各3-D圖的剖面圖。圖 2A-2L—同示出形成一例式的相變存儲器(PCM)單元的一例式方 法的一系列步驟。參考圖2A, —晶體管201形成于一基材200上。至少一介電 層，如介電層220形成于晶體管201上。晶體管201包含柵極203 及介于基材200與門極203之間的柵極介電質(zhì)204。至少一導(dǎo)電結(jié) 構(gòu)，如接觸栓209且/或?qū)щ娊Y(jié)構(gòu)210、 215形成于介電層220中。 接觸栓209可與晶體管201的一接觸區(qū)207b電耦合。在一些實施 例中，導(dǎo)電結(jié)構(gòu)210、 215為PCM單元的電極。導(dǎo)電結(jié)構(gòu)210、 215 可形成于同一層。導(dǎo)電結(jié)構(gòu)210、 215可相互側(cè)向(laterally )分隔。 在一些實施例中，導(dǎo)電結(jié)構(gòu)210、 215的至少一個在接觸栓209上。 在其它實施例中，導(dǎo)電結(jié)構(gòu)210在4妄觸一全209上而導(dǎo)電結(jié)構(gòu)215在 另一接觸栓上(未示出)?？稍趯?dǎo)電結(jié)構(gòu)210、 215之間形成一開口 225。參考圖2B，晶 體管201可包含如一柵極203形成于基材200上。間隙壁205形成于柵極203的側(cè)壁上。接觸區(qū)207a、 207b形成與柵極203或間隙 壁205相鄰且在基材200中。根據(jù)各種例式實施例，基材200可以是一硅基材、一III-V化合 物基材、 一硅/鍺(SiGe)基材、 一絕緣層上硅(SOI)基材、 一顯 示器基材，如液晶顯示器(LCD)、電漿顯示器、 一電機發(fā)光(EL) 燈顯示器或一發(fā)光二極管(LED)基材。在一些實施例中，柵極203可包含一介電層(未示出于圖2B 中，但可見于圖2A中作為柵極介電層204)于其下。介電層(未 示出于圖2B中) 一般可稱為一柵極介電層。介電層(未示出于圖 2B中)可為，如一氧化硅層、 一氮化硅層、 一氮氧化石圭層、包含 如Hf02、 HfSi04、 Zr02、 ZrSi04、 Ta205、 HfSiON或類似的一高介 電常數(shù)層、 一多層結(jié)構(gòu)或其各種組合。在一些實施例中，介電層的 形成可由如熱氧化制程、化學(xué)氣相沉積(CVD)制程、磊晶制程、 其它適當(dāng)制程或其各種組合。柵極203形成于基材200上。柵極203可為如一硅層、 一多晶 硅層、 一非晶硅層、一 SiGe層、 一導(dǎo)電材料層、 一金屬層、其它 適當(dāng)層或其各種組合。在一些實施例中，柵極203于柵極介電層204 上且可通過一 CVD制程形成，然而其它適當(dāng)形成制程也可〗吏用在 其它例式實施例中。間隙壁205可為至少一介電材沖+,如氧化物、氮化物、氮氧化 物或其它介電材^h或其各種組合。形成間隙壁205的制程可包含如 通過一化學(xué)氣相沉積(CVD)制程形成一實質(zhì)上共形介電層(提供 來形成間隙壁205)于柵極203及基材200上。 一蝕刻制程，如使 用一回蝕制程來移除一部分的介電層(未示出)，由此形成間隙壁 205。在一些實施例中，接觸區(qū)207a、 207b —般是指源極/漏極(S/D ) 區(qū)。接觸區(qū)207a、 207b可通過如一具有至少一硼、磷、砷或其類 似者或其組合的離子植入制程。在一些實施例中，接觸區(qū)207a、 207b 可包含至少一輕4參雜(LDD)區(qū)(未示出)于間隙壁205下且與4冊 極203相鄰。介電層220可為，如氧化物、氮化物、氮氧化物、低介電常數(shù) 材料、超低介電常數(shù)介電質(zhì)或其它介電材料或其組合的一材料?？?以如一電漿加強式CVD (PECVD)制程、 一旋涂式玻璃(SOG) 制程、 一未摻雜硅酸鹽(USG)制程、其它適于形成此一介電層的 制程或其組合來形成介電層220。參考圖2A，接觸才全209可包含鴒(W)、鋁(Al)、銅(Cu)、 或其它導(dǎo)電材料或其各種組合的至少 一材料。接觸栓209可由如一 CVD制禾呈所形成。再次參考圖2A，導(dǎo)電結(jié)構(gòu)210、 215可包含由一金屬材料(鎢 化鈦(TiW )、鴒(W )、柏(Pt )、銥化鉑(Ptlr )、銅(Cu )、鋁(Al )、 鋁銅(AlCu)、鋁石圭銅(AlSiCu)或其它金屬材料)； 一金屬氮化物 (如氮化鈦(TiN)、氮化鉭(TaN)、氮硅化鈦(TiSiN)、氮化鈦鋁 (TiAlN )、氮碳化鈥(TiCN )、氮硅化鉭(TaSiN )、氮化鉭鋁(TaAlN )、 氮化鴒(WN)或其它金屬材料)； 一金屬硅化物(如硅化鈦(TiSix)、 硅化鎳(NiSix)、硅化鈷(CoSix)或其它金屬硅化物)； 一導(dǎo)電氧 化物(如氧化銥(Ir02 )、氧化釕(Ru02 )、氧化銥釕(IrRu03 )、鈮 酸鋰(LiNb03)或其它導(dǎo)電氧化物)或各種復(fù)合材沖+層(如Ti/TiN、 Ta/TaN、 TiN/W、 TaN/Ta/Cu或其它復(fù)合材^1"層)所形成的一材料。 導(dǎo)電結(jié)構(gòu)210、 215可由如一CVD制禾呈、 一物理氣相沉積(PVD) 制程、 一電鍍制程、 一無電鍍制程或其它適于形成此材料層或其組 合的制程。在一些實施例中， -接觸對全209且/或?qū)щ娊Y(jié)構(gòu)210、 215可通過 一介層洞/接觸制程、 一金屬層制程、 一鑲嵌制程、 一雙鑲嵌制程或 其它半導(dǎo)體制造制程所形成。導(dǎo)電結(jié)構(gòu)210為此實施例的導(dǎo)電結(jié)構(gòu) 之一，其說明于圖2A中，直接或間接(如通過一阻障層)接觸接 角蟲才全209。再次參考圖2B，開口 225形成于介電層220中。在一些實施 例中，開口 225可具有一深度，此深度實質(zhì)等同導(dǎo)電結(jié)構(gòu)210、 215 的厚度。在一些使用90納米技術(shù)的實施例，從剖面圖來看，開口 225可具有一寬度"a",約150納米(nm )或更小。在一些實施例 中，開口 225可具有一外觀比值(t/a)介于約1.5至約3.0?？尚纬?一圖案化光阻層(未示出)的微影制程來形成開口 225，此圖案化 光阻層具有對應(yīng)開口 225的一開口 (未示出)，通過此圖案化光阻 層以一蝕刻制程移除一部〗分介電層220,以形成開口 225。在蝕刻 制程之后，可通過如一樣i影移除制程來移除圖案化光阻層。參考圖2C及2D, —間隙壁材料層230形成于介電層220上及 開口 225產(chǎn)生的開口 225a中。在一例式實施例中，間隙壁才才并+層 230可實質(zhì)上共形于包含原始開口 225的介電層220的4侖廓上，如 圖2D所示。在一些實施例中，間隙壁材料層230可由一氧化硅、 一氮化硅、 一氮氧化物、 一碳化硅、 一多晶硅、 一氮氧化鉭(TaON)、 一五氧化二鉭(Ta205 )、 一氧化鋁(A1203 )或其它間隙壁材料或其 其各種組合所形成。在一些實施例中，間隙壁材料層230可以CVD、 原子層沉積(ALD)且/或物理氣相沉積(PVD)所形成。在一些佳_ 用90納米技術(shù)的實施例中，間隙壁材料層230可具有一寬度"b", 約100納米(nm)或更小。參考圖2E及2F， 一移除制程232移除一部分的間隙壁材料層 230，產(chǎn)生間隙壁材料層230a形成于開口 225a的側(cè)壁上及于介電層220中。移除制程232可包含如一回蝕制程或其它適當(dāng)制程，可 實質(zhì)上從介電層220的頂表面(未標(biāo)示)移除間隙壁材料層230。在一些實施例中， 一蝕刻制禾呈可用于移除可存在開口 225a中 的導(dǎo)電結(jié)構(gòu)210、 215的側(cè)壁的間隙壁。在jt匕方法中，可形成一4妄 續(xù)的相變材料(PCM)層235,且與導(dǎo)電結(jié)構(gòu)210、 215接觸。此蝕 刻制程(未示出)并不會移除形成于開口 225a的側(cè)壁上及介電層 220中的間隙壁230a。參考圖2G及2H, —相變材泮牛(PCM)層235可形成于圖2E 及2F所示無開口 225a的介電層220上及間隙壁230a上，以形成 開口 225b。在一些實施例中，PCM層235可實質(zhì)上共形于圖2E及2F所示結(jié)構(gòu)的4侖廓上。PCM層235可為包含鍺銻碲(GST)、 GST: N、 GST: O及銦 銀銻碲(InAgSbTe )的至少一個。PCM層235可以如一 CVD制程、 一 PVD制程、一 ALD制程或其它適于形成一 PCM層的制程或其 組合所形成。在一些4吏用90納米才支術(shù)的實施例中，PCM層235可 具有約90納米(nm)或更小的厚度。在一些實施例中，PCM層235可在非結(jié)晶狀態(tài)及結(jié)晶狀態(tài)具 有不同的阻抗。舉例來i兌， 一非結(jié)晶PCM層235的阻抗可為一結(jié) 晶PCM層的阻抗的凄t千4咅。參考圖2I及2J， 一第二介電層240可形成于PCM層235上。 第二介電層240可為一氧化硅層、 一氮化硅層、 一氮氧化層、 一碳 化硅層、 一多晶硅層、 一氮氧化鉭(TaON )層、 一五氧化二鉭(Ta2Os) 層、 一氧化鋁(A1203)層、 一低介電常數(shù)材料層、 一超低介電常數(shù) 材料層、其它介電材料或其組合?？墒褂靡浑姖{加強式CVD (PECVD )制程、 一旋涂式玻璃(SOG )制程、 一未摻雜硅酸鹽(USG )制程、其它適于形成此一介電層的制程或其組合來形成第二介電層240。參考圖2K及2L, —移除制程242，如化學(xué)機械研磨(CMP ) 制程可用于移除一部分第二介電層240及一部分PCM層235，以形 成一第二介電層240a及一 PCM層235a。 PCM層235a覆蓋間隙壁 230a且側(cè)向接觸到前述的導(dǎo)電結(jié)構(gòu)210、 215。 PCM層235a可從導(dǎo) 電結(jié)構(gòu)210側(cè)向延伸至導(dǎo)電結(jié)構(gòu)215。 PCM層235a的底部區(qū)i或可 覆蓋介電層220。在一些實施例中，PCM層235a的頂表面(未標(biāo) 示)可與第二介電層240a的頂表面(未標(biāo)示)實質(zhì)上同一水平。 第二介電層240a的頂表面(未標(biāo)示)可與介電層220的頂表面(未 標(biāo)示)實質(zhì)上同一水平。相較于示出于圖2B中原始開口 225，具 有相同厚度的一PCM層的一剖面區(qū)，通過形成間隙壁230a,示出 于圖2L的PCM層235a的剖面區(qū)可依期祠:地縮小。正因如此，相 4交于轉(zhuǎn)變開口 225(示出于圖2B)中無間隙壁230a的整體PCM層 所需的電壓/電力，施加于導(dǎo)電結(jié)構(gòu)210以轉(zhuǎn)變PCM層235所需的 電壓或電力會降^f氐。因為功率才喿作低，PCM單元的程序化速度可依 期4寺地改善。在一些實施例中，PCM層235b可形成于未#1介電層240a覆 蓋的間隙壁230a上，如圖2M所示。形成于圖2M所示的結(jié)構(gòu)可通 過如形成4交PCM層235厚的PCM層(未示出)，以實質(zhì)上填滿圖 2F所示的開口 225a。因為未形成介電層240a,移除制禾呈242移除 部份PCM層(未示出)，以形成PCM層235b。 PCM層235b的頂 表面(未標(biāo)示)可與介電層220的頂表面(未標(biāo)示)實質(zhì)上同一水 平。相4交于形成一PCM層來填滿圖2B所示出的原始開口 225,使 用這樣的結(jié)構(gòu)，示出于圖2M中PCM層235b的剖面區(qū)可依期待地 縮小。正因如此，相4交于將開口 225 (示出于圖2B)中無間隙壁 230a的整體PCM層轉(zhuǎn)變所需的電壓/電力，施加于導(dǎo)電結(jié)構(gòu)210以轉(zhuǎn)變PCM層235b所需的電壓或電力會降低。因為功率操作低，PCM 單元的程序化速度可依期待地改善。在一些實施例中，導(dǎo)電結(jié)構(gòu)210、 215形成同一材并牛層。導(dǎo)電 結(jié)構(gòu)210、 215之一為一第一電極，而導(dǎo)電結(jié)構(gòu)210、 215的另一個 為一第二電極。由于導(dǎo)電結(jié)構(gòu)210、 215可以相同的制程形成，水 平相變元件不需要如同一垂直相變元件須再一制程來形成一頂電 才及。因此，形成一 PCM單元的制考呈依期特^也減少且遮罩層也可依 期祠^也減少。通過形成間隙壁230a于介電層220的側(cè)壁上，開口 225a (示 出于圖2F)可于底部區(qū)域具有期待的縮小尺度。期待的縮小尺度超 出微影制程的解析限制。舉例來說，當(dāng)掃描機的解析力為45納米， 期《寺縮小的尺度可以小于45納米，如32納米，其為45納米纟支術(shù) 的下一4戈。因此，可以達(dá)成開口 225a的期待底部區(qū)域，而無須一 孩i影制^呈來定義開口 225a的底部尺寸。參考圖3A-3G，示出形成一例式PCM單元的另一例式實施例 方法的概要剖面圖。參考圖3A，晶體管301形成于一基材300上。至少一介電層， 如介電層320形成于晶體管301上。至少一導(dǎo)電結(jié)構(gòu)，如接觸纟全309 且/或?qū)щ娊Y(jié)構(gòu)310形成于介電層320中。接觸栓309可與晶體管 301的一接觸區(qū)307b電耦合且導(dǎo)電結(jié)構(gòu)310如所示與接觸一全309 直接接觸，或通過一中間阻障材料(未示出)形成結(jié)構(gòu)。在一些實 施例中，導(dǎo)電結(jié)構(gòu)310為PCM單元的一電極。晶體管301可包含 如一柵才及303形成于基材300上。雖然未示出，晶體管301的一才冊 極介電質(zhì)可形成于柵極303及基材300之間。間隙壁305形成于柵 極303的側(cè)壁上。接觸區(qū)307a、 307b形成與柵極303或間隙壁305 相鄰且在基才才300中。形成基才才300、柵4及303、間隙壁305、 4妄觸區(qū)307a、 307b、 4妄觸才全309、導(dǎo)電層310及介電層320的材沖+及方 法分別相似于結(jié)合圖2A及2B的前述說明的基材200、柵極203、 間隙壁205、接觸區(qū)207a、 207b、接觸栓209、導(dǎo)電層210及介電 層220。一介電層325形成于介電層320及導(dǎo)電層310上。介電層325可為一氧化硅層、 一氮化硅層、 一氮氧化層、 一低介電常數(shù)材料層、 一超^f氐介電常數(shù)材料層、 一層其它介電材料或其組合?？梢匀缫浑?漿加強式CVD (PECVD)制程、 一旋涂式玻璃(SOG)制程、一 未摻雜硅酸鹽(USG)制程、其它適于形成此一介電層的制程或其 組合來形成介電層325。一開口 327形成于介電層325中且暴露導(dǎo)電結(jié)構(gòu)310?？赏ㄟ^ 一孩i影制程形成具有對應(yīng)開口 327的一開口 (未示出)的一圖案化 光阻層(未示出)來形成開口 327。 一蝕刻制程使用圖案化光阻層 作為一遮罩且移除一部份介電層325,以形成開口 327于介電層325 中。在蝕刻制程之后，可通過如一微影移除技術(shù)移除圖案化光阻層。 在一些實施例中，開口 327的寬度可實質(zhì)上與導(dǎo)電結(jié)構(gòu)310的寬度 實質(zhì)上相等。參考圖3B, —導(dǎo)電層330形成于介電層325上及開口 327中， 以產(chǎn)生開口 327a。在一些實施例中，導(dǎo)電層330可實質(zhì)上共形于介 電層325的輪廓上。導(dǎo)電層330可包含由一金屬材料(鎢化鈥(TiW )、 鴒(W )、賴(Pt )、銥化柏(Ptlr )、銅(Cu )、鋁(Al )、鋁銅(AlCu )、 鋁硅銅(AlSiCu )或其它金屬材料)； 一金屬氮化物(如氮化鈦(TiN )、 氮化鉭(TaN)、氮硅化鈦(TiSiN)、氮化鈥鋁(TiAlN )、氮碳化鈦(TiCN )、氮硅化鉭(TaSiN )、氮化鉭鋁(TaAlN )、氮化鴒(WN ) 或其它金屬材料)； 一金屬硅化物(如硅化鈦(TiSix )、硅化鎳(NiSix )、 硅化鈷(CoSix)或其它金屬硅化物)； 一導(dǎo)電氧化物(如氧化銥(Ir02 )、氧化釕(Ru02 )、氧化銥釕(IrRu03 )、鈮酸鋰(LiNb03)或其它導(dǎo)電氧化物)或各種復(fù)合材料層(如Ti/TiN、 Ta/TaN、 TiN/W、 TaN/Ta/Cu或其它復(fù)合材料層)所形成的一材料。在一些使用90納 米技術(shù)的實施例中，導(dǎo)電層330可具有介于約20納米(nm )及200 納米(nm)的厚度。在一些實施例中，導(dǎo)電層330可具有較導(dǎo)電層 310小的導(dǎo)熱性。參考圖3C， 一移除制程332如回蝕制程或CMP制程可移除一 部分的導(dǎo)電層230，以形成間隙壁330a于介電層325的側(cè)壁上。在 一些實施例中，存在一殘留的導(dǎo)電部分330b覆蓋導(dǎo)電層310。在其 它實施例中，導(dǎo)電部分330b可被移除，使得導(dǎo)電層310的頂表面暴露出來。參考圖3D， 一相變材料(PCM)層335可形成于介電層325 及導(dǎo)電間隙壁330a上，以形成開口 327b。在一些實施例中，PCM 層335可實質(zhì)上共形于介電層325及導(dǎo)電間隙壁330a的輪廓上， 如圖3C所示。形成PCM層335的材料及方法可相似于結(jié)合圖2G 及2H的前述i兌明的PCM層235。在一些實施例中，PCM層335 可覆蓋非必要的導(dǎo)電部分330b 。參考圖3E， 一介電層340可形成于PCM層235上。介電層340可為如一氧化層、 一氮化層、 一氮氧化層、 一低介電常數(shù)材料層、 一超〗氐介電常凄t材料層、 一層其它介電材料或其組合。可以如一電 漿加強式CVD (PECVD)制程、 一旋涂式玻璃(SOG)制程、一 未摻雜硅酸鹽(USG)制程、其它適于形成介電層的制程或其組合 來形成介電層340。參考圖3F, —移除制程342,如一化學(xué)機械研磨(CMP)制程 可用于移除一部分的介電層340及一部分的PCM層335,以形成一 第二介電層340a及一 PCM層335a。 PCM層335a可覆蓋間隙壁 330a及導(dǎo)電部分330b。在一些實施例中，PCM層335a的頂表面(未標(biāo)示)可與介電層340a的頂表面(未標(biāo)示)實質(zhì)上同一水平。 介電層340a的頂表面(未標(biāo)示)可與介電層335的頂表面(未標(biāo) 示)實質(zhì)上同一水平。相較于示出于圖3A中原始開口 327，具有 相同厚度的一PCM層的一剖面區(qū)，通過形成間隙壁330a，示出于 圖3F的PCM層335a的剖面區(qū)可依期待地縮小。正因如此，相較 于轉(zhuǎn)變開口 327(示出于圖3A)中無間隙壁330a的整體PCM層所 需的電壓/電力，施加于導(dǎo)電結(jié)構(gòu)310以轉(zhuǎn)變PCM層335a所需的電 壓或電力會降低。因為功率操作低，PCM單元的程序化速度可依期 待地改善。參考圖3G, —導(dǎo)電結(jié)構(gòu)345可形成于PCM層335a上。在一 些實施例中，導(dǎo)電結(jié)構(gòu)345可為一 PCM單元的一頂電才及。導(dǎo)電結(jié) 構(gòu)345可包含由至少一種金屬材料(如鴒化鈦(TiW)、鴒(W)、 鉑(Pt)、銥化鉑(Ptlr)、銅(Cu)、鋁(Al)、鋁銅(AlCu)、鋁石圭 銅(AlSiCu)或其它金屬材料)； 一金屬氮化物(如氮化鈦(TiN)、 氮化鉭(TaN)、氮硅化鈦(TiSiN)、氮化鈦鋁(TiAlN)、氮碳化鈦(TiCN)、氮硅化鉭(TaSiN)、氮化鉭鋁(TaAlN )、氮化鎢(WN ) 或其它金屬材料)； 一金屬珪化物(如硅化鈥(TiSix )、硅化鎳(NiSix )、 硅化鈷(CoSix)或其它金屬硅化物)； 一導(dǎo)電氧化物(如氧化銥(Ir02)、氧化釕(Ru02)、氧化銥釕(IrRu03)、鈮酸鋰(LiNb〇3) 或其它導(dǎo)電氧4匕物)或各種復(fù)合材泮+層(如Ti/TiN、 Ta/TaN、 TiN/W、 TaN/Ta/Cu或其它復(fù)合材料層)所形成的一材料。在一些實施例中， 導(dǎo)電結(jié)構(gòu)345可以如一 CVD制程、一PVD制程、一ALD制程、 一電鍍制程、 一無電鍍制程、其它薄膜沉積制程或其各種組合所形 成。在一些實施例中，可形成PCM層335b于間隙壁330a上而無 圖3F所示的介電層340a形成于其上。形成于圖3H所示的結(jié)構(gòu)可 通過如形成比PCM層335厚的一PCM層(未示出)，以實質(zhì)上》真 滿圖3C所示的開口 327a。因為未形成介電層340a,移除制程342移除一部分的PCM層(未示出)，以形成PCM層335b。 PCM層 335b的頂表面(未標(biāo)示)可與介電層325的頂表面(未標(biāo)示)實質(zhì) 上同一 K平。相專交于形成一PCM層來填滿圖3A所示出的原始開口 327， <吏 用這樣的結(jié)構(gòu)，示出于圖3H中PCM層335b的剖面區(qū)可依期4寺地 縮小。正因如此，相較于轉(zhuǎn)變開口 327 (示出于圖3A)中無間隙壁 330a的整體PCM層所需的電壓/電力，施加于導(dǎo)電結(jié)構(gòu)310以轉(zhuǎn)變 PCM層335b所需的電壓或電力會降低。因為功率操作低，PCM單 元的程序化速度可依期待地改善。在一些實施例中，間隙壁330a可具有期4寺的導(dǎo)熱性，4。A匕可 避免PCM層335a的熱傳到導(dǎo)電層310，且可依期待地留在PCM層 335a,如此，PCM層335a可依期4寺i也4爭變。圖3I及3J為圖3H沿線31-31、相變元件的頂視圖及剖面圖。 參考圖31，相變元件的一頂視圖示出導(dǎo)電間隙壁330a延伸周圍環(huán) 繞PCM層335b。參考圖3J，相變元件的一頂^L圖示出PCM層335b 在導(dǎo)電間隙壁330a之間。PCM層335b可實質(zhì)上平行導(dǎo)電間隙壁 3303。圖4A-4J為示出形成一例式PCM單元的一例式方法的扭克要剖 面圖。參考圖4A， 一晶體管401形成于一基材400上。至少一介電 層，如介電層420形成于晶體管401上。至少一導(dǎo)電結(jié)構(gòu)，如接觸 才全409且/或?qū)щ娊Y(jié)構(gòu)410形成于介電層420中。雖然未示出，晶體 管401的一4冊4及介電質(zhì)可形成于棚"f及403及基材400之間。在一些 實施例中，至少一阻障層，如阻障層411形成于接觸栓409上，且 在其它實施例中，導(dǎo)電結(jié)構(gòu)410可直4妄4妾觸4妄觸栓409。 4矣觸4全409可與晶體管401的4妄觸區(qū)407b電耦合。在一些實施例中，導(dǎo)電結(jié) 構(gòu)410為PCM單元的一底電極。 一蝕刻停止層425形成于導(dǎo)電結(jié) 構(gòu)410上。晶體管401可包含如一柵極403形成于基材400上。間 隙壁405形成于柵-才及403的側(cè)壁上。4妾觸區(qū)407a、 407b形成與棚-極403和間P承壁405相鄰且在基材400中。形成基材400 、柵極403、 間隙壁405、 ^妄觸區(qū)407a、 407b、 4妄觸栓409、導(dǎo)電層410及介電 層420的材一+及方法分別相似于結(jié)合圖2A及2B的前述說明的基材 200、柵極203、間隙壁205、接觸區(qū)207a、 207b、接觸栓209、導(dǎo) 電層210及介電層220。阻障層411可是一Ta層、TaN層、Ti層、TiN層、其它金屬材 泮?；蚱涓鞣N組合。在一些實施例中，阻障層411可以一 CVD制禾呈、 一PVD制程、一ALD制程、其它薄膜沉積制程或其各種組合所形成。蝕刻停止層425可包含至少一氧化層、 一氮化層、 一氮氧化層、 一低介電常數(shù)材料層、具有移除速率小于介電材料層430 (示出于 圖4B)的一材料層?？梢匀缫?CVD制程形成蝕刻停止層425。參考圖4B, —介電層430形成于蝕刻停止層425上。介電層 430可包含一氧化層、 一氮化層、 一氮氧化層、一^[氐介電常凄t材料 層、 一超低介電常數(shù)材料層、其它介電材料層或其組合。可以如一 電漿加強式CVD (PECVD)制程、 一旋涂式玻璃(SOG)制程、 一未摻雜硅酸鹽(USG)制程、其它適于形成介電層的制程或其組 合來形成介電層430。一開口 435形成于介電層430中?？赏ㄟ^一孩i影制程，形成具 有對應(yīng)開口 435的一開口 (未示出)的一圖案化光阻層(未示出) 來形成開口 435。 一蝕刻制程4吏用圖案化光阻層(未示出)作為一遮罩且移除一部份介電層，以形成開口 435于介電層430中。在蝕 刻制程之后，可通過如一微影移除技術(shù)移除圖案化光阻層。
參考圖4C，介電間隙壁440可形成于蝕刻停止層425上及介 電層430側(cè)壁上，介電間隙壁440之間一部分的蝕刻停止層425被 移除。因為介電間隙壁440在介電層430側(cè)壁上，開口 435a小于 開口 435 (示出于圖4B中)。導(dǎo)電結(jié)構(gòu)410的一部分頂表面(未標(biāo) 示)被暴露出來作為電連接。在一些實施例中，介電間隙壁440可 包含氧化物、氮氧化物、碳化物、氮化硅、氮化鍺(GeN)、多晶硅 的至少一材料、其它材料或其各種組合。
在一些實施例中，形成介電間隙壁440及蝕刻4亭止層425a的 制程可包含形成一介電材料層(提供來形成介電間隙壁440)實質(zhì) 上共形于介電層430 (示出于圖4B)的輪廓上。 一移除制程(未示 出)，如一回蝕制程，移除一部分的介電材料層及一部分的蝕刻停 止層425 (示出于圖4B),以形成介電間隙壁440且暴露導(dǎo)電結(jié)構(gòu) 410的頂表面。
參考圖4D， 一導(dǎo)電層443可形成于介電間隙壁440上，且一 犧牲層445可形成于導(dǎo)電層443上。在一些實施例中，導(dǎo)電層443 可實質(zhì)上共形于間隙壁440及介電層430的4侖廓上。在一些實施例 中，導(dǎo)電層443可包含由至少一種金屬材料(如鎢化鈦(TiW)、鎢
(W)、柏(Pt)、銥化鉑(Ptlr)、銅(Cu)、鋁(Al)、鋁銅(AlCu)、 鋁硅銅(AlSiCu )或其它金屬材料)； 一金屬氮化物(如氮化鈦(TiN )、 氮化鉭(TaN)、氮硅化鈥(TiSiN)、氮化鈦鋁(TiAlN)、氮碳化鈦
(TiCN )、氮硅化鉭(TaSiN )、氮化鉭鋁(TaAlN )、氮化鎢(WN ) 或其它金屬材料)； 一金屬硅化物(如硅化鈦(TiSix )、硅化鎳(NiSix )、 硅化鈷(CoSix)或其它金屬硅化物)； 一導(dǎo)電氧化物(如氧化銥
(Ir02)、氧化釕(Ru02)、氧化銥釕(IrRu03)、鈮酸鋰(LiNb03) 或其它導(dǎo)電氧4匕物)或各種復(fù)合材沖+層(如Ti/TiN、 Ta/TaN、 TiN/W、TaN/Ta/Cu或其它復(fù)合材沖+層)所形成的一材料。在一些其它實施 例中，導(dǎo)電層443可包含至少一TaN層、一Ta層、一TiN層、一 Ti層、其它金屬材沖+或其各種組合。導(dǎo)電層443可以如一 CVD制 程、一PVD制程、一ALD制程所形成。在一些實施例中，導(dǎo)電層 443可具有較導(dǎo)電結(jié)構(gòu)410小的導(dǎo)熱性。
犧牲層445可包含一氧化硅層、 一氮化硅層、 一氮氧化層、一 低介電常數(shù)材料層、 一超低介電常數(shù)材料層、其它適當(dāng)?shù)慕殡姴牧?層或其組合?？梢匀缫浑姖{加強式CVD (PECVD)制程、一S是涂 式玻璃(SOG)制程、 一未摻雜硅酸鹽(USG)制程、其它適于形 成一介電層的制禾呈或其組合來形成犧4生層445。
參考圖4E， 一移除制牙呈447,如一回蝕制禾呈或CMP制禾呈可用 于移除介電層430的頂表面上一部分犧4生層445及一部分導(dǎo)電層 443 ，以形成犧牲層445a及導(dǎo)電層443a 。
參考圖4F，具有一開口 455于其中的一介電層450形成于介電 層430上。犧牲層445a被移除。介電層450可包含至少一氮化硅 層、 一氮氧化層、 一氧化硅、 一碳化層、其它介電材料或其各種組 合?？墒褂靡?CVD制程形成介電層450。在一些4吏用90納米技術(shù) 的實施例中，介電層450可具有約10nm至約100nm的厚度。
在一些實施例中，形成介電層450及開口 445的制程可包含形 成一介電材料層(提供來形成介電層450)于圖4E所示的結(jié)構(gòu)上。 具有對應(yīng)開口 455的一開口的一圖案化光阻層(未示出)形成于介 電層450上。 一蝕刻制程，4吏用此圖案化光阻層作為一遮罩來移除 一部分的介電材料層及犧牲層445a，以形成具有開口 455的介電層 450。在蝕刻制程之后， 一光阻移除制程可移除圖案化光阻層。參考圖4G， 一PCM層460形成于圖4F示出的結(jié)構(gòu)上，包含 在介電層450上。在一些實施例中，PCM層460可實質(zhì)上填充開口 455 (示出于圖4F中)。形成PCM層460的材料及方法可相似于結(jié) 合圖2G及2H的前述說明的一 PCM層235。
參考圖4H， 一移除制程，如一回蝕制程或一CMP制程可從介 電層450的頂表面移除一部分的PCM層460 ，以形成PCM層460a 。 在一些實施例中，PCM層460a的頂表面(未標(biāo)示)可與介電層450 的頂表面(未標(biāo)示)實質(zhì)上同一水平。
參考圖41， 一具有一開口 470于其中的介電層465形成于介電 層450上，暴露出一部分PCM層460a的頂表面。介電層465可包 含至少一氧化硅層、 一氮化硅層、 一氮氧化層、 一低介電常凄t材料 層、 一超4氐介電常lt材料層、或其它介電材料或其組合?？梢匀缫?電漿加強式CVD (PECVD)制程、 一旋涂式玻璃(SOG)制程、 一未摻雜硅酸鹽(USG)制程、其它適于形成一介電層的制程或其 組合來形成介電層465。
參考圖4J， 一阻障層475及一導(dǎo)電層480形成于圖41所示的 開口 470中。阻障層475可實質(zhì)上共形于開口 470中。阻障層475 可包含至少一TaN層、一Ta層、一TiN層、一Ti層、其它金屬材 料層或其各種組合。阻障層475可如由一 CVD制程、一 PVD制程、 一 ALD制禾呈所形成。
導(dǎo)電層480可包含如由一金屬材料(鵠化鈦(TiW)、鵠(W)、 鉬(Pt )、銥化鉬(Ptlr )、銅(Cu )、鋁(Al )、鋁銅(AlCu )、鋁硅 銅(AlSiCu)或其它金屬材料)； 一金屬氮化物(如氮化鈦(TiN)、 氮化鉭(TaN)、氮硅化鈦(TiSiN)、氮化鈥鋁(TiAlN )、氮碳化鈦 (TiCN)、氮硅化鉭(TaSiN)、氮化鉭鋁(TaAlN )、氮化鎢(WN ) 或其它金屬材料)； 一金屬硅化物(如硅化鈦(TiSix )、硅化鎳(NiSix )、硅化鈷(CoSix)或其它金屬石圭化物)； 一導(dǎo)電氧化物(如氧化銥 (Ir02)、氧化釕(Ru02)、氧化銥釕(IrRu03)、鈮酸鋰(LiNb03) 或其它導(dǎo)電氧化物)或各種復(fù)合材料層(如Ti/TiN、 Ta/TaN、 TiN/W、 TaN/Ta/Cu或其它復(fù)合材并+層)所形成的一材并+。在一些實施例， 導(dǎo)電層480可由一 CVD制程、一PVD制程、一ALD制程、 一電 化學(xué)電鍍制程、 一無電鍍制程或其它薄膜沉積或其各種組合所形 成。
相較于示出于圖4B中原始開口 435，具有相同厚度的一PCM 層的一剖面區(qū)，通過形成間隙壁440，示出于圖4J的PCM層460a 的剖面區(qū)可依期;f寺i也縮小。正因如此，相專交于專爭變開口 435 (示出 于圖4B)中無間隙壁440的整體PCM層所需的電壓/電力，施加于 導(dǎo)電結(jié)構(gòu)410以轉(zhuǎn)變PCM層460a所需的電壓或電力會降低。因為 功率操作低，PCM單元的程序化速度可依期待地改善。
圖4K-4M為示出形成一 PCM層的 一例式方法的剖面圖。
參考圖4K,在示出于圖4C的結(jié)構(gòu)形成之后， 一硅層485，如 一結(jié)晶硅層、 一多晶硅層或一非晶硅層可形成。在一些例式實施例， 硅層485可實質(zhì)上共形于間隙壁440及介電層430的輪廓上。
在形成石圭層485之后，形成一具有一開口 492于一介電層490 于硅層485上。開口 492暴露出一部分硅層485。介電層490包含 至少一氮化層、 一氮氧化層、 一氧化層、 一碳化層、其它介電材料 層或其各種組合?？扇缫砸籆VD制程來形成介電層490。在一些使 用90nm技術(shù)的實施例中，介電層490可具有介于約10nm至約 100nm的厚度。在一些實施例中，形成介電層4卯及開口 492可相 似于結(jié)合圖4F的前述說明的介電層450及開口 455。參考圖4L, 一硅鍺(SiGe )形成制程494用于硅層485的暴露 部分，以形成SiGe部分485b。凈皮介電層490覆蓋的石圭層485仍作 為硅部份485a。 SiGe 485b可提供一期待的低導(dǎo)熱性，因此，可避 免PCM層460a (示出于圖4M中)所產(chǎn)生的熱傳到導(dǎo)電結(jié)構(gòu)410, 且可依期待留在PCM層460a(示出于圖4M中)，使得PCM層460a (示出于圖4M中)可依期待轉(zhuǎn)變。
在形成SiGe部分485b之后，PCM層460a可形成于開口 492 中。形成PCM層460a的制程可相似于結(jié)合圖4G及4H的前述說 明。在形成PCM層460a之后，隨后的步驟提供形成阻障層475, 且結(jié)合圖41及4J說明的導(dǎo)電層480也可使用，以形成一期待的相 變元件。
在一些實施例中，PCM單元的程序化且/或抹除可如其共同受 讓及共同于審查中的美國專利申請?zhí)?1/752， 736 (申請于公元2007 年5月，代理人案號2006.1079/1085.00489)，其完整內(nèi)容在此并入?yún)⒖肌?br> 雖然本發(fā)明已就例式實施例加以說明，但非以此為限。更確切 地說，應(yīng)廣泛地推論所附的權(quán)利要求，以包含可由本領(lǐng)域技術(shù)人員 在不脫離本發(fā)明之均等的領(lǐng)域及范圍下得以實施的本發(fā)明實施例 及其它變化。
權(quán)利要求
1.一種半導(dǎo)體結(jié)構(gòu)，包含晶體管，位于基材上，所述晶體管包含柵極及接觸區(qū)，所述接觸區(qū)與所述柵極相鄰且在所述基材中；第一介電層，位于所述接觸區(qū)上；接觸結(jié)構(gòu)，位于所述第一介電層中且于所述接觸區(qū)上；第一電極及第二電極，位于所述第一介電層中，其中，所述第一電極及所述第二電極中的至少其中之一在所述接觸結(jié)構(gòu)上，及所述第一電極與所述第二電極側(cè)向分隔；以及相變結(jié)構(gòu)，位于所述第一電極與所述第二電極之間，其中所述相變結(jié)構(gòu)包含至少一間隙壁，位于所述第一介電層中，以及相變材料(PCM)層，位于所述間隙壁上。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中，所述相變材料(PCM)層實質(zhì)上共形于所述間隙壁上。
3. 根據(jù)權(quán)利要求2所述的半導(dǎo)體結(jié)構(gòu)，還包含第二介電層，位于 所述相變材料(PCM)層上，其中所述第二介電層的頂表面 與所述第一介電層的頂表面實質(zhì)上同水平。
4. 根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中，所述相變材料(PCM)層接觸所述第一介電層。
5. 根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu)，其中，所述相變材料(PCM)層從所述第一電極側(cè)向延伸至所述第二電極。
6. —種半導(dǎo)體結(jié)構(gòu)，包含晶體管，位于基材上，所述晶體管包含柵極及接觸區(qū)， 所述接觸區(qū)與所述柵極相鄰且在所述基材中；第一介電層，位于所述接觸區(qū)上；接觸結(jié)構(gòu)，位于所述第一介電層中且于所述接觸區(qū)上；第一電極，位于所述第一介電層中； 第二介電層，位于所述第一電極上；相變結(jié)構(gòu)，位于所述第二介電層中，所述相變結(jié)構(gòu)包含至少一個導(dǎo)電間隙壁，位于所述第二介電層中，以及相變材^F(PCM)層，位于所述間隙壁上；以及 第二電^ l，位于所述相變結(jié)構(gòu)上。
7. 根據(jù)權(quán)利要求6所述的半導(dǎo)體結(jié)構(gòu)，其中，所述相變材料(PCM)層以所述導(dǎo)電間隙壁與所述第一電才及分隔。
8. 根據(jù)權(quán)利要求6所述的半導(dǎo)體結(jié)構(gòu)，其中，所述導(dǎo)電間隙壁環(huán) 繞所述相變材沖+ (PCM)層。
9. 一種半導(dǎo)體結(jié)構(gòu)，包含晶體管，位于基材上，所述晶體管包含柵極及接觸區(qū)， 所述接觸區(qū)與所述斥冊才及相鄰且在所述基材中；第一介電層，位于所述接觸區(qū)上；接觸結(jié)構(gòu)，位于所述第一介電層中且于所述接觸區(qū)上；第一電才及，位于所述第一介電層中；第二介電層，位于所述第一電極上；相變結(jié)構(gòu)，位于所述第二介電層中，所述相變結(jié)構(gòu)包含:一些間隙壁，^立于所述第二介電層中，導(dǎo)電層，乂人所述間隙壁的第 一 個延伸至所述間隙壁的第二個；以及相變材料(PCM)層，位于所述導(dǎo)電層上；以及 第二電纟及，位于所述相變結(jié)構(gòu)上。
10. 根據(jù)權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu)，其中，所述相變材料 (PCM)層具有寬于其底部的頂部。
全文摘要
本發(fā)明涉及一種半導(dǎo)體結(jié)構(gòu)，包含一晶體管于一基材上，晶體管包含一柵極及一接觸區(qū)，接觸區(qū)與柵極相鄰且在基材中。一第一介電層于接觸區(qū)上。一接觸結(jié)構(gòu)于第一介電層中且于接觸區(qū)上。一第一電極及一第二電極于第一介電層中，其中，第一電極及第二電極中的至少一個在接觸結(jié)構(gòu)上，且第一電極與第二電極側(cè)向或垂直分隔。一相變結(jié)構(gòu)于第一電極與第二電極之間，其中相變結(jié)構(gòu)包含至少一間隙壁于第一介電層中，且一相變材料(PCM)層于間隙壁上。
文檔編號H01L45/00GK101325212SQ20071018798
公開日2008年12月17日 申請日期2007年11月16日 優(yōu)先權(quán)日2007年6月15日
發(fā)明者眭曉林, 鐘朝安 申請人:臺灣積體電路制造股份有限公司