專利名稱：可疊加掩膜只讀存儲器及其制造方法
技術領域：
本發(fā)明涉及一種半導體只讀存儲器(Read-only-Memory ROM),特別涉及 一種可疊加高密度掩膜只讀存儲器(Mask ROM, MROM)的結構和制造方法。
背景技術：
掩膜讀存儲器是非揮發(fā)性(No-Volatile)存儲器的常見種類之一，廣 泛用于電子產品。目前業(yè)界常用的一種高密度掩膜只讀存儲器是用MOS (Metal-Oxide-Semiconductor金屬氧化物半導體)晶體管作為存儲單元，通 過制造過程中離子植入調節(jié)晶體管的閾值電壓(Threshold Voltage)來實 現(xiàn)編程或編碼。
圖l是一個現(xiàn)有技術中只讀存儲器典型例子的結構和CMOS標準工藝完全 兼容的結構，其中圖la為俯視圖，圖lb為沿圖la中a-a'的截面圖。字線 (Word Line, WL)15橫跨在位線(Bit Line, BL) 13之上，字線下方和位 線之間的區(qū)域(例如16)為存儲信息晶體管的溝道，通過是否將離子植入這 一區(qū)域來決定閾值電壓變化，從而來存儲二進制數(shù)據"0"或"1"。主要工藝 步驟為在p型單晶硅襯底11上用常規(guī)光刻膠曝光顯影方法對存儲區(qū)域進行 選擇性離子植入P型雜質形成P阱12;在12區(qū)域內選擇性離子植入高濃度n 型雜質形成位線13 (也稱為N+埋層)；熱氧化形成柵氧化層14，其中13上 方較厚的14是因為高濃度n+摻雜區(qū)熱氧化速率較大所引起；沉積多晶硅并 選擇性蝕刻形成字線15;在16區(qū)域植入p型雜質，稱為編碼植入(coding implantation);然后沉積隔離介質和金屬化互連及引出。同標準CMOS工藝 相比較，需要3層額外的掩膜版來形成存儲整列區(qū)的P阱12，位線13和編 碼區(qū)16。其中儲存器用的P阱一般4艮難和CM0S的P阱共用，是因為"0"或 'T，儲存晶體管特性優(yōu)化要求。
上述技術的一個最大缺點是只能制作在硅片表面，單位面積上的存儲器
數(shù)目有限。
如圖2所示，美國專利US 5， 828， 113提出雙柵非晶硅MOS晶體管陣列 結構的MR0M,圖2a為俯視圖，從圖2a的a-a，的截面圖來看，即圖2b，結 構同圖l所示的技術相似，其中02為電介質，03摻雜為非晶硅，04為位線， 是在03上離子植入重摻雜，05為柵介質，06為字線，材料為金屬。但電介 質02下面增加另一材料為金屬的字線01，從圖2a的b-b，的截面圖來看， 即圖2c,增加了字線在底部的非晶硅MOS晶體管陣列。該技術的編碼也是通 過離子植入改變閾值電壓實現(xiàn)。但非晶硅MOS晶體管的缺點是閾值電壓不穩(wěn) 定，會引起誤讀。另外，用作位線和字線的摻雜非晶硅存在較大的寄生電阻。
發(fā)明內容
本發(fā)明提供的一種可疊加掩膜只讀存儲器及其制造方法，形成多層存儲 陣列，可增加芯片上的存儲密度，同時可以回避現(xiàn)有技術的缺點，用于位線 和字線的摻雜非晶硅表面上增加了硅化物工藝以P條低寄生電阻，編碼是通過 蝕刻非晶硅MOS晶體管溝道來實現(xiàn)，回避了誤讀的缺點。
為了達到上述目的，本發(fā)明提供了一種可疊加掩膜只讀存儲器，為層狀 結構，從下至上依次包含；
位于最底層的淺溝槽隔離區(qū)的隔離介質層；
若干多晶硅(或非晶硅)硅化物存儲字線的陣列，設置在所述的淺溝槽隔 離區(qū)的隔離介質層上；
用于存儲晶體管的柵介質層，設置在所述的存儲字線的陣列上； 設置在所述柵介質層上，從下至上依次排列的若干存儲陣列； 所述的存儲陣列包含
若干與所述的存儲字線陣列垂直設置的摻雜離子位線陣列，設置在所述 的柵介質層上；
若干硅化物陣列層，對應設置在所述的位線陣列上；
若干設置在相鄰兩條位線之間的摻雜非晶硅層，該摻雜非晶硅層與字線、 相鄰兩條位線共同構成一個儲存信息的MOS晶體管，該摻雜非晶硅層沉積時
調節(jié)濃度獲得合適的閾值電壓，使上述晶體管有合適的工作電流和較低的漏電流，這一個晶體管祐:認為存儲了一個信息，例如"0";
若干設置在相鄰兩條位線之間的電介質層，該電介質層與字線、相鄰兩
條位線無法形成可導通的晶體管，讀出電流為零，認為儲存了 "1"信息；
用于存儲晶體管的柵介質層，設置在所述的位線陣列、摻雜非晶硅層和 電介質層之上。
很顯然以上結構可以重復疊加，實現(xiàn)高密度掩膜只讀存儲器。為了減少 工序和降低成本，可采用下列疊加方式。
將第 一層存儲陣列的位線作為第二層存儲陣列的字線，將第 一層存儲陣 列保護介質作為第二層存儲陣列的柵介質，重復構成第二層存儲陣列的溝道 區(qū)，位線，和上端保護層。依次類推，第二層存儲陣列的位線可作為第三層 存儲陣列的字線，和第二層存儲陣列的上端保護層可作為第三層存儲陣列的 柵介質等等，可獲得多層存儲陣列。
本發(fā)明還提供了上述可疊加掩膜只讀存儲器的制造方法，包含以下步驟
步驟l、柵蝕刻后，在淺溝槽隔離區(qū)(STI, shallow trench isolation) 的隔離介質上形成多晶硅(或非晶硅)硅化物的存儲陣列字線WL;
步驟2、沉積用于存儲晶體管的柵介質；
步驟3、沉積摻雜的非晶硅；
步驟4、沉積隔離介質；
步驟5、沉積光刻膠、曝光和顯影；
步驟6、蝕刻掉光刻膠未遮擋部分的隔離介質；
步驟7、實施離子植入，形成位線區(qū)域；
步驟8、去光刻膠和清洗；
步驟9、激活植入的離子；
步驟IO、在位線BL上形成-圭化物；
步驟ll、沉積光刻膠、曝光和顯影，暴露出需要編碼的區(qū)域；
步驟12、蝕刻編碼區(qū)的隔離介質和其下的非晶硅；
步驟13、去光刻膠和清洗；
步驟14、沉積電介質，填充上一部蝕刻的區(qū)域；
步驟15、對電介質進行回蝕刻，并少量蝕刻一部分非晶硅，使其高度低
于硅化物，以減小摻雜非晶硅和位線之間的PN結漏電流；
步驟16、沉積和第一層存儲晶體管柵介質一樣的材料作為第一層存儲陣 列的保護層；
重復步驟3~15，可獲得多層存儲陣列。
其中步驟11 ~ 14的目的是編碼，是通過蝕刻字線上方和二條位線之間的 非晶硅，使這條字線和相鄰兩條位線無法形成可導通的晶體管實現(xiàn)的。
制造NM0S型晶體管時，步驟3中摻雜的非晶硅摻雜硼B(yǎng)或銦In,步驟7 中的位線采用N+型離子植入，摻雜砷As+或磷P+;
制造PM0S型晶體管時，步驟3中摻雜的非晶硅摻雜砷As+或磷P+,步驟 7中的位線采用P+型離子植入，摻雜硼B(yǎng)或銦In;
步驟3中的非晶硅和步驟7中的位線材料，可以采用摻雜多晶硅替代， 或其它半導體例如鍺、SiGe、 GaAs、 InP等半導體材料摻雜后替代；
步驟1和步驟10中的硅化物可以是鈥、鈷或鎳的硅化物；
步驟2和步驟16中存儲晶體管的柵介質材料可以為Si02、 SiN、或二者 復合層、或SiON、 Hf02、 TaA、 Zr02等，可采用快速熱氧化、光增強快速熱 氧化、等離子增強化學沉積法(PECVD)、原子層化學氣相沉積法(ALCVD)、或 低壓化學沉積法(LPCVD)等形成；
步驟3中用于溝道的摻雜非晶硅或多晶硅，可采用低壓化學沉積法 (LPCVD)或等離子增強化學沉積法(PECVD)形成；
步驟4中的隔離介質可用Si02、 SiON或SiN材料；
步驟14中的編碼后的填充電介質，除Si02以外，也可用SiON或SiN材 料，可采用等離子增強化學沉積法(PECVD)、原子層化學氣相沉積法(ALCVD)、 或高密度等離子化學沉積法(HPDCVD)形成。
本發(fā)明提供的一種可疊加掩膜只讀存儲器及其制造方法，形成多層存儲 陣列，可增加芯片上的存儲密度，同時可以回避現(xiàn)有技術的缺點，用于位線
和字線的摻雜非晶硅增加了硅化物工藝以降低寄生電阻，編碼是通過蝕刻非 晶硅MOS晶體管溝道來實現(xiàn)，回避了誤讀的缺點。
圖la是背景技術中高密度掩膜只讀存儲器結構的俯視圖； 圖lb是圖la的a-a'截面圖2a是背景技術中美國專利US 5,828，113提出雙柵非晶硅MOS晶體管 陣列結構的俯一見圖2b是圖2a的a-a'截面圖； 圖2c是圖2a的b-b'截面圖3a是本發(fā)明提供的可疊加掩膜只讀存儲器結構的俯視圖； 圖3b是圖3a的a-a'截面圖； 圖3c是圖3a的b-b，截面圖4a 圖4f是本發(fā)明提供的可疊加掩膜只讀存儲器制造方法的分布流 程對應的結構示意圖。
具體實施例方式
以下根據圖3a~圖4c,具體說明本發(fā)明的較佳實施方式 如圖3a 圖3c所示，本發(fā)明提供了一種可疊加掩膜只讀存儲器，為層 狀結構，從下至上依次包含；
位于最底層的淺溝槽隔離區(qū)的隔離介質層01;
若干多晶硅(或非晶硅)硅化物存儲字線的陣列02，設置在所述的淺溝槽 隔離區(qū)的隔離介質層01上；
用于存儲晶體管的柵介質層03,設置在所述的存儲字線的陣列02上； 設置在所述柵介質層上03，從下至上依次排列的若干存儲陣列； 所述的存儲陣列包含
若干與所述的存儲字線陣列02垂直設置的摻雜離子位線陣列06,設置 在所述的柵介質層03上；
若干硅化物陣列層07,對應設置在所述的位線陣列06上； 若干設置在相鄰兩條位線06a， 06b之間的摻雜非晶硅層04，該摻雜非晶 硅層04與字線02、相鄰兩條位線06a, 06b共同構成一個儲存信息的MOS晶 體管，該摻雜非晶硅層沉積時調節(jié)濃度獲得合適的閾值電壓，使上述晶體管 有合適的工作電流和較低的漏電流，這一個晶體管被認為存儲了 一個信息，例如"0";
若干設置在相鄰兩條位線06b，06c之間的電介質層09，該電介質層09 與下面的字線02、相鄰兩條位線06b, 06c無法形成可導通的晶體管，讀出電 流為零，認為儲存了 "1"信息；
用于第一層存儲陣列保護介質10,設置在所述的位線陣列06和07、摻 雜非晶硅層04和電介質層09之上。
圖3c所示，將第一層存儲陣列的位線06和07作為第二層存儲陣列的字 線，將第一層存儲陣列保護介質IO作為第二層存儲陣列的柵介質，重復構成 第二層存儲陣列的溝道區(qū)11,位線12和13，和上端保護層14。依次類推， 第二層存儲陣列的位線12和13可作為第三層存儲陣列的字線，和第二層存 儲陣列的上端保護層14可作為第三層存儲陣列的柵介質，等等，可獲得多層 存儲陣列。
本發(fā)明還提供了上述可疊加掩膜只讀存儲器的制造方法，以NMOS非晶硅 晶體管作為例子，包含以下步驟
步驟1、如圖4a所示，柵蝕刻后，在淺溝槽隔離區(qū)Ol(STI, shallow trench isolation)的隔離介質Si02上形成多晶硅(或非晶硅)硅化物的存儲陣列字線 WL 02;
步驟2、沉積用于存儲晶體管的柵介質03，例如Si02;
步驟3、沉積摻雜硼B(yǎng)或銦In的非晶硅04，雜質濃度在1E16 5E17之 間，具體同柵介質厚度相關，應當使最后做好的存儲晶體管閾值電壓合適， 一般是具有較低的漏電流和較大的工作電流；
步驟4、沉積隔離介質05，例如Si(V，
步驟5、如圖4b所示，用傳統(tǒng)光刻工藝方法，沉積光刻膠、曝光和顯影；
步驟6、用反應離子蝕刻法(RIE)蝕刻掉光刻膠未遮擋部分的隔離介質
Si02;
步驟7、實施N+型離子植入，例如砷As+或磷P+，形成位線區(qū)域06a, 06b,
06c;
步驟8、去光刻膠和清洗；
步驟9、用快速熱處理退火(RTP)激活植入的N+型離子；
步驟IO、如圖4c所示，用傳統(tǒng)方法在位線BL上形成硅化物07;
步驟ll、如圖4d所示，用傳統(tǒng)光刻工藝方法，沉積光刻膠、曝光和顯 影，暴露出需要編碼的區(qū)域08;
步驟12、用RIE法蝕刻編碼區(qū)08的隔離介質SiO205和其下的非晶石圭04;
步驟13、去光刻膠和清洗；
步驟14、如圖4e所示，沉積電介質09，例如Si02, i真充上一步蝕刻的 區(qū)域；
步驟15、如圖4f所示，對Si02介質09進行RIE回蝕刻，并少量蝕刻一 部分非晶硅04，使其高度低于硅化物，以減小P型摻雜非晶硅04和位線06 之間的PN結漏電流；
步驟16、沉積和第一層存儲晶體管柵介質03 —樣的材料作為第一層存 儲陣列的保護層10;
重復步驟3~15,可獲得多層存儲陣列。
其中步驟11 ~ 14的目的是編碼，是通過蝕刻字線02上方和二條位線之 間的非晶硅并填充介質09,使這條字線02和相鄰兩條位線06b和06c無法 形成可導通的晶體管實現(xiàn)的。等效認為是把非晶硅晶體管溝道區(qū)的非晶硅蝕 刻掉實現(xiàn)編程的。它的讀出電流一直保持為零，而位線06a和06b以及字線 02形成的非晶硅晶體管可以通過調節(jié)溝道區(qū)非晶硅04的摻雜濃度和柵介質 03厚度獲得合適的讀出電流。同前面所述的二種現(xiàn)有技術相比，編程和未編 程讀出時很容易區(qū)分，不存在誤讀的缺點。
本發(fā)明提供的一種可疊加掩膜只讀存儲器及其制造方法，形成多層存儲 陣列，可增加芯片上的存儲密度，同時可以回避現(xiàn)有技術的缺點，用于位線 和字線的摻雜非晶硅增加了硅化物工藝以降低寄生電阻，編碼是通過蝕刻非 晶硅MOS晶體管溝道來實現(xiàn)，回避了誤讀的缺點。
權利要求
1.一種可疊加掩膜只讀存儲器，其特征在于，為層狀結構，從下至上依次包含；位于最底層的淺溝槽隔離區(qū)的隔離介質層；若干多晶硅或非晶硅硅化物存儲字線的陣列，設置在所述的淺溝槽隔離區(qū)的隔離介質層上；用于存儲晶體管的柵介質層，設置在所述的存儲字線的陣列上；設置在所述柵介質層上，從下至上依次排列的若干存儲陣列。
2. 如權利要求1所述的可疊加掩膜只讀存儲器，其特征在于，所述的存儲陣 列包含若干與所述的存儲字線陣列垂直設置的摻雜離子位線陣列，設置在所 述的柵介質層上；若千硅化物陣列層，對應"&置在所述的位線陣列上；若千設置在相鄰兩條位線之間的摻雜非晶硅層，該摻雜非晶硅層與未 經過編碼區(qū)的字線、相鄰兩條位線共同構成一個可導通的M0S晶體管；若干設置在相鄰兩條位線之間的電介質層，該電介質層與經過編碼區(qū) 的字線、相鄰兩條位線無法形成可導通的晶體管；用于存儲晶體管的柵介質層，設置在所述的位線陣列、摻雜非晶硅層 和電介質層之上。
3. 如權利要求2所述的可疊加掩膜只讀存儲器，其特征在于，將第一層存儲 陣列的位線作為第二層存儲陣列的字線，將第一層存儲陣列保護介質作為 第二層存儲陣列的柵介質，重復構成第二層存儲陣列的溝道區(qū)，位線和上 端保護層，第二層存儲陣列的位線可作為第三層存儲陣列的字線，第二層 存儲陣列的上端保護層可作為第三層存儲陣列的4冊介質，以此類推，可獲 得多層存儲陣列。
4. 一種可疊加掩膜只讀存儲器的制造方法，其特征在于，包含以下步驟步驟l、柵蝕刻后，在淺溝槽隔離區(qū)的隔離介質上形成多晶硅或非晶 硅的硅化物存儲陣列字線WL;步驟2、沉積用于存儲晶體管的柵介質；步驟3、沉積摻雜的非晶硅；步驟4、沉積隔離介質；步驟5、沉積光刻膠、曝光和顯影；步驟6、蝕刻掉光刻膠未遮擋部分的隔離介質；步驟7、實施離子植入，形成位線區(qū)域；步驟8、去光刻膠和清洗；步驟9、激活植入的離子；步驟IO、在位線BL上形成/圭化物；步驟ll、沉積光刻膠、曝光和顯影，暴露出需要編碼的區(qū)域；步驟12、蝕刻編碼區(qū)的隔離介質和其下的非晶硅；步驟13、去光刻膠和清洗；步驟14、沉積電介質，填充上一部蝕刻的區(qū)域；步驟15、對電介質進行回蝕刻，并少量蝕刻一部分非晶硅，使其高 度低于硅化物，以減小摻雜非晶硅和位線之間的PN結漏電流；步驟16、沉積和第一層存儲晶體管柵介質一樣的材料作為第一層存 儲陣列的保護層；重復步驟3~15,獲得多層存儲陣列。
5. 如權利要求4所述的可疊加掩膜只讀存儲器的制造方法，其特征在于，制造NM0S型晶體管時，步驟3中摻雜的非晶硅摻雜硼B(yǎng)或銦In，步 驟7中的位線采用N+型離子植入，摻雜砷As+或磷P+;制造PM0S型晶體管時，步驟3中摻雜的非晶硅摻雜砷As+或磷P+， 步驟7中的位線采用P+型離子植入，摻雜硼B(yǎng)或銦In。 -
6. 如權利要求4所述的可疊加掩膜只讀存儲器的制造方法，其特征在于，所 述步驟3中的非晶硅和步驟7中的位線材料，采用摻雜非晶硅，或者摻雜 多晶硅，或其它鍺、SiGe、 GaAs、 InP半導體材料摻雜后替代；所述步驟 3中用于溝道的摻雜非晶硅或多晶硅，采用低壓化學沉積法或等離子增強 化學沉積法形成。
7. 如權利要求4所述的可疊加掩膜只讀存儲器的制造方法，其特征在于，所 述步驟1和步驟10中的硅化物是鈥、鈷或鎳的硅化物。
8. 如權利要求4所述的可疊加掩膜只讀存儲器的制造方法，其特征在于，所 述步驟2和步驟16中存儲晶體管的柵介質材料為Si02、 SiN、或二者復合 層、或SiON、 Hf02、 Ta205、 Zr02,采用快速熱氧化，或者光增強快速熱氧 化、或者等離子增強化學沉積法、或者原子層化學氣相沉積法、或者低壓 化學沉積法形成。
9. 如權利要求4所述的可疊加掩膜只讀存儲器的制造方法，其特征在于，所 述步驟4中的隔離介質采用Si02、 SiON或SiN材^"。
10. 如權利要求4所述的可疊加掩膜只讀存儲器的制造方法，其特征在于，所 述步驟14中的編碼后的填充電介質，采用Si02,或者SiON或SiN材料，采用等離子增強化學沉積法、或者原子層化學氣相沉積法、或高密度等離 子化學沉積法形成。
全文摘要
一種可疊加掩膜只讀存儲器及其制造方法，該存儲器是由可疊加非晶硅晶體管陣列構成。先形成非晶硅硅化物作為存儲晶體管的字線，沉積用作存儲晶體管的柵介質后，沉積用作存儲晶體管溝道的摻雜非晶硅，垂直于字線通過離子植入選擇性重摻雜此非晶硅并形成硅化物構成低電阻位線。將第一層存儲陣列的位線用作第二層存儲陣列的字線，形成第二層存儲陣列。字線和其上方兩條位線以及位線之間的摻雜非晶硅構成存儲晶體管，選擇字線和位線加工作電壓可讀出電流。編碼是通過蝕刻存儲晶體管的非晶硅溝道來實現(xiàn)，編碼后無法形成可導通的晶體管，即沒有讀出電流。此結構的優(yōu)點是可以重復疊加，能制出密度高位線電阻低的掩膜只讀存儲器，還具有減少誤讀的優(yōu)點。
文檔編號H01L27/112GK101197374SQ20071017293
公開日2008年6月11日 申請日期2007年12月25日 優(yōu)先權日2007年12月25日
發(fā)明者王慶東, 高文玉 申請人:上海宏力半導體制造有限公司