專利名稱：半導(dǎo)體器件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件，更具體地說，本發(fā)明涉及一種具有金屬/絕 緣體/金屬(MIM)結(jié)構(gòu)的半導(dǎo)體器件，及其制造方法。
背景技術(shù)：
半導(dǎo)體器件的存儲元件，諸如動態(tài)隨機(jī)存取存儲器(DRAM)，在電容器 中存儲預(yù)定數(shù)據(jù)。
電容器包含介電薄膜，也就是存儲節(jié)點(diǎn)，插在電極之間，也就是板節(jié)點(diǎn) (plate node)之間。
當(dāng)今，隨著半導(dǎo)體器件日益高度集成化，構(gòu)成存儲元件的存儲單元面積減 小以及半導(dǎo)體器件的工作電壓趨于變低。
因此，作為存儲元件之一的電容器的投影面積(projection area)減小。然 而，盡管投影面積減小，電容器需要保證存儲元件工作所需的足夠量的電荷。
當(dāng)電荷量不充足時，將發(fā)生許多問題，諸如存儲元件中的軟錯誤、短更新 時間。
電荷Q的量可以表示為Q = CV，其中C表示電容的容量，而V表示電容 的工作電壓。因此，電荷Q的量是由施加到電容器的工作電壓以及該電容器 的電容C來決定的。
然而，由于存儲元件高度集成，同時工作電壓逐漸減小，在電容器中產(chǎn)生 特定量電荷的唯一方法是增加電容器的電容。
因此，當(dāng)電容器的投射面積較小時，需要保證足夠量的電容。電容C可 以由以下的公式l表示。公式1
C = s-S/d
在公式1中，C表示電容，e表示介電薄膜的介電常數(shù)，S表示電極板的 面積，以及d表示電極板之間的間隙或介電薄膜的厚度。
根據(jù)公式1 ，電容C是與介電薄膜的介電常數(shù)s以及電容器的面積S成正 比，并且與電極板之間的介電薄膜的厚度d成反比。
因此，為了獲得電容器的高電容，可以增加電極的面積，使用具有高介電 常數(shù)的介電薄膜或者減小電極之間的間隙，S卩，最小化該介電薄膜的厚度。
同時，由于半導(dǎo)體器件的高度集成以及高性能需求，可以使用具有金屬一 絕緣體一金屬(MIM)結(jié)構(gòu)的電容器。
圖la示出了根據(jù)相關(guān)技術(shù)的具有MIM結(jié)構(gòu)的半導(dǎo)體器件。
在下結(jié)構(gòu)的狀態(tài)中，諸如具有TiN/Al/TiN結(jié)構(gòu)的金屬線等，MIM結(jié)構(gòu)通 過堆疊TiN 11/SiN 12/TiN 13形成。
圖lb示出了圖la中環(huán)形表示部分的放大的橫截面圖。為了形成MIM結(jié) 構(gòu)，當(dāng)在MIM結(jié)構(gòu)上進(jìn)行蝕刻形成TiN 11/SiN 12/TiN 13疊層薄膜完成時， SiN 12的絕緣薄膜位于TiN 11層的左側(cè)。
因此，為了增加電容器的電容，可以選擇減小MIM結(jié)構(gòu)的厚度。減小 MIM結(jié)構(gòu)的厚度可以通過優(yōu)化制造工藝來獲得。
然而，當(dāng)MIM結(jié)構(gòu)的厚度降低時，在蝕刻工藝過程中，其有可能將金屬 在MIM結(jié)構(gòu)局部較薄部分暴露。此時，在使用濺射進(jìn)行蝕刻工藝期間，部分 所蝕刻金屬附著到MIM結(jié)構(gòu)的側(cè)墻，使其可能對半導(dǎo)體器件產(chǎn)生較差的影響。 進(jìn)一步地，在蝕刻工藝期間，將損壞MIM結(jié)構(gòu)下面的層。因此，通過減小電 容器厚度來增加電容器電容的傳統(tǒng)方法受到限制。

發(fā)明內(nèi)容
在一個實(shí)施方式中，該半導(dǎo)體器件包括含有金屬線的下(lower)結(jié)構(gòu)層； 以及在該下結(jié)構(gòu)層上的MIM疊層(stack);其中MIM疊層包括在含有下結(jié) 構(gòu)層的襯底上形成的下金屬電極薄膜、含有在所述下金屬電極薄膜上形成的第 一絕緣薄膜和第二絕緣薄膜的多層介電薄膜、以及形成于所述多介電薄膜上的 上金屬電極薄膜。
在一個實(shí)施方式中，用于制造該半導(dǎo)體器件的方法包括在具有預(yù)定的下結(jié)
構(gòu)的襯底上形成下金屬電極；形成含有在該下金屬電極薄膜上形成的第一絕緣 薄膜和第二絕緣薄膜的多層介電薄膜；在該多層介電薄膜上形成上金屬電極薄 膜；以及蝕刻該上金屬電極薄膜和多層介電薄膜來形成金屬/絕緣體/金屬 (MIM)結(jié)構(gòu)。


在附圖中
圖la和圖lb示出了根據(jù)相關(guān)技術(shù)的含有MIM結(jié)構(gòu)的半導(dǎo)體器件的橫截 面圖；以及
圖2示出了根據(jù)本發(fā)明實(shí)施方式的半導(dǎo)體器件的橫截面圖及其形成方法。
具體實(shí)施例方式
在下文中，將參考附圖詳細(xì)描述根據(jù)本發(fā)明實(shí)施方式的半導(dǎo)體器件及其制 造方法。
圖2示出了根據(jù)本發(fā)明實(shí)施方式的半導(dǎo)體器件的橫截面圖及其制造方法。
如圖2所示，形成含有金屬線的下結(jié)構(gòu)層。在一個實(shí)施方式中，下結(jié)構(gòu)層 可以是TiN/Al/TiN結(jié)構(gòu)。
此外，下金屬電極薄膜20在其上形成下結(jié)構(gòu)層的襯底上(未示出)形成。 下金屬電極薄膜20可以形成約550A到650A的厚度。在一個實(shí)施方式中，下 金屬電極薄膜20可以包含TiN薄膜。
隨后，第一絕緣薄膜21和第二絕緣薄膜22在下金屬電極薄膜20上按序 形成。在一個實(shí)施方式中，第一絕緣薄膜21可以是具有厚度約為70A到100A
的氧化物薄膜，并可以包含Si02。
第一絕緣薄膜21可以用作蝕刻終止層。更確切地說，第一絕緣薄膜21 可以是用于防止金屬線在MIM結(jié)構(gòu)中局部較薄部分暴露的薄膜。當(dāng)在MIM 結(jié)構(gòu)上執(zhí)行蝕刻工藝來減小MIM結(jié)構(gòu)的厚度時，生成局部較薄的部分。換句 話說，第一絕緣薄膜21可以是蝕刻終止層，其用于防止金屬線上部分，即下 結(jié)構(gòu)，暴露于在MIM結(jié)構(gòu)上執(zhí)行蝕刻工藝中產(chǎn)生的的局部較薄部分。
同時，第二絕緣薄膜22在第一絕緣薄膜21上形成具有約為250A到370A 的厚度。第二絕緣薄膜22可以包含SiN。
因此，形成含有第一絕緣薄膜21和第二絕緣薄膜22的多層介電薄膜23。
在一個實(shí)施方式中，第二絕緣薄膜22可以使用除了 SiN之外的高介電常 數(shù)材料形成。即，可以使用Ti02薄膜、Hf02薄膜、Zr02薄膜、SrTi03薄膜和 (Bi，(e)4Ti3C^)中的任何一個。
因此，多層介電薄膜23的厚度可以依靠用作蝕刻終止層的第一絕緣薄膜 21控制。從而，可以獲得高電容的電容器。
換句話說，在第二絕緣薄膜22形成之前，形成第一絕緣薄膜21。
如上面討論，多層介電薄膜23的形成使其有可能防止在形成MIM結(jié)構(gòu)的 蝕刻工藝中所產(chǎn)生的蝕刻金屬污染MIM結(jié)構(gòu)中的側(cè)壁。在一個實(shí)施方式中， MIM蝕刻工藝使用金屬濺射。從而，可以通過上面所述的防止MIM結(jié)構(gòu)中的 側(cè)壁污染來解決電容器故障問題。
同時，即使可以使用新的介電材料，制造工藝是不變的。根據(jù)本發(fā)明的電 容器仍然可以獲得高電容。
形成多層介電薄膜23之后，上金屬電極薄膜24在多層介電薄膜23上形 成。因此，MIM疊層通過順序地堆疊下金屬電極薄膜20、多層介電薄膜23 以及上金屬電極薄膜24形成。
上金屬電極薄膜24可以形成具有約800A到1200A的厚度并含有TiN。 換句話說，上金屬電極薄膜24的厚度可以與下金屬電極薄膜20的厚度不同， 但是可以包含與下金屬電極薄膜20相同的材料，gp， TiN。
在下金屬電極薄膜20形成之后，順序地形成多層介電薄膜23和上金屬電 極薄膜24，即，TiN/SiN/SiO/TiN疊層薄膜，可以在該疊層薄膜上執(zhí)行蝕刻工 藝以形成最終的MIM結(jié)構(gòu)。
當(dāng)執(zhí)行用于形成MIM結(jié)構(gòu)的蝕刻工藝時，具有良好選擇性的蝕刻氣體可 用于多層介電薄膜23。
在多層介電薄膜23的層中，第二絕緣薄膜22的SiN具有約6.5的介電常 數(shù)，并且第一絕緣薄膜21的Si02具有約3.9的介電常數(shù)。在一個實(shí)施方式中，
SiN和Si02的具有良好選擇性的蝕刻氣體可以選自以下任意一種CH2氣體、 F2氣體以及CH2氣體和F2氣體的混合物。
然后，如圖2所示，當(dāng)在含有SiN的部分第二絕緣薄膜22上執(zhí)行蝕刻工 藝時，留下含有Si02的第一絕緣薄膜21，其用作金屬線的上區(qū)域，即襯底上
的下結(jié)構(gòu)，的蝕刻終止層。
因此，即使當(dāng)多層介電薄膜23的厚度低于640A時，也可以防止在金屬
線的一些上部分處的蝕刻和損壞。
同樣，當(dāng)降低多層介電薄膜23的厚度時，可以獲得高電容。
在不脫離本發(fā)明的精神和/或范圍的情況下，可以對本發(fā)明進(jìn)行各種修改 和變形，這對于本領(lǐng)域的普通技術(shù)人員是顯而易見的。因此，本發(fā)明意欲覆蓋 與本發(fā)明一致的任何修改和變化。
如上所述，MIM結(jié)構(gòu)包括含有Si02的絕緣薄膜，其起蝕刻終止層作用， 從而可以形成多層介電薄膜23。因此，可以很容易控制電容器的介電薄膜的 厚度，從而獲得電容器的高電容。
同樣，即使當(dāng)電容器的介電薄膜的厚度低于640A時，由于在蝕刻工藝中 產(chǎn)生的蝕刻金屬引起的側(cè)壁污染問題可以得到解決。因此，可控制MIM結(jié)構(gòu) 的故障，從而可能提高半導(dǎo)體器件的可靠性。
權(quán)利要求
1.一種用于制造半導(dǎo)體器件的方法，包括在具有預(yù)先確定的下結(jié)構(gòu)的襯底上形成下金屬電極；在所述下金屬電極上形成含有第一絕緣薄膜和第二絕緣薄膜的多層介電薄膜；在所述多層介電薄膜上形成上金屬電極薄膜；以及蝕刻所述上金屬電極薄膜和所述多層介電薄膜來形成金屬/絕緣體/金屬結(jié)構(gòu)。
2. 根據(jù)權(quán)利要求1所述的方法，其特征在于，所述上金屬電極薄膜包含TiN。
3. 根據(jù)權(quán)利要求1所述的方法，其特征在于，所述下金屬電極薄膜包含TiN。
4. 根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第一絕緣薄膜包含Si02。
5. 根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第二絕緣薄膜包含SiN。
6. 根據(jù)權(quán)利要求1所述的方法，其特征在于，所述第二絕緣薄膜包含具 有高介電常數(shù)的Ti02薄膜、Hf02薄膜、Zr02薄膜、SrTi03薄膜以及 (Bi,(e)4Ti3012)薄膜中的任何一種。
7. 根據(jù)權(quán)利要求1所述的方法，其特征在于，所述上金屬電極薄膜具有 約550A到650A的厚度，所述第一絕緣薄膜具有約70A到100A的厚度，所 述第二絕緣薄膜具有約250A到370A的厚度，所述上金屬電極具有約800A 到1200A的厚度。
8. 根據(jù)權(quán)利要求1所述的方法，其特征在于，所述蝕刻步驟使用包括CH2氣體、F2氣體以及CH2氣體與F2氣體混合物中的任何一種的蝕刻氣體。
9. 一種半導(dǎo)體器件，包含 含有金屬線的下結(jié)構(gòu)層；以及在所述下結(jié)構(gòu)層上形成的金屬/絕緣體/金屬疊層；其中 所述金屬/絕緣體/金屬疊層包含在含有所述下結(jié)構(gòu)層的襯底上形成的下金 屬電極薄膜、包含在所述下金屬電極薄膜上形成的第一絕緣薄膜和第二絕緣薄 膜的多層介電薄膜，以及在所述多層介電薄膜上形成的上金屬電極薄膜。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體器件，其特征在于，在所述下金屬電極薄膜中包含TiN，所述多層介電薄膜包含Si(VSiN，以及所述上金屬電極薄膜 包含TiN。
全文摘要
本發(fā)明提供一種具有金屬/絕緣體/金屬(MIM)結(jié)構(gòu)的半導(dǎo)體器件及其制造方法。該半導(dǎo)體器件包括含有金屬線的下結(jié)構(gòu)層；在該下結(jié)構(gòu)層上的MIM疊層；其中該MIM疊層包括在含有下結(jié)構(gòu)層的襯底上形成的下金屬電極薄膜，含有在下金屬電極薄膜上形成的第一絕緣薄膜和第二絕緣薄膜的多層介電薄膜，以及形成于多層介電薄膜上的上金屬電極薄膜。
文檔編號H01L21/02GK101192514SQ20071016519
公開日2008年6月4日 申請日期2007年11月8日 優(yōu)先權(quán)日2006年11月27日
發(fā)明者樸正秀 申請人:東部高科股份有限公司