專利名稱：可更改的柵堆存儲元件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總體上涉及存儲器，并在一個實施例中，涉及一種可更
改的柵堆(gate stack)存儲元件。
背景技術(shù)：
即使不存在電力，諸如閃存的非易失存儲器保持其存儲的數(shù) 據(jù)。 一種普通類型的非易失存儲器是閃存，它用于多種電子設(shè)備， 包括數(shù)碼照相機(jī)、便攜式音頻播放器、無線通信設(shè)備、個人數(shù)字助 理、外圍設(shè)備，并用于在計算機(jī)和其它設(shè)備中存儲固件。
在未來的幾年中，閃存和其它非易失存儲^支術(shù)的主要挑戰(zhàn)是實 現(xiàn)市場越來越需求的密度。這需要單元尺寸持續(xù)減小，這引起設(shè)計 和制造中的諸多挑戰(zhàn)。
由于這些和其它原因，存在對如下述實施例中所闡述的本發(fā)明
的需要。

發(fā)明內(nèi)容
本發(fā)明提供了 一種用于存儲信息的存儲單元設(shè)計和方法，包括 使用具有源極、漏極、溝道、柵氧化層、柵電極和可更改的柵堆層。 為存儲信息，通過在可更改的柵堆層中導(dǎo)致基于非電荷存儲的物理 變化，改變晶體管的導(dǎo)通電阻。
參照下述附圖和詳細(xì)描述，將更好地理解本發(fā)明的這些和其它 特征。


在附圖中，在所有不同附圖中，相同的附圖標(biāo)記通常指相同的 部件。附圖不一定是按比例的，重點總體上在于說明本發(fā)明的原理。 在如下描述中，本發(fā)明的各種實施例將參照以下的附圖進(jìn)行描述，
其中
圖1顯示了一種傳統(tǒng)的閃存單元；
圖2A和2B顯示了傳統(tǒng)的CBRAM單元；
圖3顯示了根據(jù)本發(fā)明的一個實施例的存儲單元；
圖4A和4B顯示了在才艮據(jù)本發(fā)明的一個實施例的存儲單元的 ^f堆中導(dǎo)電絲的生長；
圖5A和5B顯示了在根據(jù)本發(fā)明的一個實施例的存儲單元的 才冊堆中兩條絲的生長；
圖6顯示了根據(jù)本發(fā)明的存儲單元的可選實施例；
圖7A和7B顯示了根據(jù)本發(fā)明的存儲單元的可選實施例的柵 堆中導(dǎo)電絲的生長；
圖8是制造根據(jù)本發(fā)明的一個實施例的存儲單元的方法的框
圖9A和9B顯示了才艮據(jù)本發(fā)明的存4渚單元的另 一可選實施例；
圖10是制造才艮據(jù)本發(fā)明的可選實施例的存4諸單元的方法的框 圖；以及
圖11顯示了4艮據(jù)本發(fā)明的可選實施例，在4冊堆中4吏用相變材 料的存儲單元。
具體實施例方式
利用50 nm節(jié)點技術(shù)的諸如DRAM和NAND閃存的存儲產(chǎn)品 的批量生產(chǎn)將很快將成為工業(yè)標(biāo)準(zhǔn)。隨著存儲技術(shù)縮小到50nm或 更小節(jié)點尺寸，可以預(yù)期它們將出現(xiàn)多種無法由簡單縮放(scaling ) 現(xiàn)有技術(shù)解決的技術(shù)問題。代替地，將需要新方法，包括新設(shè)備結(jié) 構(gòu)、新力。工^支術(shù)和新才才泮+。
對于DRAM，關(guān)鍵設(shè)計特性包括存儲電容器和在連接到電容器 的存儲節(jié)點處的低泄漏電流。作為描述DRAM性能的關(guān)鍵參數(shù)的 刷新間隔受到電容器處的存儲電荷損失控制。在存儲節(jié)點處的泄漏 電流包括經(jīng)電容器本身的泄漏、存儲節(jié)點處的結(jié)(junction)漏電流 和自單元晶體管的閾值下(sub-threshold)傳導(dǎo)。隨著設(shè)計規(guī)則的 縮小，由于減小的有效電容器表面面積，存儲電容器的電容減小， 并且由于增加的溝道摻雜濃度，在存儲節(jié)點處的結(jié)漏電流增加。在 100nm以下，已使用TIT(鈦/絕緣體/鈥)電容器，并且原子層沉積 (ALD)已被用于電容器電介質(zhì)形成。其它類型的高-K電介質(zhì)材料 也已開發(fā)用于這種用途，包括二氧化鉿(Hf02)和二氧化鉿/三氧化 二鋁(Hf02/Al203)(用于近似80nm的節(jié)點)，和二氧化鋯(Zr02 ) (約60nm節(jié)點)。在50nm節(jié)點下，RIR (釕/絕緣體/釕)可以是用 于生產(chǎn)用于DRAM的電容器的有希望的候選者。然而，實踐中， 釕的集成復(fù)雜性可能限制其在大批量生產(chǎn)中的使用。
除了開發(fā)新材料，新結(jié)構(gòu)也被開發(fā)以有助于DRAM的縮放。 例如， 一種稱作MESH-CAP的新結(jié)構(gòu)有望擴(kuò)展TIT電容器到50nm 節(jié)點尺寸的應(yīng)用。
還應(yīng)解決DRAM中的泄漏的難題。例如，在存儲節(jié)點處的摻 雜分布是泄漏的主要原因，并且由單元晶體管的溝道摻雜濃度和多 晶石圭插塞^^妄觸(plug-contact)的向外擴(kuò)散確定。平面晶體管i殳計具 有在lOOnm下的節(jié)點尺寸處滿足泄漏電流要求的困難。已引入稱作 RCAT (凹道排列晶體管)和S-RCAT (球型凹道排列晶體管)的新的 3-D單元結(jié)構(gòu)以解決這些難題。例如，RACT設(shè)計加長了單元晶體 管的有效4冊4及長度，纟爰和了由于短溝道效應(yīng)的問題，而不會增加單 元的面積。在50nm節(jié)點尺寸以下，期望諸如FinFET的其它新設(shè) 計以及雙柵極超薄體(UTB)晶體管將被使用。例如，與RACT 相比，F(xiàn)inFET通常具有卓越的電流驅(qū)動能力和短溝道抗才尤度 (immunity )。
關(guān)于由于從多晶硅插塞的向外擴(kuò)散51起的泄漏，這可以使用利 用了選擇性的外延生長的升高的源/漏極結(jié)構(gòu)來解決。使用這種結(jié) 構(gòu)，短溝道效應(yīng)能夠通過形成淺結(jié)得到有效抑制，并且能夠為晶體 管工程設(shè)計提供空間，例如用于具有極低摻雜溝道的FinFET。使 用這種結(jié)構(gòu)也可以^是供更寬的處理窗口 ( process window ),用于存 儲單元接點穩(wěn)定性。
NAND閃存也面臨關(guān)于縮放的挑戰(zhàn)。圖1顯示了用于NAND 閃存陣列中的傳統(tǒng)閃存單元100。該存儲單元100包括在襯底106 中形成的源極區(qū)102和漏極區(qū)104。遂道氧化層108、浮置柵極110、 絕纟彖層112 (也稱作inter-poly電介質(zhì)，或IPD )和控制4冊114形成 在襯底106上方。字線116連接到控制柵114。這種組成單元的層 堆由側(cè)壁118束縛。在4喿作中，通過將諸如18V的高偏壓應(yīng)用于控 制才冊114和源才及區(qū)102和漏才及區(qū)104之間，凄t據(jù)^皮寫到i者如閃存單
元100的傳統(tǒng)NAND閃存單元。在這些條件下，電子可P迭穿過隧道 氧化層108進(jìn)入浮置柵極110。為擦除閃存單元100，增加在襯底 106、源才及區(qū)102和/或漏才及區(qū)104處的電壓，導(dǎo)致浮置棚4及110上 存儲的電子隧穿隧道氧化層108，到達(dá)襯底106、源極區(qū)102和/或 漏極區(qū)104?？蛇x地，能夠促使電子隧穿過絕緣層112到控制柵114， 以有效擦除閃存單元100。
在浮置柵極110上存儲的電荷更改閃存單元100的閾值電壓， 該閾值電壓是應(yīng)用于控制4冊114以允許電流在源才及區(qū)102和漏4及區(qū) 104之間流動的電壓。因此，能夠通過將選定電壓應(yīng)用于控制柵-114 并測量源極區(qū)102和漏極區(qū)104之間的電流而讀取閃存單元100。 根據(jù)在浮置柵極110上存儲的電荷，所施加的用于讀取的選定電壓 一奪在閾〗直電壓上方或者下方，表示"1"或"0"。另外，例如通過改變 在浮置柵才及110上存儲的電荷以4是供用于閾值電壓的幾個可能電 平，多個比特可凈皮存^f諸在閃存單元100中。
因為閃存單元100的存儲效果取決于在浮置柵極110上存儲電 荷，隧道氧化層108應(yīng)足夠厚，以防止浮置柵極110上電荷的實質(zhì) 損失。例如，如果隧道氧化層108具有4nm的高度(厚度)，由于 直接隧穿，浮置柵極110上的電荷的20%可能不到5分鐘就丟失。 對于高度約為5nm的隧道氧化層108，由于直接隧穿，對于浮置柵 才及IIO,約花費(fèi)一天時間丟失其20%的電荷。為防止由于直4妄遂穿 的這種損失(在商用可接受的時間周期內(nèi))，傳統(tǒng)的閃存典型地具 有高度在8nm和12nm之間的隧道氧化層。甚至對于使用氮化硅 (SiN)以更有效捕獲電荷的更新類型的閃存，諸如SONOS閃存，隧 道氧化層典型地具有至少4nm的高度。
減小閃存單元的尺寸時可能遇到的縮放(scaling)問題包括物 理縮放挑戰(zhàn)、電縮放挑戰(zhàn)和可靠性挑戰(zhàn)。 一個物理縮放挑戰(zhàn)是當(dāng) 陣列中字線間隔縮小時，在不相關(guān)的浮置柵極中可能具有增加的電
容耦合，導(dǎo)致閾值電壓的漂移。這種耦合可通過減小浮置柵極的高
度和/或使用低K值電介質(zhì)來減小。另外，SONOS類型單元結(jié)構(gòu)能 夠被使用以減小或有效消除這種浮置柵極干擾。
另 一物理湘匕戰(zhàn)在于浮置棚—及沿字線方向的側(cè)壁可能不會^皮正 確地制造，因為隨著閃存設(shè)備尺寸的按比例縮小，inter-poly電介質(zhì) 的物理厚度可能大于浮置柵極之間的間隔。由于通過降低浮置柵極 高度減小了側(cè)壁對從控制柵到浮置柵極的耦合比率的貢獻(xiàn)，在 30nm節(jié)點處，耦合比率會下降到0.3以下。為提高耦合比率， inter-poly ONO電介質(zhì)可按比例縮小到15nm 。作為另 一 辦法，可以 使用如諸如A1203和Hf02的高-k電介質(zhì)材料。另外，通過inter-poly 電介質(zhì)面積4是高， 一種稱作U型NAND閃存的新單元結(jié)構(gòu)可具有 i曽力口^;津禺AH:率。
隨著閃速存儲器的尺寸的減小，電縮放問題(諸如由于短柵極 長度的短溝道效應(yīng)和由于窄有源寬度的驅(qū)動電流減小)會變得嚴(yán) 重。在30nm節(jié)點尺寸以下，這些4兆戰(zhàn)可減小感應(yīng)余量(margin) 和器件操作速度，尤其對于多級單元操作。為試圖克服這些困難， 可以4吏用i者如FinFET的結(jié)構(gòu)和升壓器片(booster plate )結(jié)構(gòu)。因 為FinFETM吏用側(cè)壁溝道以及頂部平面，所以能夠增加驅(qū)動電流。 另外，F(xiàn)inFET具有對短溝道效應(yīng)的合理的強(qiáng)抗4尤度。在升壓片結(jié) 構(gòu)中，由于在未選擇的單元中的抑制的編程干擾，減小了短溝道效 應(yīng)。
由于隨著單元尺寸減小，inter-poly電介質(zhì)的電容減小，當(dāng)縮放 閃速存儲設(shè)備時的可靠性問題來自浮置柵極上的電子數(shù)目的明顯 減小。例如，對于30nm設(shè)計規(guī)則，期望存儲在浮置柵極上的少 于100個電子將導(dǎo)致6V的閾值電壓漂移。當(dāng)電荷損失容限變得少 于10個電子時，容易出現(xiàn)數(shù)據(jù)保持和耐久性故障。如上所述，數(shù) 據(jù)保持問題也限制了過分按比例縮放隧道氧化層的能力。
除了有關(guān)閃速存儲器中存儲單元的尺寸的縮放挑戰(zhàn)，還存在有 關(guān)外圍設(shè)備的縮放問題。由于需要支持高電壓要求，編程和擦除傳 統(tǒng)閃速存儲器所需的高電場導(dǎo)致外圍設(shè)備縮放落后。使用諸如
SONOS的新單元結(jié)構(gòu)以及高k電介質(zhì)材料的發(fā)展，可以為縮放這 種高電壓外圍設(shè)備提供空間。
對于NAND閃存設(shè)備，期望傳統(tǒng)的浮置柵極設(shè)計將持續(xù)按 比例縮小到50nm節(jié)點尺寸。在這種尺寸以下，期望可以^吏用類似 SONOS的NAND閃存，以及FinFET和類似SONOS的單元結(jié)構(gòu)的 組合。另外TANOS單元，其可以使用Si02/SiN/Al203和TaN的 電介質(zhì)組合物。具有在這種類型的單元中的阻塞氧化物(blocking oxide )和電荷捕獲層之間的良好帶隙匹配的高k電介質(zhì)提高了隧道 氧化物上的耦合比率。這導(dǎo)致更厚電介質(zhì)的可能性，具有提高的電 荷損失特性和更快的擦除。
除了基于電荷的DRAM和閃速存儲器，包括相變隨4兒存取存 儲器(PCRAM)和導(dǎo)電橋接隨機(jī)存取存儲器(CBRAM)的其它類型 的基于非電荷的存儲器提供了有前途的存儲技術(shù)。PCRAM和 CBRAM均為非易失存儲器，并且因為它們不是基于電荷的，可能 免除與縮放閃速存儲器相關(guān)的一些數(shù)據(jù)保留問題。CBRAM或可編 程金屬化單元(PMC)存儲器特別關(guān)注于這個方面。
PMC存儲器或CBRAM使用在固體電解質(zhì)薄膜中的納米尺度 量級的金屬的電化學(xué)控制以存儲信息。CBRAM的關(guān)鍵屬性包括低 電壓和電流操作、高度可擴(kuò)展性和相對簡單的制造。器件形成涉及 為乾屬化物(chalcogenide )(例如，硒化鍺、石克化鍺)或氧化物(例 如，氧化鴒)基玻璃中的銀或銅的溶解，以產(chǎn)生固體電解質(zhì)。與電 解質(zhì)膜接觸形成的含銀或銅的層和惰性電極產(chǎn)生了器件，其中，通 過4艮或銅金屬的氧化和電解質(zhì)中的4艮或銅離子的還原導(dǎo)致的電變 化，來存儲信息。這在所施加的偏壓低至幾百mV時出現(xiàn)，并且能
夠在幾十納秒內(nèi)導(dǎo)致幅度的多個凄t量級地電阻變化，甚至對于nA 范圍中的電流。相同幅度的反向偏壓將反轉(zhuǎn)該過程，直到電解沉積 金屬已被去除，從而擦除器件。由于利用金屬原子電解沉積而不是 基于電荷存儲來保持信息，所以CBRAM具有優(yōu)異的保持特性。
圖2A顯示了用在傳導(dǎo)橋接隨機(jī)存取存儲器(CBRAM )單元中 的傳統(tǒng)導(dǎo)電橋結(jié)(CBJ)。CBJ200包括:第一電極202;第二電極204; 和夾在第一電極202和第二電極204之間的固體電解質(zhì)塊206。第 一電才及202和第二電才及204中的一個是反應(yīng)電才及，另一個是惰性 電極。在這個實例中，第一電極202是反應(yīng)電極，并且第二電極204 是惰性電極。在這個實例中，第一電才及202包括4艮(Ag);并且固體 電解質(zhì)塊206包括銀摻雜硫?qū)?元素)化物材料。
當(dāng)施加電壓3爭越固體電解質(zhì)塊206時，發(fā)生氧化還原反應(yīng)，其 驅(qū)動Ag+離子脫離第一電才及202進(jìn)入固體電解質(zhì)塊206,在那里它 們被還原為Ag，從而在固體電解質(zhì)塊206內(nèi)形成富Ag蔟(cluster )。 固體電介質(zhì)塊206內(nèi)的富Ag簇的尺寸和數(shù)目會增加到這種程度 即在第一電才及202和第二電才及204之間形成導(dǎo)電橋214。
如圖2B所示，當(dāng)與圖2A中施加的電壓反向的電壓施加跨越 固體電解質(zhì)206時，氧化還原反應(yīng)被啟動，其驅(qū)動Ag+離子從固體 電解質(zhì)塊206出來，進(jìn)入第一電極202,在那里它們^皮還原為Ag。 結(jié)果，固體電解質(zhì)塊206內(nèi)的富Ag簇的尺寸和數(shù)目減小，從而減 小并最終去除導(dǎo)電橋214。
為確定CBJ 200的當(dāng)前存儲狀態(tài)，感應(yīng)電流經(jīng)過CBJ 200。如 果在CBJ 100內(nèi)不存在導(dǎo)電橋214,則該感應(yīng)電流遇到高電阻，當(dāng) 存在導(dǎo)電橋214時，遇到^f氐電阻。高電阻可以例3口表示"0",同時{氐 電阻表示'T'，或反之亦然。
固體電解質(zhì)塊206可包括許多材料，但用于CBRAM中最關(guān) 注的材料是硫?qū)僭?，包括?O),疏(S),和竭(Se)。將這些與銅 (Cu)或4艮(Ag)結(jié)合產(chǎn)生二元電解質(zhì)，諸如Ag2Se和Cii2S。可選地， 諸如鴒(W)的過渡金屬能夠與氧反應(yīng)，以形成用于電解質(zhì)的適合 的基玻璃。如果，例如產(chǎn)生的氧化鎢充分多孔并處于其三氧化物形 式(W03),銀或銅離子將可在材料中移動，并能夠形成電解沉積物。 另一方法是將諸如鍺的其它元素與石克屬元素結(jié)合，以產(chǎn)生Cu或Ag 可溶解于其中的基玻璃。這種電解質(zhì)的實例是在Ge3oSe7()(例如 Ag"Ge2oSe47)中溶解的Ag。這采用連續(xù)玻璃狀的Ge2Se3主要成4分 和作為超離子的分散Ag2Se相的形式，并允許電解質(zhì)顯示超離子導(dǎo) 體質(zhì)量。這種材料的納米結(jié)構(gòu)和其石?；飳?yīng)物(counterpart )揭_ 供良好特征，用于諸如CBRAM的開關(guān)器件。富金屬相既是離子導(dǎo) 體又是電子導(dǎo)體，但分離這些傳導(dǎo)區(qū)域中的每個的主要材料是良好 的電介質(zhì)，所以電解沉積前，材料總的電阻高。
諸如CBRAM中4吏用的那些固體電解質(zhì)能夠祐 使得在其整個 厚度包含離子。最接近電子供應(yīng)(electron-supplying)陰極的離子 將運(yùn)動到其表面并首先被還原。離子分布的不均勻和電極的納米外 形的不均勻?qū)⒋龠M(jìn)局部沉積或成核。即^f吏形成多核，具有最高場和 最好離子供應(yīng)的核將有利于后續(xù)發(fā)展，從陰極延伸出來作為單金屬 納米線的。金屬在陰極上的電解沉積將電極延伸入電解質(zhì)，其可能 在固體電解質(zhì)中，尤其如果它們本質(zhì)上為玻璃質(zhì)的，并且能夠?qū)⑸?長的電解沉積物容納在多孔隙、半柔韌結(jié)構(gòu)中。
因為電解沉積物被連接到陰極，它能夠提供電子，用于后續(xù)離 子還原。這允許推進(jìn)的電解沉積物從電解質(zhì)收獲離子，將它們鍍于 其表面上，以使本身向前延伸。因此，在包括充足百分比的金屬離 子的電解質(zhì)中，生長的電解沉積物總鄰近顯著的離子源，所以每個 離子運(yùn)行以被還原的平均距離至多幾納米。
電解沉積物的電阻率比周圍電解質(zhì)的電阻率小多個凄t量級，所 以一旦電解沉積物從陰極生長到陽極，就形成完全導(dǎo)電橋，結(jié)構(gòu)的 電阻相當(dāng)大地降^f氐。由于電解沉積效果而引起的結(jié)構(gòu)電阻的減小增 加了流經(jīng)器件的電流，直到到達(dá)電源的電流極限。在這一點上，壓 降降到電解沉積的閾值，并且過程停止，產(chǎn)生結(jié)構(gòu)的最終"導(dǎo)通"電 阻。
如上指出的，電解沉積過程可通過改變施加的偏壓的極性而反 轉(zhuǎn)。如果電解沉積#皮4吏得相對于原始可氧化的電才及為正，它變成新 陽極，并將通過氧化而溶解。在傳導(dǎo)橋的溶解期間，通過金屬電解 沉積回到發(fā)生過多用于電解沉積的金屬處的位置而維護(hù)平^f。傳導(dǎo) 橋的最初生長過程將在電極周圍的電解質(zhì)中留下低離子密度區(qū)域，
并且這種"自由體積(free volume)"將有利于重新沉積，不會延伸 生長回電解質(zhì)。 一旦電解沉積物已被完全溶解，過程將自已終止， 產(chǎn)生結(jié)構(gòu)的最后"斷開"電阻。結(jié)構(gòu)的不對稱性有利于器件在高電阻 "斷開"狀態(tài)和低電阻"導(dǎo)通"狀態(tài)之間循環(huán)，允許器件作為開關(guān)或存 <諸元件而才喿作。
應(yīng)該指出類似的原理也將在真空中起作用，其中經(jīng)過真空的 隧道電流驅(qū)動離子。例如，納米尺度的4艮橋可以在柏引線和Ag2S 層之間的小間隙中的真空中形成。因為4義涉及少量原子，形成這種 橋的過程可被反轉(zhuǎn)并快速重復(fù)。使用金或銅電導(dǎo)橋的類似金屬真空 系統(tǒng)也可^皮構(gòu)造。
不同于閃存，在傳統(tǒng)的CBRAM單元中，以及在用于其4也電 阻存儲技術(shù)的存儲單元中，諸如PCRAM或二元過渡金屬氧化物電 阻隨機(jī)存取存儲器(OxRRAM)，非易失存儲單元從晶體管分離。這 能夠?qū)е赂蠛透】煽s放的存儲單元。其它新提出的技術(shù)，諸如 納米電扭4戒FET和懸浮4冊才及4支術(shù)，也可能有可縮方文性的困》焦。
根據(jù)本發(fā)明，存儲單元能夠使用類似閃存的結(jié)構(gòu);故構(gòu)造，其將 晶體管與存儲元件結(jié)合，但其在柵極處使用基于非電荷存儲的元 件。例如，諸如在CBRAM中使用的固體電解質(zhì)可加入柵堆中。通 過以高柵電壓在柵堆中生長場感應(yīng)絲，閾值電壓或更低閾值電壓處 晶體管的導(dǎo)通電阻可^皮改變。尖絲(sharp filament)在其附近發(fā)展 成極高的電場，并根據(jù)絲的長度和絲到晶體管溝道的接近度，導(dǎo)致 器件溝道的電導(dǎo)率的極強(qiáng)的調(diào)節(jié)。器件的導(dǎo)通電阻是源極與漏極之 間的電壓差除以在給定柵電壓時在源極和漏極之間流動的電流。才艮 據(jù)絲的幾何形狀，諸如其長度和到溝道的接近程度，晶體管的導(dǎo)通 電阻在給定柵電壓處變化相當(dāng)大。因此，可更改的柵堆的使用提供 了一種新型存儲器件，其不基于接近溝道的存儲電荷而基于根據(jù)配 置調(diào)制溝道的柵電極的可重配置的幾何形狀。這種存儲單元能夠縮 小到極小的形體尺寸，并能夠布置在類似于與NAND或NOR閃存 一起使用的那些結(jié)構(gòu)中，以實現(xiàn)類似的存儲密度。另外，代替固體 電解質(zhì)，可以l吏用其它基于非電荷存^f渚的電阻開關(guān)元件，諸如類似 PCRAM中使用的那些的相變材料，或二元過渡金屬氧化物電阻存 儲器，或其中富sp2碳的導(dǎo)電絲形成在富spS無定形碳的絕緣層中 的碳基開關(guān)元件，來以給定柵電壓改變晶體管的閾值電壓或?qū)?阻。
因為存儲器不是基于電荷存儲的，即使當(dāng)器件縮小到極小的形 體尺寸，信息存儲的可靠性也可較少地出問題。另外，隧道氧化物 (或4冊氧化物)厚度能夠縮;改到3nm或更小，由于隧道氧化物無需 防止浮置4冊極上的電荷的損失，并且薄隧道氧化層可能在編程期間 是有利的。此外，如在許多基于電荷存儲的存儲器的情況中，這種 基于非電荷存儲的器件的編程無法通過利用紫外光照射或通過暴 露于總劑量大約為1 MRad的Co6?；蚱渌椛湓磥聿脸?br> 參照圖3,描述了根據(jù)本發(fā)明的一個實施例的存儲單元。該存 儲單元300被構(gòu)造為將諸如在CBRAM中發(fā)現(xiàn)的固體電解質(zhì)并入晶 體管的柵堆中的半導(dǎo)體晶體管，提供了高度可伸縮的類似閃存的存 儲單元。不同于閃存單元，代替地使用電場以誘發(fā)固體電解質(zhì)中的 絲生長，類似CBRAM，以改變閾值電壓和/或單元的導(dǎo)通電阻，存 儲單元300不是基于電荷存儲的。有利地，因為它不是基于電荷存 <諸，所以存儲單元300不會有隨著尺寸減小，會折磨閃存的相同類 型的可靠性問題。
存儲單元300包括在襯底306中形成的源極區(qū)302;漏極區(qū)304; 和溝道305。在一些實施例中，襯底306可以是P型襯底，并且源 才及區(qū)302和漏才及區(qū)304可以是N+摻雜區(qū)域。
在一些具有3nm或更小高度的實施例中，和在高度lnm的一 些實施例中，柵氧化層308^皮沉積在襯底306上方。可更改的柵堆 310形成在柵氧化層308上方。柵電極312祐:i殳置在可更改的柵堆 310上方?？筛牡?冊堆310和4冊電才及312由側(cè)壁314約束。
可更改的4冊堆310由諸如石克屬化物玻璃的電解質(zhì)形成，雖然將 理解:可更改的柵堆310可包括其它適合的材料，諸如氧化銅、如氧 化鎳、氧化鋯、氧化鈦、氧化鋁或多鋁氧化物，或鋯酸鍶膜之類的 二元過渡金屬氧化物。諸如包括銀、金或銅真空系統(tǒng)的金屬真空系 統(tǒng)或石灰乂又層系統(tǒng)的其它結(jié)構(gòu)也可用于可更改的4冊堆310。如在下面 將更詳細(xì)描述的，傳導(dǎo)絲可以高4冊電壓在可更改的4冊堆310中生長。 這種傳導(dǎo)絲將對闊^f直電壓或4交〗氐斥冊;〖及電壓下的導(dǎo)通電阻產(chǎn)生影響。 閾值電壓或?qū)娮璧倪@些變化能夠用于存儲信息。
圖4A和4B顯示了絲402在可更改的^"堆310中生長的存4諸 單元300。絲402的存在改變了可更改的^"堆310的電導(dǎo)率，其通 過改變晶體管/存儲單元300的閾值電壓或?qū)娮?，改變了晶體管
溝道305上4冊電壓的井禹合。該絲402沿著通過以高壓施加經(jīng)過4冊氧 化層308的隧道電流產(chǎn)生的場生長。通常，小于可更改的柵堆的厚 度的1V/nm的電壓將對于形成絲402足夠了 ，但也可以使用更高的 電壓。
作為實例，如果可更改的4冊堆310是4艮摻雜的好u屬化物材料， 并JU冊電極312包含4艮，則以高壓產(chǎn)生的場將導(dǎo)致氧化還原反應(yīng)， 其將驅(qū)動Ag+從柵電4及312出來而進(jìn)入可更改的棚-堆310中。在可 更改的柵堆310內(nèi)，這些離子將被還原成Ag，在可更改的柵堆310 內(nèi)形成富Ag簇。類似于CBRAM i殳備中傳導(dǎo)橋的形成，這些富 Ag簇形成絲402。通過反轉(zhuǎn)高壓下的電流，該絲402可減小或去 除。
如圖4B所示，根據(jù)場強(qiáng)和生長絲402花費(fèi)的時間量，絲402可 生長到不同長度。不同絲長度導(dǎo)致可更改的柵堆310的電導(dǎo)率的不 同，以及存儲單元300的閾值電壓或在給定柵電壓下導(dǎo)通電阻的差 異。這種控制晶體管溝道的閾值電壓或電導(dǎo)率的能力可被用于在存 儲單元300中存儲多比特信息。例如，通過區(qū)分晶體管的四種不同 閾值電壓或?qū)щ姞顟B(tài)，兩比特信息可被存儲在存儲單元300中。
如圖4A和4B所示，絲402生長在存4諸單元300的漏才及側(cè)上。 這能夠通過在4冊電才及312和漏4及區(qū)304之間施加偏壓，以施加電流 通過可更改的4冊堆310來實現(xiàn)。這種電流將典型i也在約100nA到 100nA的范圍內(nèi)，這比在寫傳統(tǒng)閃存時通常應(yīng)用的飛安電流高得多。 耳又決于偏壓，用于生長這種絲的場可生成在存^f諸單元300的源才及或 漏極側(cè)上。因此如圖5A和5B所示，通過在柵電極312和源極區(qū) 302 (用于絲502)之間和4冊電極312和漏4及區(qū)304 (用于絲504) 之間施加適合的偏壓，兩個絲502和504可分別生成在可更改的4冊 堆310中，并可生長到不同長度。 圖6顯示了根據(jù)本發(fā)明的存儲單&的可選實施例。如同在其它 實施例中一樣，存儲單元600被構(gòu)造為將固體電解質(zhì)并入晶體管的 才冊才及中的半導(dǎo)體晶體管。存儲單元600包括在襯底606中形成的源 極區(qū)602、漏極區(qū)604和溝道605。柵氧化層608被設(shè)置在襯底606 上方，并且^3"片(gateplate)層610形成在4冊氧化層608上方。該 柵片層610可包括多晶硅材料、諸如Mo，W,或Cr的金屬、導(dǎo)電 的碳材料或其它適合的導(dǎo)電材料。由固體電解質(zhì)形成的可更改的柵 堆612祐:設(shè)置在4冊片層610上方，并且柵電極614祐:設(shè)置在可更改 的柵堆612上方。側(cè)壁616位于存儲單元600的邊緣。
柵片層610的存在將影響流經(jīng)可更改的柵堆612的電流。如圖 7A和7B所示，在存在4冊片層610的情況下，絲702可生長穿過可 更 文的4冊堆612的中央部。
圖8顯示了使用石克屬化物作為固體電解質(zhì)材料，制造類似于 圖3中所示的存儲單元300的存儲單元的方法800。在步驟802中， 傳統(tǒng)處理一皮用于提供上面施加有1-3 nm厚柵氧化層的襯底。在步驟 804中，諸如聚曱基丙烯酸甲酯(PMMA)光刻膠材料的第一光刻膠 材料被沉積在柵氧化層上。該光刻膠材料可例如通過旋轉(zhuǎn)鑄造(spin casting)而:f皮施加，之后光刻月交可以在約170°C焙烘約18小時，以 確保完全去除溶劑。
在步驟806中，光刻膠j皮通過4吏用已知光刻沖支術(shù)曝光光刻月交而 形成圖案，以限定對準(zhǔn)襯底的納米大小的開口。例如，可使用諸如 JEOL 600電子束光刻系統(tǒng)的電子束光刻系統(tǒng)、用約1200 nC/cm2的 區(qū)域劑量來曝光光刻月交。在步驟808中，光刻月交#皮顯影，以在光刻 膠中生成具有陡峭側(cè)壁的高分辨率圖案。這能夠例如通過在包括 11:10:1 MIBK:CS:MEK的顯影劑中曝光已形成圖案的光刻月交約20 秒、而實5見，其中MIBK是1:3的曱基異丁酮(methyl isobutyl ketone):異丙醇；CS是3:7的2-乙氧基乙醇(ethoxyethanol):曱
醇；并且MEK是2.65:7.35的甲基乙基酮乙醇，沖妄著約30秒異丙 醇(IPA)漂洗。這將導(dǎo)致PMMA中的具有陡峭側(cè)壁的高分辨率圖案。
在步驟810中，沉積約20nm的基玻璃。這能夠通過例如使用 電阻式(resistively )加熱的Knudsen型單元或電子束蒸發(fā)在高真空 條件下(約10-6托)從Ge3oSe7o源蒸發(fā)，以確保沉積膜的成份接 近源材沖+的成4分，而實現(xiàn)。在約0.01 nm/sec和約0.1 nm/sec之間并 優(yōu)選地約0.03nm/sec的低沉積率可提供良好的階梯覆蓋(step coverage)并填充窄通孑L。
在步驟812中，沉積約30nm的Ag。這能夠通過蒸發(fā)完成，不 會從沉積玻璃破壞真空。約20nm的基玻璃和約30nm的Ag的厚度 組合旨在保證遍及其深度，玻璃與Ag完全飽和，同時當(dāng)擴(kuò)散結(jié)束 時，留下薄(約10nm)殘余Ag表面層。
在步驟814, Ag被擴(kuò)散入玻璃。這可以通過例如通過暴露于 0.35W/cm2白熾(鴒)寬光語源約70分鐘以^更為Ag溶解于基玻璃 中才是供熱和光。在這個步驟期間，如由與樣本背部^f妻觸的溫度傳感 器所測量的，這將提供近似約100。C的接近穩(wěn)定狀態(tài)的襯底溫度， 其剛好低于使用的任何材料的玻璃轉(zhuǎn)化溫度之下。曝光在高真空條 件下執(zhí)行，以避免電解質(zhì)層的氧化。
在步驟816中，諸如lOOnm的Ag或任何其它4冊極金屬的第二 電才及材料被沉積。這可以例如通過蒸發(fā)完成，不會破壞真空。
在一個可選實施例中，可在光刻月交顯影(步驟808)后和沉積 石克屬化物層(步驟810)前，通過在才冊氧化物上沉積傳導(dǎo)層，可以 制造諸如圖6中所示的存儲單元。該種導(dǎo)電層可包括導(dǎo)電材料，諸 如多晶硅柵片(gateplate)、金屬4冊片(例如包4舌Mo, W,或Cr )或 傳導(dǎo)碳層。
圖9A顯示了才艮據(jù)本發(fā)明的存儲單元的一個可選實施例。存儲 單元900包括^灰雙層系統(tǒng)902，其包括兩層無定形碳。第一層904 是絕緣層，其包括富sp3混合碳的2-3nm碳膜。第二層906是富sp2 混合碳的導(dǎo)電層。該存儲單元卯0還包括:柵氧化層908;源極區(qū)910; 漏才及區(qū)912;溝道913;和可選的4妄觸層914，其包4舌金屬或其它高 導(dǎo)電材并牛。第二層卯6也用作斥冊電才及。
如圖9B所示，在操作中，通過強(qiáng)制電流經(jīng)過碳雙層系統(tǒng)902, sp2絲950能夠形成在富sp3第 一層904中，改變了碳雙層系統(tǒng)的電 導(dǎo)率(和電阻)。在第一層904內(nèi)，通過spS缺陷的轉(zhuǎn)移，電流導(dǎo)致 材料的結(jié)構(gòu)乂人原子尺度sp2/sp3無序到無序的石墨sp2晶疇(domain ) 網(wǎng)絡(luò)變化。電流誘導(dǎo)富sp2簇的轉(zhuǎn)移以形成石墨sp2晶疇的滲透路 徑網(wǎng)絡(luò)，其導(dǎo)致絕緣體到金屬的轉(zhuǎn)換。在富sp2金屬狀態(tài)中的電子 運(yùn)送展示弱溫度依賴導(dǎo)電性，具有大部分空穴和小部分電子載體。 由于經(jīng)過sp3碳阻擋層(barrier)尤其是與電子注射器鄰近的阻擋 層的局部富sp2區(qū)域內(nèi)的絲傳導(dǎo)，出現(xiàn)了一維溝道。這限制低偏壓 時的導(dǎo)電性。另外，當(dāng)受到高電場時，這可能涉及sp、結(jié)合的碳分 子的兀軌道的方向，導(dǎo)致增加的電子發(fā)射。
以相反的極性應(yīng)用電流使富spS第一層904中的sp^茲疇的遷移 反向，減小sp2絲950和^談雙層系統(tǒng)902的電導(dǎo)率(和電阻)。類似 于其它實施例，碳雙層系統(tǒng)的電阻變化導(dǎo)致柵電極與晶體管溝道的 耦合的變化，從而單元的閾值電壓或?qū)娮璧淖兓??？蛇x地，另 外的導(dǎo)電富spS碳層(未顯示)可被放置在柵氧化層908上方，以 用作類似其它實施例中的柵片層的功能。其它材料，諸如其中可形 成導(dǎo)電絲的氧化鎳/鎳層疊，也可以類似的方式用于4艮據(jù)本發(fā)明的存 4諸單元中的石灰雙層系統(tǒng)中。
參照圖10，描述了制造諸如圖9中所示的根據(jù)本發(fā)明的基于 石友雙層的存儲單元的方法1000。在步驟1002中，傳統(tǒng)處理;帔用于 提供襯底，其上面已應(yīng)用l-3nm厚柵氧化層。在步驟1004中，沉 積2-3nm非導(dǎo)電富sp3無定形碳層。在步驟1006中，沉積一層導(dǎo)電 的富sp2無定形碳。雖然這層能夠具有幾乎任何適合的厚度，但是 在一個典型實施例中，該層約10-50nm厚。在步驟1008中，該石灰 層可以可選地被包括諸如Mo， Ti， Ta或其它金屬的金屬或適合的高 導(dǎo)電材料的導(dǎo)電層超過(topped )。在步驟1010中，傳統(tǒng)的碳硬掩 膜(hardmask)技術(shù)被用于蝕刻該堆。器件的加工可根據(jù)傳統(tǒng)的制 造技術(shù)繼續(xù)。
可選地，具有約lnm厚度的另外的導(dǎo)電碳層可被沉積在柵氧化 層和富sp3無定形碳層之間。這種層可在步驟1004前沉積。
除了使用修改柵到溝道的耦合的類似CBRAM的基于非電荷 方式，具有可更改的電導(dǎo)率的其它形式的材料可用于柵堆。例如， 可以4吏用諸如用于PCRAM中的相變材并牛。圖11顯示了基于依賴 溫度的相變材料(諸如Si、多晶硅、無定形碳、硫?qū)倩锘蚱渌m 合的相變材料)的實施例。存儲單元1100，其也還形成晶體管，包 括在襯底1106中的源極區(qū)1102和漏極區(qū)1104。例如可包括l-3nm SK)2的柵氧化層1108^皮沉積在襯底1106中的源極區(qū)1102、漏極區(qū) 1104和溝道區(qū)1105上方。當(dāng)凈皮加熱時，改變其電導(dǎo)率的相變材泮牛 1110位于柵氧化層1108上方，并被連接到柵接觸層1112，其包括 諸如W， WSi，多晶硅，Ni, NiSi或其它適合的導(dǎo)電材料的高導(dǎo)電材 料。在"引入"線1114和"引出"線1116被連接到相變材料1110以提 供用于加熱相變才才沖+的電流，以改變其電導(dǎo)率。例如可包4舌Si02的 絕緣體1118將"《1入"線1114和"引出"線1116與4冊接觸層1112分開。
在#/[乍中，"引入"線1114和"引出"線1116尋皮用于施力口電流經(jīng) 過相變材泮牛1110以加熱相變材讒牛1110。才艮據(jù)它4皮加熱到的溫度，
相變材料1110能夠變得高導(dǎo)電(通常導(dǎo)電晶體形式)或高電阻(通
常非導(dǎo)電無定形形式)。典型地，在超過材料的結(jié)晶溫度的溫度但 低于融化溫度時，材料轉(zhuǎn)換到導(dǎo)電狀態(tài)，同時通過將材料加熱到其 融化溫度之上實現(xiàn)電阻性狀態(tài)。取決于溫度，也可以取得電導(dǎo)率的 中間值。對于本發(fā)明的其它實施例，材料的電導(dǎo)率的變化導(dǎo)致存儲
單元1100的閾值電壓或給定柵電壓時導(dǎo)通電阻的變化。
總之，在本發(fā)明的一個實施例中，半導(dǎo)體晶體管包括源極、漏 才及和溝道。該晶體管還包4舌位于溝道上方的4冊氧化層、4冊電4及和位 于才冊氧化層和4冊電才及之間的可更改的4冊堆層?？筛牡?冊堆層包招r 電阻開關(guān)元件，具有改變柵電極到晶體管溝道的耦合的電導(dǎo)率，并 且從而改變閾值電壓、電導(dǎo)率或給定4冊電壓時半導(dǎo)體晶體管的導(dǎo)通 電阻。在一些實施例中，基于給定柵電壓時其導(dǎo)通電阻，半導(dǎo)體晶
體管存儲信息。在一些實施例中，柵氧化層具有3nm或更小的厚度。
在一些實施例中，電阻開關(guān)元件包括絕緣材料，并在絕緣材料 中可逆地形成導(dǎo)電絲改變了電阻開關(guān)元件的電導(dǎo)率。在一些這些實 施例中，絕緣材料包括固體電解質(zhì)，并且在一些這種實施例中，該 固體電介質(zhì)包括石危屬化物玻璃。在一些實施例中，絕多彖材料包括氧 化銅(Cu-oxide),氧化鎳(Ni-oxide),氧化4告(Zr畫oxide ),氧化 鈦(Ti-oxide)，氧化鋁(Al-oxide)或鋯酸鍶(SrZr03)膜中的至 少一個。在一些實施例中，絕緣材料包括金屬真空系統(tǒng)。在其他實 施例中，絕緣材料包括富spS碳層，并且導(dǎo)電絲包括在富spS碳層中 形成的spZ碳絲。在一些實施例中，施加穿過電介質(zhì)的電流誘發(fā)形 成導(dǎo)電絲。
在一些實施例中，電阻開關(guān)元件包括基于其相位改變其電導(dǎo)率 的相變材沖牛。在一些這些實施例中，相變材并+響應(yīng)相變材并牛的溫度 改變其相。
在一些實施例中，本發(fā)明提供了包括具有溝道、柵氧化層、柵 電極和可更改的4冊堆層的晶體管的存^f渚單元。在存儲單元中存儲的 信息取決于可更改的柵堆層的可改變的電導(dǎo)率。在這些實施例的一
些中，4冊氧化層具有3nm或更小的厚度。在一些實施例中，可更改 的柵堆層包括基于其相位改變其電導(dǎo)率的相變材料。
在一些實施例，可更改的斥冊堆層包括〗氐電導(dǎo)率材并+，并在^氐電 導(dǎo)率材料中形成高導(dǎo)電絲改變可更改的柵堆層的電導(dǎo)率。在一些這 些實施例中，低電導(dǎo)率材料包括固體電解質(zhì)。在一些實施例中，低 電導(dǎo)率材料包括富spS碳層，并且高導(dǎo)電絲包括在富sp"碳層中形成 的富spZ石友絲。
在一些實施例中，施加經(jīng)過可更改的4冊堆層的第一電流i秀發(fā)開
成高導(dǎo)電絲。在這些實施例的一些中，施加經(jīng)過可更改的4冊堆層的 第二電流，沿相對于第一電流的相反方向流動的第二電流反轉(zhuǎn)高導(dǎo) 電絲的形成。
在另一實施例中，本發(fā)明提供一種存儲信息的方法，包括提 供了具有溝道、4冊氧化層、4冊電4及和可更改的4冊堆層的晶體管；并 通過導(dǎo)致在可更改的柵堆層中基于非電荷存儲的物理變化,改變晶 體管的導(dǎo)通電阻，以存儲信息。在一些實施例中，導(dǎo)致可更改的柵
料的相變。在一些實施例中，導(dǎo)致可更改的柵堆層中的基于非電荷 存儲的物理變化包括改變可更改的4冊堆層的電導(dǎo)率；并且從而改變 柵電極和晶體管溝道的耦合。
在一些實施例，可更改的4冊堆層包括^f氐電導(dǎo)率材料，并且改變
電絲。在這些實施例的一些中，可逆i也形成高電導(dǎo)絲包括施加經(jīng)過 可更改的4冊堆層的第一電it。在一些這種實施例中，通過施加第二
電流經(jīng)過可更改的^t冊堆層，來實現(xiàn)反轉(zhuǎn)高傳導(dǎo)絲的形成，其中第二 電流具有相對于第 一 電流方向相反的流動。
在另一實施例中，本發(fā)明提供了一種制造存儲單元的方法，包
括提供摻雜有源極區(qū)、漏極區(qū)和溝道區(qū)的襯底；在溝道區(qū)上方， 施加具有3nm或更小的厚度的4冊氧化層；在4冊氧化層上沉積可更改 的柵堆層，該層包括具有基于非電荷存儲的可改變電導(dǎo)率的材料； 以及在可更改的柵堆層上，沉積柵接觸層。在一些實施例中，沉積 可更改的4冊堆層包括沉積一層石克屬化物3皮璃、沉積一層金屬和將相
當(dāng)一部分金屬擴(kuò)散進(jìn)入石克屬4匕物JE皮璃中。在一些實施例中，沉積可
更改的4冊堆層包4舌沉積二元過渡金屬氧化物。在這些實施例的一些 中，二元過渡金屬氧化物可包括氧化4太、氧化4臬、富氧化鋁 (Aluminium rich oxide)或氧4匕鋯中的至少一個。
在一些實施例中，本方法還包括在沉積可更改的^f冊堆層前，沉 積導(dǎo)電4冊片層。在一些實施例中，沉積可更改的4冊堆層包括5冗積富 sp2混合無定形石灰層，和沉積富sp3混合無定形,友層。
在另一實施例中，本發(fā)明提供一種存儲單元，包括開關(guān)器件， 用于當(dāng)高于閾值電壓的電壓被施加到柵電極處時，導(dǎo)致電流在源極 和漏才及之間流動;以及i殳置在開關(guān)器件中的可改變的電導(dǎo)率裝置，用 于改變開關(guān)器件的導(dǎo)通電阻以存儲信息。在這些實施例的 一些中， 可改變的電導(dǎo)率裝置包括固體電解質(zhì)。在這些實施例的一些中，可 改變的電導(dǎo)率裝置包括相變材料。
在又一實施例中，本發(fā)明提供了半導(dǎo)體晶體管，包括源極、 漏才及和溝道、位于溝道上方的具有3nm或更少的厚度的4冊氧化層、 柵電極和設(shè)置在柵氧化層和柵電極之間的可更改的柵堆層?？筛?的柵堆層通過改變半導(dǎo)體晶體管的導(dǎo)通電阻而存儲信息。
雖然參照特定實施例已展示并描述了本發(fā)明，本領(lǐng)域的^支術(shù)人
員應(yīng)該理解在不背離所附權(quán)利要求限定的本發(fā)明的精神和范圍的 情況下，本發(fā)明可進(jìn)行多種形式和細(xì)節(jié)的變動。例如，根據(jù)本發(fā)明， 存在可用于固體電解質(zhì)或相變材料的多種材料，并存在具有能夠并
料。還將理解這種可更改的電導(dǎo)率元件能夠被引入諸如FinFET、 納米晶體管或其它晶體管設(shè)計的其它晶體管設(shè)計中，以提供根據(jù)本 發(fā)明的存儲單元。此外，應(yīng)該理解根據(jù)本發(fā)明可以使用諸如使用 多柵(poly-gate)代替物的其它實施例。許多其它變形是可能的。 因此，本發(fā)明的范圍由所附權(quán)利要求指示，并且進(jìn)入權(quán)利要求等價 物的涵義和范圍的所有改變期望凈皮包4舌在內(nèi)。
權(quán)利要求
1.一種半導(dǎo)體晶體管，包括源極、漏極和溝道；設(shè)置在所述溝道上方的柵氧化層；柵電極；以及可更改的柵堆層，設(shè)置在所述柵氧化層和所述柵電極之間，所述可更改的柵堆層包括電阻開關(guān)元件，所述電阻開關(guān)元件的電導(dǎo)率是可改變的以改變所述半導(dǎo)體晶體管的導(dǎo)通電阻。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體晶體管，其中，所述半導(dǎo)體晶體 管基于在給定柵電壓時對所述半導(dǎo)體晶體管的導(dǎo)通電阻的改 變而存儲信息。
3. 根據(jù)權(quán)利要求1所述的半導(dǎo)體晶體管，其中，所述柵氧化層具 有3 nm或更小的厚度。
4. 根據(jù)權(quán)利要求1所述的半導(dǎo)體晶體管，其中，所述電阻開關(guān)元 件包括絕緣材料，以及其中，所述電阻開關(guān)元件的所述導(dǎo)電率 通過在所述絕緣材料中可逆地形成導(dǎo)電絲而被改變。
5. 根據(jù)權(quán)利要求4所述的半導(dǎo)體晶體管，其中，所述絕緣材料包 括固體電解質(zhì)。
6. 根據(jù)權(quán)利要求5所述的半導(dǎo)體晶體管，其中，所述固體電解質(zhì) 包括辟b屬化物3皮璃。
7. 根據(jù)權(quán)利要求4所述的半導(dǎo)體晶體管，其中，所述絕緣材料包 4舌氧化銅、氧化鎳、氧化4告、氧化鈥、氧化鋁或SrZr03膜中 的至少一種。
8. 根據(jù)權(quán)利要求4所述的半導(dǎo)體晶體管，其中，所述絕緣材料包 括金屬真空系統(tǒng)。
9. 根據(jù)權(quán)利要求4所述的半導(dǎo)體晶體管，其中，所述絕緣材料包 括富spS碳層，以及其中，所述導(dǎo)電絲包括形成在所述富sp3 碳層中的富spZ碳絲。
10. 根據(jù)權(quán)利要求4所述的半導(dǎo)體晶體管，其中，施加電流通過所 述絕緣材料誘發(fā)所述導(dǎo)電絲的形成。
11. 根據(jù)權(quán)利要求1所述的半導(dǎo)體晶體管，其中，所述電阻開關(guān)元 件包括基于其相位改變其電導(dǎo)率的相變材料。
12. 根據(jù)權(quán)利要求11所述的半導(dǎo)體晶體管，其中，所述相變材料 響應(yīng)所述相變材沖+的溫度改變其相位。
13. —種存^f諸單元，包4舌晶體管，其包括溝道、柵氧化層、柵電極和可更改的柵 堆層；其中，在所述存儲單元中存儲的信息取決于所述可更改 的才冊堆層的可改變的電導(dǎo)率。
14. 根據(jù)權(quán)利要求13所述的存儲單元，其中，所述柵氧化層具有 3 nm或更小的厚度。
15. 根據(jù)權(quán)利要求13所述的存儲單元，其中，所述可更改的柵堆 層包括低電導(dǎo)率材料，以及其中，在所述低電導(dǎo)率材料中形成 高導(dǎo)電絲改變了所述可更改的^^堆層的電導(dǎo)率。
16. 根據(jù)權(quán)利要求15所述的存儲單元，其中，所述低電導(dǎo)率材料 包4舌固體電解質(zhì)。
17. 根據(jù)權(quán)利要求15所述的存儲單元，其中，所述低電導(dǎo)率材料 包括富sph友層，以及其中，所述高導(dǎo)電絲包括形成在所述富 sp^友層中的富sp^友絲。
18. 根據(jù)權(quán)利要求15所述的存儲單元，其中，施加第一電流經(jīng)過 所述可更改的柵堆層誘發(fā)所述高導(dǎo)電絲的形成。
19. 根據(jù)權(quán)利要求18所述的存儲單元，其中，施加第二電流經(jīng)過 所述可更改的柵堆層，反轉(zhuǎn)所述高導(dǎo)電絲的形成，其中，所述 第二電流沿相7十于所述第 一 電流的相反方向流動。
20. 才艮據(jù)4又利要求13所述的存儲單元，其中，所述可更改的4冊堆 層包括基于其相位改變其電導(dǎo)率的相變材料。
21. —種存儲信息的方法，包括提供包括溝道、柵氧化層、柵電極和可更改的柵堆層的 晶體管；以及通過導(dǎo)致所述可更改的柵堆層中基于非電荷存儲的物理 變化，改變所述晶體管的導(dǎo)通電阻，以存〗諸信息。
22. 才艮據(jù)權(quán)利要求21所述的方法，其中，導(dǎo)致所述可更改的柵堆 的柵堆層的電導(dǎo)率，
23. 4艮據(jù)4又利要求22所述的方法，其中，所述可更改的柵堆層包 括低電導(dǎo)率材料，以及其中，改變所述可更改的柵堆層的電導(dǎo) 率包括在所述低電導(dǎo)率材料中可逆地形成高導(dǎo)電絲。
24. 根據(jù)權(quán)利要求23所述的方法，其中，可逆地形成所述高電導(dǎo) 絲包括施加經(jīng)過所述可更改的4冊堆層的第 一 電流。
25. 根據(jù)權(quán)利要求24所述的方法，還包括通過施加第二電流經(jīng) 過所述可更改的柵堆層，反轉(zhuǎn)所述高導(dǎo)電絲的形成，所述第二 電流具有相對于所述第 一 電流方向相反的流向。
26. 根據(jù)權(quán)利要求21所述的存儲單元，其中，導(dǎo)致所述可更改的 柵堆層中基于非電荷存儲的物理變化包括導(dǎo)致所述可更改的 柵堆中材料的相變。
27. —種制造存^f渚單元的方法，包括提供摻雜有源極區(qū)、漏極區(qū)和溝道區(qū)的襯底；在所述溝道區(qū)上方，施加4冊氧化層，所述柵氧化層具有 約3nm或更小的厚度；在所述4冊氧4匕層上，沉積可更改的4冊堆層，所述可更改以及在所述可更改的棚-堆層上，沉積柵4妄觸層。
28. 根據(jù)權(quán)利要求27所述的方法，其中，沉積所述可更改的柵堆 層包括沉積一層硫?qū)倩锊Ａ?；沉積一層金屬；以及 將一部分金屬擴(kuò)散入所述硫?qū)倩锊ＡА?br> 29. 才艮據(jù)4又利要求27所述的方法，其中，沉積所述可更改的沖冊堆 層包4舌沉積二元過渡金屬氧化物。
30. 才艮據(jù)4又利要求29所述的方法，其中，沉積二元過渡金屬氧化 物包括沉積包括氧化鈥、氧化鎳、富氧化鋁或氧化鋯中的至 少 一種的二元過渡金屬氧化物。
31. 根據(jù)權(quán)利要求27所述的方法，還包括在沉積所述可更改的 柵堆層之前，沉積導(dǎo)電柵片層。
32. 根據(jù)權(quán)利要求27所述的方法，其中，沉積所述可更改的柵堆 層包括:沉積富含sp2混合無定形石友的層；以及 ;冗積富含sp3混合無定形一談的層。
33. —種存4諸單元，包括開關(guān)裝置，用于當(dāng)高于閾值電壓的電壓被施加到柵電極 時，導(dǎo)致電流在源4及和漏才及之間流動；以及可改變電導(dǎo)率裝置，設(shè)置在所述開關(guān)裝置中，用于改變 所述開關(guān)裝置的導(dǎo)通電阻以存儲信息。
34. 根據(jù)權(quán)利要求33所述的存儲單元，其中，所述可改變電導(dǎo)率 裝置包括固體電解質(zhì)。
35. 根據(jù)權(quán)利要求33所述的存儲單元，其中，所述可改變電導(dǎo)率 裝置包括相變材料。
36. —種半導(dǎo)體晶體管，包括 源才及、漏才及和溝道；柵氧化層，設(shè)置在所述溝道上方，所述柵氧化層具有約3 nm或更小的厚度；才冊電4及；以及可更改的柵堆層，設(shè)置在所述柵氧化層和所述柵電極之 間，所述可更改的柵堆層通過改變所述半導(dǎo)體晶體管的導(dǎo)通電 阻而存儲信息。
全文摘要
提供了一種用于存儲信息的裝置和方法，包括使用具有溝道、柵氧化層、柵電極和可更改的柵堆層的晶體管。通過導(dǎo)致可更改的柵堆層中基于非電荷存儲的物理變化來改變晶體管的導(dǎo)通電阻，以存儲信息。
文檔編號H01L29/78GK101170132SQ200710165129
公開日2008年4月30日 申請日期2007年10月29日 優(yōu)先權(quán)日2006年10月27日
發(fā)明者弗朗茨·科魯普爾 申請人:奇夢達(dá)股份公司