專利名稱：可編程存儲(chǔ)器、可編程存儲(chǔ)器單元與其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種存儲(chǔ)器，特別是涉及一種可編程存儲(chǔ)器及其制造方法。
背景技術(shù)：
快閃存儲(chǔ)器(flash memory)具有非揮發(fā)性的信息儲(chǔ)存能力，所以應(yīng)用 的層面十分廣泛。 一般說(shuō)來(lái)，快閃存儲(chǔ)器分為編碼型快閃存儲(chǔ)器(NORFlash) 與儲(chǔ)存型快閃存儲(chǔ)器(NAND Flash)兩種。在編碼型快閃存儲(chǔ)器中，每一
個(gè)存儲(chǔ)器單元(Cell)均與一個(gè)字線(WordLine)及一個(gè)位線(BitLine)連
么士
,口 。
在快閃存儲(chǔ)器中， 一般使用浮動(dòng)?xùn)艠O來(lái)儲(chǔ)存代表信息的電荷。浮動(dòng)?xùn)艠O 元件通常需要保持較高的耦合率(coupling ratio )。耦合率是指浮動(dòng)?xùn)艠O與控 制柵極間介電層與浮動(dòng)?xùn)艠O介電層的電容耦合率。增加耦合率可以降低操作 電壓，并提升元件的效能。
美國(guó)專利6,724,029號(hào)提出一種可編程存儲(chǔ)器單元結(jié)構(gòu)。在此孿位單元 (twin bit cell)中，矩形的浮動(dòng)?xùn)艠O區(qū)域只有兩邊被控制柵極所包圍。由于 控制柵極的長(zhǎng)度，耦合率較低且存儲(chǔ)器單元較大。
另一方面，美國(guó)專利6，635，532提出一種制造編碼型快閃存儲(chǔ)器的方法。 在所制得的編碼型快閃存儲(chǔ)器中，由于其漏極非共漏極(common-drain), 需要許多的漏極接觸來(lái)維持個(gè)別漏極的電連接，于是占據(jù)了基材上已經(jīng)十分 有限的空間。
于是需要一種新穎的可編程存儲(chǔ)器與可編程存儲(chǔ)器單元來(lái)克服此等問(wèn)題。

發(fā)明內(nèi)容
本發(fā)明于是提出 一種新穎的可編程存儲(chǔ)器，由于使用共源極 (common-source)與共漏極的方式，能夠提升基材上存儲(chǔ)器單元的密度。 又在此新穎的可編程存儲(chǔ)器中還包含有新穎的可編程存儲(chǔ)器單元?？删幊檀?br> 儲(chǔ)器單元優(yōu)選為孿位單元，其中利用特殊呈n字形的介電層帽蓋住浮動(dòng)?xùn)?極，以增加耦合率。如此一來(lái)，于是可以P爭(zhēng)低操作電壓，所以提升了元件的效能。
本發(fā)明首先提供一種可編程存儲(chǔ)器單元，包含基材；共享控制柵極；位 于基材與共享控制柵極間的控制柵極介電層；分別位于共享控制柵極一側(cè)的 第 一與第二浮動(dòng)?xùn)艠O；分別位于基材與第 一以及第二浮動(dòng)?xùn)艠O間的第 一與第 二浮動(dòng)?xùn)艠O介電層；覆蓋第一浮動(dòng)?xùn)艠O的頂部與兩側(cè)并接觸共享控制柵極的 第 一介電層；覆蓋第二浮動(dòng)?xùn)艠O的頂部與兩側(cè)并接觸共享控制柵極的第二介 電層，其中共享控制柵極分別包覆第一介電層以及第二介電層；以及分別位
于第 一浮動(dòng)?xùn)艠O介電層與第二介電層浮動(dòng)?xùn)艠O介電層旁的源/漏極。
本發(fā)明又提供一種可編程存儲(chǔ)器結(jié)構(gòu)，包含有基材；位于基材上并沿第
一方向延伸的有源區(qū)域；分別位于有源區(qū)域一側(cè)并沿第一方向延伸的共源極
與共漏極；與共源極電連接的第一與第二源極接觸；與共漏極電連接的第一
與第二漏極接觸；以及多個(gè)可編程存儲(chǔ)器單元，其設(shè)于有源區(qū)域中并介于第
一與第二源極接觸以及第 一與第二漏極接觸間。
本發(fā)明再提供一種制造可編程存儲(chǔ)器中介電結(jié)構(gòu)的方法，包含 提供基材，其中具有源極摻雜區(qū)與漏極摻雜區(qū)，源極摻雜區(qū)與漏極摻雜
區(qū)上分別形成有源極絕緣結(jié)構(gòu)與漏極絕緣結(jié)構(gòu)并分別和共源極以及共漏極
電連接，并且以浮動(dòng)?xùn)叛趸飳痈采w暴露出的基材；
再在源極絕緣結(jié)構(gòu)、漏極絕緣結(jié)構(gòu)與浮動(dòng)?xùn)叛趸飳由享槕?yīng)性地沉積多
晶娃層；
之后蝕刻多晶硅層，以在源極絕緣結(jié)構(gòu)與漏極絕緣結(jié)構(gòu)的側(cè)壁上形成一 組相對(duì)應(yīng)的第 一與第二浮動(dòng)?xùn)臹l;
移除部分源極絕緣結(jié)構(gòu)與部分漏極絕緣結(jié)構(gòu)；
在源極絕緣結(jié)構(gòu)、漏極絕緣結(jié)構(gòu)與浮動(dòng)?xùn)叛趸飳由显俅雾槕?yīng)性地沉積 介電層；
選擇性移除介電層以暴露出源極絕緣結(jié)構(gòu)、漏極絕緣結(jié)構(gòu)與浮動(dòng)?xùn)叛趸?物層，以分別形成第一與第二介電結(jié)構(gòu)以分別包覆第一與第二浮動(dòng)?xùn)艠O；
在該浮動(dòng)?xùn)叛趸飳由闲纬煽刂茤艠O介電層；以及
形成共享控制柵極層，其覆蓋源極絕緣結(jié)構(gòu)、漏極絕緣結(jié)構(gòu)與控制柵極 介電層以及包覆第一與第二介電結(jié)構(gòu)。


圖1例示本發(fā)明可編程存儲(chǔ)器單元的優(yōu)選實(shí)施例。
圖2例示本發(fā)明可編程存儲(chǔ)器結(jié)構(gòu)的布局的優(yōu)選實(shí)施例,
圖3-9例示制造本發(fā)明可編程存儲(chǔ)器的方法。
附圖標(biāo)記說(shuō)明
100可編程存儲(chǔ)器單元 101基材
110共享控制柵極 111控制柵極介電層
120第一浮動(dòng)?xùn)艠O 130第二浮動(dòng)?xùn)艠O
140第一浮動(dòng)?xùn)艠O介電層 150第二浮動(dòng)?xùn)艠O介電層
160第一介電層
170第二介電層
180/190源/漏極
220有源區(qū)域
231第一源極接觸
240共漏極
242第二漏極接觸
260字線
310源極摻雜區(qū)
312漏極絕緣結(jié)構(gòu)
330浮動(dòng)?xùn)叛趸飳?br> 341第一浮動(dòng)?xùn)艠O
350介電層
352第二介電結(jié)構(gòu)
360共享控制柵極層
380層間介電層
161第一絕緣結(jié)構(gòu) 171第二絕緣結(jié)構(gòu) 200可編程存儲(chǔ)器結(jié)構(gòu) 230共源^L 232第二源極接觸 241第一漏極接觸 250可編程存儲(chǔ)器單元 300基材
311源極絕緣結(jié)構(gòu) 320漏極摻雜區(qū) 340多晶硅層 342第二浮動(dòng)?xùn)艠O 351第一介電結(jié)構(gòu) 355控制柵極介電層 370字線
具體實(shí)施例方式
在本發(fā)明新穎的可編程存儲(chǔ)器中，由于使用共源極與共漏極的方式以取 代傳統(tǒng)的源極與漏極，能夠提升基材上存儲(chǔ)器單元的密度以降低成本。又在 此新穎的可編程存儲(chǔ)器中還包含有新穎的可編程存儲(chǔ)器單元，其為孿位單
元，利用特殊呈n字形的介電層帽蓋住浮動(dòng)?xùn)艠O，以增加耦合率，于是可以 降低操作電壓，并提升元件的效能。
請(qǐng)參考圖1,例示本發(fā)明可編程存儲(chǔ)器單元的優(yōu)選實(shí)施例。本發(fā)明可編 程存儲(chǔ)器單元100包含基材101、共享控制柵極110、控制柵極介電層lll、 第一浮動(dòng)?xùn)艠O120、第二浮動(dòng)4冊(cè)極130、第一浮動(dòng)?xùn)艠O介電層140、第二浮動(dòng) 柵極介電層150、第一介電層160與第二介電層170。源/漏極180/190分別 位于第一浮動(dòng)?xùn)沤殡妼訕O140與第二浮動(dòng)?xùn)艠O介電層150旁。
基材101通常為半導(dǎo)體基材，例如硅。共享控制柵極110同時(shí)為第一浮 動(dòng)?xùn)艠O120與第二浮動(dòng)?xùn)艠O130所共享，以控制第一浮動(dòng)?xùn)艠O120與第二浮 動(dòng)?xùn)艠O130。共享控制柵極110、第一浮動(dòng)?xùn)艠O120與第二浮動(dòng)?xùn)艠O130通 常包含經(jīng)摻雜的多晶硅，使其具有導(dǎo)電性。控制柵極介電層111，是位于基 材101與共享控制柵極110間，并通常由高品質(zhì)的氧化物所形成，例如硅氧 化物，厚度可以為150A 300A左右。
如圖所示，第一浮動(dòng)4冊(cè)極120與第二浮動(dòng)4冊(cè)極130分別位于共享控制4t 極110的一側(cè)。在基材101與第一浮動(dòng)?xùn)艠O120以及第二浮動(dòng)?xùn)艠O130間分 別有第一浮動(dòng)?xùn)艠O介電層140與第二浮動(dòng)?xùn)艠O介電層150位于其中，并通常 由高品質(zhì)的氧化物所形成，例如硅氧化物，厚度可以為70A 120A左右。
分別接觸共享控制柵極110的第一介電層160與第二介電層170，各覆 蓋住第一浮動(dòng)?xùn)艠O120與第二浮動(dòng)?xùn)艠O130的頂部與兩側(cè)。此外，共享控制 柵極110又分別包覆住第一介電層160以及第二介電層170。第一介電層160 與第二介電層170可以獨(dú)立的包含多層結(jié)構(gòu)。此等多層結(jié)構(gòu)，例如可以是氧 化物-氮化物-氧化物(ONO)的復(fù)合介電結(jié)構(gòu)。
本發(fā)明可編程存儲(chǔ)器單元IOO的優(yōu)點(diǎn)在于，至少一介電層是呈n字形帽 蓋住至少一浮動(dòng)?xùn)艠O，使得浮動(dòng)?xùn)艠O的上半部幾乎完全為介電層所包覆。由 于耦合率是指浮動(dòng)?xùn)艠O與控制柵極間介電層與浮動(dòng)?xùn)艠O介電層的電容耦合 率，此等增大的耦合率可以有效降低操作電壓，以提升元件的效能。
若有需要，源/漏極180/190上還可以分別有第一絕緣結(jié)構(gòu)161與第二絕 緣結(jié)構(gòu)171，各自接觸第一浮動(dòng)?xùn)艠O120與第二浮動(dòng)?xùn)艠O130。第一絕緣結(jié) 構(gòu)161與第二絕緣結(jié)構(gòu)171通常由高品質(zhì)的氧化物所形成。
若第一絕緣結(jié)構(gòu)161與第二絕緣結(jié)構(gòu)171存在時(shí)，第一介電層160與第 二介電層170就會(huì)以不對(duì)稱的方式分別覆蓋第一浮動(dòng)?xùn)艠O120與第二浮動(dòng)?xùn)?br> 極130,此亦為本發(fā)明可編程存儲(chǔ)器單元100的另一項(xiàng)結(jié)構(gòu)上的特征所在。
請(qǐng)參考圖2，例示本發(fā)明可編程存儲(chǔ)器結(jié)構(gòu)的布局的優(yōu)選實(shí)施例。本發(fā) 明可編程存儲(chǔ)器結(jié)構(gòu)200包含位于底部的基材(圖未示)、有源區(qū)域220、共 源極230、共漏極240、第一源極接觸231、第二源極接觸232、第一漏極接 觸241、第二漏極接觸242與可編程存儲(chǔ)器單元250。
基材通常為半導(dǎo)體基材，例如硅。位于基材上的有源區(qū)域220是沿著任 意指定的第一方向201延伸。此外，共源極230與共漏極240還分別位于有 源區(qū)域220的 一側(cè)并同時(shí)沿第 一方向201延伸。
多個(gè)可編程存儲(chǔ)器單元250設(shè)于有源區(qū)域220中。第一源極接觸231與 第二源極接觸232相隔一段距離后^^別與共源極230電連接。類似地，第一 漏極接觸241與第二漏極接觸242在相隔一段距離后分別與共漏極240電連 接。第一源極接觸231、第二源極接觸232、第一漏極接觸241與第二漏極 接觸242 —起使得若干數(shù)量的可編程存儲(chǔ)器單元250位于其間。若介于第一 源極接觸231、第二源極接觸232、第一漏^ L接觸241與第二漏極接觸242 間的可編程存儲(chǔ)器單元250愈多，愈能有效使用基材上有限的空間來(lái)提升基 材上存儲(chǔ)器單元的密度以降低成本。例如，此等可編程存儲(chǔ)器單元可大于10 個(gè)，優(yōu)選可大于15個(gè)，更優(yōu)選可大于20個(gè)，視共源極與共漏極材料的電阻 而定。
統(tǒng)的源極與漏極所占去的空間，來(lái)提升基材上存儲(chǔ)器單元的密度以降低成 本。
可編程存儲(chǔ)器單元250較佳包含雙浮動(dòng)?xùn)艠O結(jié)構(gòu)，亦即孿位單元的結(jié)構(gòu)。 可編程存儲(chǔ)器單元250例如可以包含基材、共享控制柵極、位于基材與共享 控制柵極間的控制柵極介電層、分別位于共享控制柵極一側(cè)的第一與第二浮 動(dòng)?xùn)艠O、分別位于基材與第 一以及第二浮動(dòng)?xùn)艠O間的第 一與第二浮動(dòng)?xùn)艠O介 電層、覆蓋第一浮動(dòng)?xùn)艠O的頂部與兩側(cè)并接觸共享控制柵極的第一介電層、 覆蓋第二浮動(dòng)?xùn)艠O的頂部與兩側(cè)并接觸共享控制柵極的第二介電層，其中共 享控制柵極分別包覆第一介電層以及第二介電層，以及分別位于第一浮動(dòng)?xùn)?極與第二浮動(dòng)4冊(cè)極旁的源/漏極，即如圖i中所例示的。
此外，可編程存儲(chǔ)器結(jié)構(gòu)200還可以包含沿第二方向202延伸的字線 260，其電連接相鄰可編程存儲(chǔ)器單元250中的共享控制柵極。優(yōu)選地，第
二方向202與第一方向201垂直。介電層優(yōu)選地可以呈n字形帽蓋住浮動(dòng)?xùn)?極，使得浮動(dòng)?xùn)艠O的上半部幾乎完全為介電層所包覆。由于耦合率是指浮動(dòng) 柵極與控制柵極間介電層與浮動(dòng)?xùn)艠O介電層的電容耦合率，此等增大的耦合 率還可以有效降低操作電壓，以提升元件的效能。
請(qǐng)參考圖3-9,例示制造本發(fā)明可編程存^f諸器的方法。首先提供基材300， 其中具有源極摻雜區(qū)310與漏極摻雜區(qū)320，其分別和共源極(圖未示)以 及共漏極(圖未示)電連接，上方還分別形成有源極絕緣結(jié)構(gòu)311與漏極絕 緣結(jié)構(gòu)312。另外，浮動(dòng)?xùn)叛趸飳?30覆蓋住暴露出的基材300?；耐?常為半導(dǎo)體基材，例如硅。源極絕緣結(jié)構(gòu)311與漏極絕緣結(jié)構(gòu)312通常為氧 化物，例如由高密度等離子體化學(xué)氣相沉積法所形成的。
然后，如圖4所示，在源極絕緣結(jié)構(gòu)311、漏極絕緣結(jié)構(gòu)312與浮動(dòng)?xùn)?氧化物層330上順應(yīng)性地沉積多晶硅層340。例如，可以使用低壓化學(xué)氣相 沉積法(LPCVD)與原位摻雜(in-situ implantation)以4參入N-摻雜劑，佳_ 得所得的多晶硅層340的厚度介于約200A-300A間。
接著，如圖5所示，使用干蝕刻法移除多余的多晶硅層340，以于源極 絕緣結(jié)構(gòu)311與漏極絕緣結(jié)構(gòu)312的側(cè)壁上形成一組相對(duì)應(yīng)的第一浮動(dòng)?xùn)艠O 341與第二浮動(dòng)?xùn)艠O342。蝕刻后，第一浮動(dòng)?xùn)艠O341與第二浮動(dòng)?xùn)艠O342 的頂部會(huì)稍微傾斜。
繼續(xù)，如圖6所示，使用另一干蝕刻法移除部分源極絕緣結(jié)構(gòu)311與部 分漏極絕緣結(jié)構(gòu)312。優(yōu)選地，在干蝕刻后源極絕緣結(jié)構(gòu)311與漏極絕緣結(jié) 構(gòu)312的高度較基材高出約4Q0A-800A。
之后，如圖7所示,再在源極絕緣結(jié)構(gòu)311、漏極絕緣結(jié)構(gòu)312與浮動(dòng) 柵氧化物層330上順應(yīng)性地沉積介電層350，厚度大約介于100A-300A間。 介電層350此時(shí)完全覆蓋住第一浮動(dòng)?xùn)艠O341與第二浮動(dòng)?xùn)艠O342。介電層 350可以包含多層結(jié)構(gòu)，例如可以是氧化物-氮化物-氧化物的復(fù)合介電結(jié)構(gòu)。
再來(lái)，如圖8所示，使用非等性干蝕刻移除介電層350以暴露出源極絕 緣結(jié)構(gòu)311、漏極絕緣結(jié)構(gòu)312、浮動(dòng)?xùn)叛趸飳?30，以分別形成第一介電 結(jié)構(gòu)351與第二介電結(jié)構(gòu)352。此時(shí)，干蝕刻法也許會(huì)部分地但非全面地減 低第一介電結(jié)構(gòu)351與第二介電結(jié)構(gòu)352的厚度。例如，當(dāng)介電層350是氧 化物-氮化物-氧化物(ONO)的復(fù)合介電結(jié)構(gòu)時(shí)，至少一層氧化物會(huì)留下來(lái)。
視情況需要，此時(shí)還可以進(jìn)一步將摻雜劑打入被第一浮動(dòng)?xùn)艠O341與第
二浮動(dòng)?xùn)艠O342所覆蓋住的基材300中，這樣可以調(diào)整閾值電壓(Vt)。此 后，再使用快速氧化工藝(RTO),在浮動(dòng)?xùn)叛趸飳?30上形成控制柵極介 電層355,另并可增加位于第一浮動(dòng)?xùn)艠O341與第二浮動(dòng)?xùn)艠O342上的第一 介電結(jié)構(gòu)351及第二介電結(jié)構(gòu)352的可靠度。這樣，便完成了本發(fā)明可編程 存儲(chǔ)器中的介電結(jié)構(gòu)。
最后，如圖9所示，例如可以^使用低壓化學(xué)氣相沉積法(LPCVD)來(lái)形 成共享控制柵極層360，其可以覆蓋源極絕緣結(jié)構(gòu)311、漏極絕緣結(jié)構(gòu)312、 控制柵極介電層355以及第一介電結(jié)構(gòu)351與第二介電結(jié)構(gòu)352。共享控制 柵極層360通常包含經(jīng)摻雜的多晶硅，使其具有導(dǎo)電性。
之后，還可以進(jìn)一步在共享控制柵極層360上形成由金屬硅化物所組成 的字線370、層間介電層380等等。或者，分別形成數(shù)個(gè)與共源極電連接的 源極接觸，以及數(shù)個(gè)與共漏極電連接的漏極接觸等等。此等已知的步驟在此 不多贅述。
以上所述僅為本發(fā)明的優(yōu)選實(shí)施例，凡依本發(fā)明權(quán)利要求所做的均等變 化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1. 一種可編程存儲(chǔ)器單元，包含:基材；共享控制柵極；控制柵極介電層，位于該基材與該共享控制柵極間；第一浮動(dòng)?xùn)艠O與第二浮動(dòng)?xùn)艠O，分別位于該共享控制柵極的一側(cè)；第一浮動(dòng)?xùn)艠O介電層與第二浮動(dòng)?xùn)艠O介電層，分別位于該基材與該第一浮動(dòng)?xùn)艠O以及該第二浮動(dòng)?xùn)艠O間；第一介電層，覆蓋該第一浮動(dòng)?xùn)艠O的頂部與兩側(cè)并接觸該共享控制柵極；第二介電層，覆蓋該第二浮動(dòng)?xùn)艠O的頂部與兩側(cè)并接觸該共享控制柵極，其中該共享控制柵極分別包覆該第一介電層以及該第二介電層；以及源/漏極，分別位于該第一浮動(dòng)?xùn)艠O介電層與該第二浮動(dòng)?xùn)艠O介電層旁。
2. 如權(quán)利要求1的可編程存儲(chǔ)器單元，其中該第一介電層以不對(duì)稱的方 式覆蓋該第一浮動(dòng)?xùn)艠O。
3. 如權(quán)利要求1的可編程存儲(chǔ)器單元，其中該第二介電層以不對(duì)稱的方 式覆蓋該第二浮動(dòng)?xùn)艠O。
4. 如權(quán)利要求1的可編程存儲(chǔ)器單元，還包含位于該源/漏極上的第一 絕緣結(jié)構(gòu)與第二絕緣結(jié)構(gòu)，且該第 一浮動(dòng)?xùn)艠O與該第二浮動(dòng)?xùn)艠O分別接觸該 第 一絕緣結(jié)構(gòu)與該第二絕緣結(jié)構(gòu)。
5. —種可編程存儲(chǔ)器結(jié)構(gòu)，包含， 基材；有源區(qū)域，位于該基材上并沿第一方向延伸； 共源極，位于該有源區(qū)域的一側(cè)并沿該第一方向延伸； 共漏極，位于該有源區(qū)域的另一側(cè)并沿該第一方向延伸； 第一源極接觸與第二源極接觸，其與該共源極電連接； 第一漏極接觸與第二漏極接觸，其與該共漏極電連接；以及 多個(gè)可編程存儲(chǔ)器單元，其設(shè)于該有源區(qū)域中并介于該第一源極接觸與 該第二源極接觸以及該第 一漏極接觸與該第二漏極接觸間。
6. 如權(quán)利要求5的可編程存儲(chǔ)器結(jié)構(gòu)，其中該可編程存儲(chǔ)器單元包含 該基材；共享控制柵極； 控制柵極介電層，位于該基材與該共享控制柵極間； 第一浮動(dòng)?xùn)艠O與第二浮動(dòng)?xùn)艠O，分別位于該共享控制柵極的一側(cè)； 第一浮動(dòng)?xùn)艠O介電層與第二浮動(dòng)?xùn)艠O介電層，分別位于該基材與該第一 浮動(dòng)?xùn)艠O以及該第二浮動(dòng)?xùn)艠O間；第一介電層，覆蓋該第一浮動(dòng)?xùn)艠O的頂部與兩側(cè)并接觸該共享控制柵極；第二介電層，覆蓋該第二浮動(dòng)?xùn)艠O的頂部與兩側(cè)并接觸該共享控制柵 極，其中該共享控制柵極分別包覆該第一介電層以及該第二介電層；以及 源/漏極，分別位于該第 一浮動(dòng)?xùn)艠O介電層與該第二浮動(dòng)?xùn)艠O介電層旁。
7. 如權(quán)利要求5的可編程存儲(chǔ)器結(jié)構(gòu)，其中該多個(gè)可編程存儲(chǔ)器單元大 于10個(gè)。
8. 如權(quán)利要求5的可編程存儲(chǔ)器結(jié)構(gòu)，還包含沿第二方向延伸且電連接 該共享控制柵極的字線。
9. 一種可編程存儲(chǔ)器的制作方法，包含提供基材，其中該基材中具有源極摻雜區(qū)與漏極摻雜區(qū)，該源極摻雜區(qū) 與該漏極摻雜區(qū)上分別形成有源極絕緣結(jié)構(gòu)與漏極絕緣結(jié)構(gòu)并分別和共源 極以及共漏極電連接，并且浮動(dòng)?xùn)叛趸飳痈采w暴露出的該基材；在該源極絕緣結(jié)構(gòu)、該漏極絕緣結(jié)構(gòu)與該浮動(dòng)?xùn)叛趸飳由享槕?yīng)性地沉 積多晶硅層；蝕刻該多晶硅層，以在該源極絕緣結(jié)構(gòu)與該漏極絕緣結(jié)構(gòu)的側(cè)壁上形成 一組相對(duì)應(yīng)的第 一浮動(dòng)?xùn)艠O與第二浮動(dòng)?xùn)艠O；移除部分該源極絕緣結(jié)構(gòu)與部分該漏極絕緣結(jié)構(gòu)；在該源極絕緣結(jié)構(gòu)、該漏極絕緣結(jié)構(gòu)與該浮動(dòng)?xùn)叛趸飳由享槕?yīng)性地沉 積介電層；移除該介電層以暴露出該源極絕緣結(jié)構(gòu)、該漏極絕緣結(jié)構(gòu)與該浮動(dòng)?xùn)叛?化物層以分別形成該第 一 與該第二介電結(jié)構(gòu)；在該浮動(dòng)?xùn)叛趸飳由闲纬煽刂茤艠O介電層；以及形成共享控制柵極層，其覆蓋該源極絕緣結(jié)構(gòu)、該漏極絕緣結(jié)構(gòu)、該控 制柵極介電層以及該第 一 與該第二介電結(jié)構(gòu)。
10. 如權(quán)利要求9的可編程存儲(chǔ)器的制作方法，還包含 形成第一源極接觸與第二源極接觸，其與該共源極電連接；以及 形成第一漏極接觸與第二漏極接觸，其與該共漏極電連接。
全文摘要
本發(fā)明公開(kāi)了一種可編程存儲(chǔ)器、可編程存儲(chǔ)器單元與其制造方法。可編程存儲(chǔ)器結(jié)構(gòu)包含基材、有源區(qū)域、分別位于有源區(qū)域一側(cè)的共源極與共漏極、與共源極電連接的第一與第二源極接觸、與共漏極電連接的第一與第二漏極接觸，以及介于第一與第二源極接觸以及第一與第二漏極接觸間的多個(gè)可編程存儲(chǔ)器單元，其包含包覆第一浮動(dòng)?xùn)艠O的第一介電層與包覆第二浮動(dòng)?xùn)艠O的第二介電層。
文檔編號(hào)H01L27/115GK101383351SQ20071014880
公開(kāi)日2009年3月11日 申請(qǐng)日期2007年9月3日 優(yōu)先權(quán)日2007年9月3日
發(fā)明者張錫華, 蕭清南, 陳茂泉, 黃仲麟 申請(qǐng)人:南亞科技股份有限公司