專(zhuān)利名稱(chēng)：半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體裝置及其形成方法，且特別涉及一種在源/漏極延伸區(qū)具有降低的寄生電阻(parasiticresistance)的半導(dǎo)體裝置及其形成方法。
技術(shù)背景在過(guò)去的數(shù)十年，金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管.(MOSFET)的尺寸 縮小，因而可增進(jìn)集成電路的速度、性能、密度及每單位功能的成本，其中 MOSFET尺寸的縮小包括柵極長(zhǎng)度與柵極氧化層厚度的減少。如圖1所示， 在一部分的襯底101上形成晶體管100，此部分的襯底借助隔離區(qū)103與其 他有源區(qū)分隔。柵極疊層104包括柵極介電層105以及柵電極層107。利用 柵極疊層104作為掩模形成源/漏極延伸區(qū)115，由此，源/漏極延伸區(qū)115對(duì) 準(zhǔn)柵極疊層104。在柵極疊層104的側(cè)壁形成間隙壁，如圖1所示的第一間 隙壁109與第二間隙壁111。利用第一間隙壁109、第二間隙壁111及柵極疊 層104作為掩模形成源/漏極區(qū)113。借助控制施加至柵電極層107的電壓可 控制通過(guò)源/漏極區(qū)113的電流。為了增加開(kāi)關(guān)速度與降低接觸電阻，通常將源/漏極區(qū)113硅化 (silicided)。 一般而言，借助在源/漏極區(qū)113及柵電極層107上方形成金 屬層且接著進(jìn)行退火工藝，可將源/漏極區(qū)113及柵電極層107硅化。退火工 藝可使金屬層與硅襯底反應(yīng)，由此可在源/漏極區(qū)113及柵電極層107上方形 成硅化層117。然而，硅化層117引起了一些問(wèn)題。其中一個(gè)問(wèn)題即是在源/漏極延伸區(qū)115產(chǎn)生寄生電阻。寄生電阻降低了 傳導(dǎo)電流及晶體管的整體效率。因此，目前亟需一種新穎的晶體管結(jié)構(gòu)以及一種具有低接觸電阻與降低 的寄生電阻的晶體管的形成方法。發(fā)明內(nèi)容本發(fā)明的目的之一在于提供一種半導(dǎo)體裝置及其形成方法，其可降低源/ 漏極延伸區(qū)的寄生電阻。本發(fā)明提供一種半導(dǎo)體裝置，包括襯底，其具有多個(gè)隔離區(qū)形成在其 中；柵極介電層及柵電極層，在該襯底上方；多個(gè)間隙壁，沿著該柵極介電 層及該柵電極層的側(cè)壁形成；多個(gè)源/漏極延伸區(qū)，在該襯底中，且在該柵極 介電層的相對(duì)側(cè)；多個(gè)源/漏極區(qū)，在該襯底中，且在該柵極介電層與所述多 個(gè)源/漏極延伸區(qū)的相對(duì)側(cè)；多個(gè)第一硅化區(qū)，在所述多個(gè)源/漏極延伸區(qū)中， 且在該柵極介電層的相對(duì)側(cè)；以及多個(gè)第二硅化區(qū)，在該襯底的表面上方， 且在該柵極介電層與所述多個(gè)間隙壁的相對(duì)側(cè)。上述半導(dǎo)體裝置中，所述多個(gè)源/漏極區(qū)可具有n型導(dǎo)電性。 上述半導(dǎo)體裝置中，所述多個(gè)第一硅化區(qū)可包括Ni2YbSi或NiYbSi。 上述半導(dǎo)體裝置中，該源/漏極區(qū)可具有p型導(dǎo)電性。 上述半導(dǎo)體裝置中，所述多個(gè)第一硅化區(qū)可包括M2PtSi或NiPtSi。 本發(fā)明又提供一種半導(dǎo)體裝置，包括襯底，具有在其內(nèi)部形成的多個(gè) 隔離區(qū)，該襯底包括第一區(qū)及第二區(qū)；第一金屬氧化物半導(dǎo)體裝置，在該第 一區(qū)中，該第一金屬氧化物半導(dǎo)體裝置包括第一柵極疊層，其包括第一柵 極介電層及第一柵電極層；多個(gè)第一間隙壁，在該第一柵極疊層的側(cè)壁；多 個(gè)第一源/漏極延伸區(qū)，在該襯底中，且在該第一柵極疊層的相對(duì)側(cè)；多個(gè)第 一源/漏極區(qū)，在該襯底中，且在該第一柵極疊層與所述多個(gè)第一源/漏極延 伸區(qū)的相對(duì)側(cè)；多個(gè)第一硅化區(qū)，在所述多個(gè)第一源/漏極延伸區(qū)中；以及多 個(gè)第二硅化區(qū)，在所述多個(gè)第一源/漏極區(qū)中，且在該第一柵極疊層與所述多 個(gè)第一間隙壁的相對(duì)側(cè)。以及第二金屬氧化物半導(dǎo)體裝置，在該第二區(qū)中， 該第二金屬氧化物半導(dǎo)體裝置包括第二柵極疊層，其包括第二柵極介電層 及第二柵電極層；多個(gè)第二間隙壁，在該第二柵極疊層的側(cè)壁；多個(gè)第二源/ 漏極延伸區(qū)，在該襯底中，且在該第二柵極疊層的相對(duì)側(cè)；多個(gè)第二源/漏極 區(qū)，在該襯底中，且在該第二柵極疊層與所述多個(gè)第二源/漏極延伸區(qū)的相對(duì) 側(cè)；多個(gè)第三硅化區(qū)，在所述多個(gè)第二源/漏極延伸區(qū)中；以及多個(gè)第四硅化 區(qū)，在所述多個(gè)第二源/漏極區(qū)中，且在該第二柵極疊層與所述多個(gè)第二間隙 壁的相對(duì)側(cè)。上述半導(dǎo)體裝置中，該第一金屬氧化物半導(dǎo)體裝置可為N型金屬氧化物 半導(dǎo)體裝置，該第二金屬氧化物半導(dǎo)體裝置為P型金屬氧化物半導(dǎo)體裝置。上述半導(dǎo)體裝置中，該第一硅化區(qū)可包括Ni2YbSi或NiYbSi。 上述半導(dǎo)體裝置中，該第三硅化區(qū)可包括Ni2PtSi或NiPtSi。 本發(fā)明又提供一種半導(dǎo)體裝置，包括襯底，具有在其內(nèi)部形成的多個(gè) 隔離區(qū)；柵極疊層，其包括形成在該襯底上的柵極介電層及柵電極層；多個(gè) 第一間隙壁，沿著該柵極疊層的側(cè)壁形成；多個(gè)源/漏極區(qū)，在該襯底中，且 在該柵極疊層的相對(duì)側(cè)，各源/漏極區(qū)包括輕摻雜區(qū)及重?fù)诫s區(qū)，該輕摻雜區(qū) 在該柵極疊層的相對(duì)側(cè)，該重?fù)诫s區(qū)鄰近該輕摻雜區(qū)；多個(gè)第一硅化區(qū)，在 至少一部分的所述多個(gè)重?fù)诫s區(qū)的表面及該柵電極層上方，所述多個(gè)第一硅 化區(qū)由第一材料形成；以及多個(gè)第二硅化區(qū)，在至少一部分的所述多個(gè)輕摻 雜區(qū)中，所述多個(gè)第二硅化區(qū)由第二材料形成，該第二材料與該第一材料不 同。上述半導(dǎo)體裝置中，所述多個(gè)源/漏極區(qū)可具有n型導(dǎo)電性。 上述半導(dǎo)體裝置中，所述多個(gè)第二硅化區(qū)可包括Ni2YbSi或NiYbSi。 上述半導(dǎo)體裝置中，所述多個(gè)源/漏極區(qū)可具有p型導(dǎo)電性。 上述半導(dǎo)體裝置中，所述多個(gè)第二硅化區(qū)可包括Ni2PtSi或NiPtSi。 本發(fā)明可以降低接觸電阻并降低寄生電阻。


圖1示出現(xiàn)有技術(shù)的半導(dǎo)體裝置；圖2 圖12示出本發(fā)明實(shí)施例的兩個(gè)晶體管的形成步驟( 其中，附圖標(biāo)記說(shuō)明如下100 晶體管；103 隔離區(qū)；105 柵極介電層；109 第一間隙壁；113 源/漏極區(qū)；117 硅化層；203 隔離(STI)區(qū)；101 襯底； 104 107 柵電極層；111 第二間隙壁；115 源/漏極延伸區(qū);201 襯底；205 第一區(qū)；207 第二區(qū)； 303 柵電極層；403 第二源/漏極延伸區(qū)502 第二間隙壁；603 第二源/漏極區(qū)；901 第一光阻層； 1001 第二光阻層；301 柵極介電層； 401 第一源/漏極延伸區(qū); 501 第一間隙壁； 601 第一源/漏極區(qū)； 701 第一硅化接觸部；903 第一硅化區(qū)； 1003 第二硅化區(qū);1201 接觸蝕刻停止層。
具體實(shí)施方式
本實(shí)施例的操作方法及制造方法將在以下作詳盡的說(shuō)明。然而，以下實(shí) 施例并非本發(fā)明唯一的運(yùn)用，本實(shí)施例僅是說(shuō)明實(shí)施本發(fā)明的特定方法，并 非用以限定本發(fā)明及專(zhuān)利范圍。本發(fā)明將以?xún)?yōu)選實(shí)施例說(shuō)明，以下實(shí)施例將說(shuō)明在源/漏極延伸區(qū)具有降 低的寄生電阻的一對(duì)半導(dǎo)體晶體管。然而，本發(fā)明可應(yīng)用于其他半導(dǎo)體裝置。請(qǐng)參照?qǐng)D2，提供襯底201，襯底201具有在其內(nèi)部形成的淺溝槽隔離區(qū) 203。襯底201可包括塊狀硅、摻雜或未摻雜襯底、或硅覆蓋絕緣層(SOI) 襯底的有源層。SOI襯底可包括半導(dǎo)體材料層，例如硅、鍺、硅鍺、SOI、硅 鍺覆蓋絕緣層(SGOI)或其組合。也可利用其他襯底，例如多層(multi-layered) 襯底、梯度(gradient)襯底、混合晶向(hybrid orientation)襯底?？晌g刻襯底201以形成溝槽且在溝槽中填入介電材料，借此形成STI區(qū) 203。優(yōu)選的是，可利用適用的方法在STI區(qū)203中填入如氧化物、高密度等 離子體(HDP)氧化物或類(lèi)似材料的介電材料。STI區(qū)203可將襯底201分隔為第一區(qū)205及第二區(qū)207，其中第一區(qū) 205及第二區(qū)207可(但不必要)互相鄰接。優(yōu)選的是，襯底201的第一區(qū) 205及第二區(qū)207具有不同的導(dǎo)電性。例如，第一區(qū)205包括p型導(dǎo)電性， 而第二區(qū)207包括n型導(dǎo)電性。請(qǐng)參照?qǐng)D3，形成柵極介電層301及柵電極層303。可借助適當(dāng)?shù)墓に囋?襯底201上方形成且圖案化柵極介電層301及柵電極層303。柵極介電層301 可包括高介電常數(shù)(high k)介電材料，例如氧化硅、氮氧化硅、氮化硅、氧化物、含氮的氧化物、氧化鋁、氧化鑭、氧化鉿、氧化鋯、氮氧化鉿、其組合或其他類(lèi)似材料。優(yōu)選的是，柵極介電層301的相對(duì)介電常數(shù)約大于4。在柵極介電層301包括氧化物的實(shí)施例中，柵極介電層301可利用任何 氧化工藝形成，例如在包含氧化物、水、氧化氮或其組合的環(huán)境中進(jìn)行濕式 或干式熱氧化法；或者，利用四乙基硅酸鹽(TEOS)與氧為前體(precursor) 進(jìn)行化學(xué)氣相沉積法(CVD)以形成柵極介電層301。在一例子中，柵極介 電層301的厚度約介于4A至100A，且以約為12A為優(yōu)選。柵電極層303可包括導(dǎo)電材料，例如金屬、金屬硅化物、金屬氮化物、 摻雜多晶硅、其他導(dǎo)電材料或其組合。舉例而言，金屬可包括鉭、鈦、鉬、 鎢、鉑、鋁、鉿或釕，金屬硅化物可包括硅化鈦、硅化鈷、硅化鎳、硅化鉭， 金屬氮化物可包括氮化鈦、氮化鉭。在一例子中，沉積非晶硅，接著進(jìn)行再 結(jié)晶以形成多晶硅。在柵電極層303為多晶硅的實(shí)施例中，可借助低壓化學(xué) 氣相沉積法(LPCVD)形成厚度約介于100A至3500A的慘雜或未摻雜多晶 硅，且厚度以約400A為優(yōu)選。請(qǐng)參照?qǐng)D4，形成第一源/漏極延伸區(qū)401及第二源/漏極延伸區(qū)403?？?利用柵極介電層301及柵電極層303作為掩模而注入適當(dāng)?shù)膿诫s質(zhì)，以在襯 底201的第一區(qū)205中形成第一源/漏極延伸區(qū)401 (輕摻雜源/漏極區(qū))。在 襯底201的第一區(qū)205具有p型導(dǎo)電性的實(shí)施例中，可借助注入n型摻雜質(zhì)， 例如砷離子、磷離子或其他類(lèi)似摻雜質(zhì)，以形成第一源/漏極延伸區(qū)401，借 以形成NMOS裝置。由于柵極介電層301及柵電極層303作為掩模，第一源 /漏極延伸區(qū)401大致上對(duì)準(zhǔn)柵極介電層301的邊緣。本領(lǐng)域技術(shù)人員可調(diào)整 注入能量與摻雜質(zhì)元素以獲得所需要的摻雜深度。可利用柵極介電層301及柵電極層303作為掩模而注入適當(dāng)?shù)膿诫s質(zhì)， 以在襯底201的第二區(qū)207中形成第二源/漏極延伸區(qū)403。在襯底201的第 二區(qū)207具有n型導(dǎo)電性的實(shí)施例中，可借助注入p型摻雜質(zhì)，例如硼離子、 鎵離子或其他類(lèi)似摻雜質(zhì)，以形成第二源/漏極延伸區(qū)403，借以形成PMOS 裝置。由于柵極介電層301及柵電極層303作為掩模，第二源/漏極延伸區(qū) 403大致上對(duì)準(zhǔn)柵極介電層301的邊緣。本領(lǐng)域技術(shù)人員可調(diào)整注入能量與 摻雜質(zhì)元素以獲得所需要的摻雜深度。請(qǐng)參照?qǐng)D5，沿著柵極介電層301及柵電極層303的側(cè)壁形成第一間隙壁501及第二間隙壁502。可借助在己有的結(jié)構(gòu)上方沉積第一間隙壁材料層 (未示出)，以及在第一間隙壁材料層上方沉積第二間隙壁材料層(未示出)， 來(lái)形成第一間隙壁501及第二間隙壁502。第一間隙壁材料層可包括氮化硅、 氮氧化物、碳化硅、氮氧化硅、氧化物或其他類(lèi)似材料，優(yōu)選的是，第一間 隙壁材料層包括氧化硅。可利用適當(dāng)?shù)墓に囆纬傻谝婚g隙壁材料層，例如 CVD、等離子體增強(qiáng)化學(xué)氣相沉積法(PECVD)、濺鍍(sputter)或其他方 法?？山柚嫘?blanket)沉積介電材料以形成第二間隙壁材料層，其中 介電材料例如為氮化硅、氮氧化物、碳化硅、氮氧化硅、氧化物或其他類(lèi)似 材料，優(yōu)選的是，第二間隙壁材料層包括氮化硅。優(yōu)選的是，第二間隙壁材 料層與第一間隙壁材料層為不同的材料，如此，有利于進(jìn)行后續(xù)的選擇性蝕 刻工藝。之后，進(jìn)行一個(gè)或多個(gè)蝕刻工藝，例如各向異性蝕刻工藝，以從水平平 面去除不想要的第一間隙壁材料層與第二間隙壁材料層，借此形成第一間隙 壁501及第二間隙壁502，如圖5所示。請(qǐng)參照?qǐng)D6，形成第一源/漏極區(qū)601及第二源/漏極區(qū)603 (重?fù)诫s區(qū))。 在襯底201的第一區(qū)205中形成第一源/漏極區(qū)601，且可使用與第一源/漏極 延伸區(qū)401類(lèi)似的方法形成，然而，將n型離子注入至更深的深度，且注入 工藝?yán)玫谝婚g隙壁501及第二間隙壁502作為掩模。在襯底201的第二區(qū) 207中形成第二源/漏極區(qū)603，且可使用與第二源/漏極延伸區(qū)403類(lèi)似的方 法形成，然而，將p型離子注入至更深的深度，且注入工藝?yán)玫谝婚g隙壁 501及第二間隙壁502作為掩模。請(qǐng)參照?qǐng)D7，將部分的第一源/漏極區(qū)601、第二源/漏極區(qū)603及柵電極 層303硅化，借以形成第一硅化接觸部701。第一硅化接觸部701以包括鎳 為優(yōu)選，然而，其也可包括其他適用的金屬，例如鈦、鈷、鈀、鉑、鉺或其 他類(lèi)似材料。硅化工藝的進(jìn)行可先全面性地沉積適當(dāng)?shù)慕饘賹?，接著?shí)施退 火工藝，金屬層可在退火工藝中與下方暴露的硅反應(yīng)。之后，以選擇性蝕刻 法去除未反應(yīng)的金屬層。優(yōu)選的是，第一硅化接觸部701的厚度約介于3nm 至50nm，且以約為10nm為優(yōu)選。請(qǐng)參照?qǐng)D8，選擇性地去除第二間隙壁502。在第一硅化接觸部701形成后，選擇性地去除第二間隙壁502，而不去除第一間隙壁501與第一硅化接 觸部701。在第二間隙壁502為氮化硅而第一間隙壁501為氧化物的實(shí)施例 中，可進(jìn)行濕蝕刻步驟以選擇性地去除第二間隙壁502，而大致上不去除第 一間隙壁501。請(qǐng)參照?qǐng)D9，注入低功函數(shù)(work flmction)金屬離子(例如，功函數(shù)約 介于3.0eV至4.5eV的鑭化物金屬，且功函數(shù)以約為4.1eV為優(yōu)選)，舉例 而言，可注入釔離子、鉺離子或其他類(lèi)似離子至第一區(qū)205中的第一源/漏極 延伸區(qū)401。在此步驟中，形成并圖案化第一光阻層901以覆蓋第二區(qū)207 中的結(jié)構(gòu)而暴露第一區(qū)205。第二區(qū)207受第一光阻層901保護(hù)而免于隨后的離子注入，如為釔離子 的離子則被注入至一部分的第一源/漏極延伸區(qū)401，借此可將一部分的第一 源/漏極延伸區(qū)401非晶化，從而形成第一硅化區(qū)903。優(yōu)選的是，利用第一 間隙壁501及第一硅化接觸部701作為掩模，將釔離子注入至第一源/漏極延 伸區(qū)401。釔離子可穿透第一間隙壁501的水平部分且被注入至第一源/漏極 延伸區(qū)401，但是，釔離子不會(huì)穿透第一硅化接觸部701及第一間隙壁501 的垂直部分。當(dāng)釔離子已注入后，可利用第一間隙壁501及第一硅化接觸部701作為 掩模，將互補(bǔ)金屬離子注入至第一源/漏極延伸區(qū)401?；蛘?，也可同時(shí)進(jìn)行 互補(bǔ)金屬離子與釔離子的注入。優(yōu)選的是，互補(bǔ)金屬離子可包括鎳。金屬離 子不會(huì)穿透第一硅化接觸部701，然而，金屬離子可穿透第一間隙壁501且 被注入至第一源/漏極延伸區(qū)401。優(yōu)選的是，以離子注入工藝注入釔離子與鎳離子至深度約介于0.003pm 至0.3pm，且以約為0.07pm為優(yōu)選。釔離子與鎳離子的摻雜濃度約介于1 x1013 原子/cn^至lxl0"原子/cm2，且釔離子以約為1.4><1016原子/(^2為優(yōu)選，而 鎳離子以約為4xl0"原子/cn^為優(yōu)選。請(qǐng)參照?qǐng)D10，注入高功函數(shù)(約介于4.6eV至5.5eV，且以約為5.2eV 為優(yōu)選)金屬離子，舉例而言，可將鉑離子、銥離子或其他類(lèi)似離子注入至 一部分的第二源/漏極延伸區(qū)403以形成第二硅化區(qū)1003。在此步驟中，從 第二區(qū)207去除第一光阻層901，形成并圖案化第二光阻層1001以覆蓋第一 區(qū)205中的結(jié)構(gòu)而暴露第二區(qū)207。第一區(qū)205受第二光阻層1001保護(hù)而免于隨后的離子注入，如為鉑離子 的離子則被注入至一部分的第二源/漏極延伸區(qū)403，借此可將一部分的第二 源/漏極延伸區(qū)403非晶化，從而形成第二硅化區(qū)1003。優(yōu)選的是，禾i」用第 一間隙壁501及第一硅化接觸部701作為掩模，將鉑離子注入至第二源/漏極 延伸區(qū)403。鉑離子可穿透第一間隙壁501的水平部分且被注入至第二源/漏 極延伸區(qū)403，但是，鉑離子不會(huì)穿透第一硅化接觸部701及第一間隙壁501 的垂直部分。當(dāng)鉑離子己注入后，可利用第一間隙壁501及第一硅化接觸部701作為 掩模，將互補(bǔ)金屬離子注入至第二源/漏極延伸區(qū)403?；蛘撸パa(bǔ)金屬離子 與鉑離子的注入也可同時(shí)進(jìn)行。優(yōu)選的是，互補(bǔ)金屬離子可包括鎳。金屬離 子不會(huì)穿透第一硅化接觸部701，然而，金屬離子可穿透第一間隙壁501且 被注入至第二源/漏極延伸區(qū)403。優(yōu)選的是，以離子注入工藝將鉑離子與鎳離子注入至深度約介于0.03pm 至0.3(im，且以約0.07|im為優(yōu)選。鉑離子與鎳離子的摻雜濃度約介于lx1013 原子/cr^至lxl0"原子/cm2，且鉑離子的摻雜濃度以約為4.5xl0"原子/cm2 為優(yōu)選，而鎳離子的摻雜濃度以約為4.5xl0"原子/cr^為優(yōu)選。請(qǐng)參照?qǐng)D11，其示出離子注入工藝及去除第二光阻層1001后情形。去 除第二光阻層1001后，進(jìn)行低溫快速熱退火處理(RTA)，以將第一硅化區(qū) 903與第二硅化區(qū)1003中的材料轉(zhuǎn)換成硅化合金。在釔離子與鎳離子注入第 一硅化區(qū)903且鉑離子與鎳離子注入第二硅化區(qū)1003的實(shí)施例中，第一硅化 區(qū)903包括Ni2YbSi的合金，而第二硅化區(qū)1003包括Ni2PtSi的合金。也可 利用其他退火方法，例如將上述結(jié)構(gòu)放置于爐管(fUrnace)中、將上述結(jié)構(gòu) 放置于物理氣相沉積(PVD)反應(yīng)室(chamber)中或?qū)⑸鲜鼋Y(jié)構(gòu)放置于加熱 板(hotplate)上，且可對(duì)上述結(jié)構(gòu)提供真空、含氮或含氦的環(huán)境。進(jìn)行上述退火處理之后，可進(jìn)行選擇性蝕刻法以去除在STI區(qū)203或第 一間隙壁501上方的金屬離子或含金屬的氧化層。舉例而言，可利用濕蝕刻 法去除未反應(yīng)的金屬離子及含金屬氧化層。在去除外來(lái)的金屬離子及含金屬氧化層后，可進(jìn)行另一退火處理(不是 必要的)。第二退火處理可以如上述的第一退火處理利用快速熱退火處理 (RTA)，或者，第二退火處理也可利用其他方法。在釔離子與鎳離子注入第一硅化區(qū)903且鉑離子與鎳離子注入第二硅化區(qū)1003的實(shí)施例中，第二退 火處理可在第一硅化區(qū)903將含Ni2YbSi合金轉(zhuǎn)換成包括NiYbSi的合金，并 且在第二硅化區(qū)1003將含Ni2PtSi合金轉(zhuǎn)換成包括NiPtSi的合金。像這樣對(duì) 第一硅化區(qū)903及第二硅化區(qū)1003進(jìn)行進(jìn)一步退火處理，可產(chǎn)生近帶邊(near band edge)功函數(shù)接觸，從而進(jìn)一步減少裝置的寄生電阻。請(qǐng)參照?qǐng)D12,形成第一硅化區(qū)903及第二硅化區(qū)1003后，可在結(jié)構(gòu)上 方形成接觸蝕刻停止層(contact etch stop layer, CESL) 1201 (非必要的)。 CESL 1201可用來(lái)保護(hù)裝置以避免其他工藝引起的損害，或者，CESL 1201 可在裝置的溝道區(qū)產(chǎn)生應(yīng)變(strain)以增進(jìn)裝置的效率。在一例子中，CESL 1201包括以等離子體增強(qiáng)化學(xué)氣相沉積法(PECVD)形成的氮化硅。CESL 1201可包括其他材料，例如氮化物、氮氧化物、其組合或其他材料，CESL 1201 可利用其他方法形成，例如低壓化學(xué)氣相沉積法(LPCVD) 。 CESL 1201的 厚度約介于50A至2000A,且以約為700A為優(yōu)選。本領(lǐng)域技術(shù)人員了解本發(fā)明的實(shí)施例可能包含其他元件，舉例而言，本 發(fā)明的實(shí)施例可能包含凸起的源/漏極區(qū)(raised source/drain)、應(yīng)力區(qū)/層、 包括多層?xùn)艠O的不同柵極結(jié)構(gòu)、及/或類(lèi)似元件。雖然本發(fā)明已以?xún)?yōu)選實(shí)施例公開(kāi)如上，然而以上公開(kāi)并非用以限定本發(fā) 明，任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，應(yīng)可作一定的 改動(dòng)與修改，因此本發(fā)明的保護(hù)范圍應(yīng)以所附權(quán)利要求范圍為準(zhǔn)。
權(quán)利要求
1. 一種半導(dǎo)體裝置，包括襯底，具有在其內(nèi)部形成的多個(gè)隔離區(qū)；柵極介電層及柵電極層，在該襯底上方；多個(gè)間隙壁，沿著該柵極介電層及該柵電極層的側(cè)壁形成；多個(gè)源/漏極延伸區(qū)，在該襯底中，且在該柵極介電層的相對(duì)側(cè)；多個(gè)源/漏極區(qū)，在該襯底中，且在該柵極介電層與所述多個(gè)源/漏極延伸區(qū)的相對(duì)側(cè)；多個(gè)第一硅化區(qū)，在所述多個(gè)源/漏極延伸區(qū)中，且在該柵極介電層的相對(duì)側(cè)；以及多個(gè)第二硅化區(qū)，在該襯底的表面上方，且在該柵極介電層與所述多個(gè)間隙壁的相對(duì)側(cè)。
2. 如權(quán)利要求1所述的半導(dǎo)體裝置，其中所述多個(gè)源/漏極區(qū)具有n型 導(dǎo)電性。
3. 如權(quán)利要求2所述的半導(dǎo)體裝置，其中所述多個(gè)第一硅化區(qū)包括 Ni2YbSi或NiYbSi。
4. 如權(quán)利要求1所述的半導(dǎo)體裝置，其中該源/漏極區(qū)具有p型導(dǎo)電性。
5. 如權(quán)利要求4所述的半導(dǎo)體裝置，其中所述多個(gè)第一硅化區(qū)包括 Ni2PtSi或NiPtSi。
6. —種半導(dǎo)體裝置，包括襯底，具有在其內(nèi)部形成的多個(gè)隔離區(qū)，該襯底包括第一區(qū)及第二區(qū)； 第一金屬氧化物半導(dǎo)體裝置，在該第一區(qū)中，該第一金屬氧化物半導(dǎo)體 裝置包括第一柵極疊層，其包括第一柵極介電層及第一柵電極層； 多個(gè)第一間隙壁，在該第一柵極疊層的側(cè)壁；多個(gè)第一源/漏極延伸區(qū)，在該襯底中，且在該第一柵極疊層的相對(duì)多個(gè)第一源/漏極區(qū)，在該襯底中，且在該第一柵極疊層與所述多個(gè) 第一源/漏極延伸區(qū)的相對(duì)側(cè)；多個(gè)第一硅化區(qū)，在所述多個(gè)第一源/漏極延伸區(qū)中；以及 多個(gè)第二硅化區(qū)，在所述多個(gè)第一源/漏極區(qū)中，且在該第一柵極疊層與所述多個(gè)第一間隙壁的相對(duì)側(cè)；以及第二金屬氧化物半導(dǎo)體裝置，在該第二區(qū)中，該第二金屬氧化物半導(dǎo)體裝置包括第二柵極疊層，其包括第二柵極介電層及第二柵電極層； 多個(gè)第二間隙壁，在該第二柵極疊層的側(cè)壁；多個(gè)第二源/漏極延伸區(qū)，在該襯底中，且在該第二柵極疊層的相對(duì)多個(gè)第二源/漏極區(qū)，在該襯底中，且在該第二柵極疊層與所述多個(gè)第二源/漏極延伸區(qū)的相對(duì)側(cè)；多個(gè)第三硅化區(qū)，在所述多個(gè)第二源/漏極延伸區(qū)中；以及 多個(gè)第四硅化區(qū)，在所述多個(gè)第二源/漏極區(qū)中，且在該第二柵極疊層與所述多個(gè)第二間隙壁的相對(duì)側(cè)。
7. 如權(quán)利要求6所述的半導(dǎo)體裝置，其中該第一金屬氧化物半導(dǎo)體裝置 為N型金屬氧化物半導(dǎo)體裝置，該第二金屬氧化物半導(dǎo)體裝置為P型金屬氧 化物半導(dǎo)體裝置。
8. 如權(quán)利要求6所述的半導(dǎo)體裝置，其中該第一硅化區(qū)包括Ni2YbSi或 NiYbSi。
9. 如權(quán)利要求6所述的半導(dǎo)體裝置，其中該第三硅化區(qū)包括Ni2PtSi或 NiPtSi。
10. —種半導(dǎo)體裝置，包括襯底，具有在其內(nèi)部形成的多個(gè)隔離區(qū)；柵極疊層，其包括形成在該襯底上的柵極介電層及柵電極層； 多個(gè)第一間隙壁，沿著該柵極疊層的側(cè)壁形成；多個(gè)源/漏極區(qū)，在該襯底中，且在該柵極疊層的相對(duì)側(cè)，各源/漏極區(qū) 包括輕摻雜區(qū)及重?fù)诫s區(qū)，該輕摻雜區(qū)在該柵極疊層的相對(duì)側(cè)，該重?fù)诫s區(qū) 鄰近該輕摻雜區(qū)；多個(gè)第一硅化區(qū)，在至少一部分的所述多個(gè)重?fù)诫s區(qū)的表面及該柵電極 層上方，所述多個(gè)第一硅化區(qū)由第一材料形成；以及多個(gè)第二硅化區(qū)，在至少一部分的所述多個(gè)輕摻雜區(qū)中，所述多個(gè)第二 硅化區(qū)由第二材料形成，該第二材料與該第一材料不同。
11. 如權(quán)利要求10所述的半導(dǎo)體裝置，其中所述多個(gè)源/漏極區(qū)具有n 型導(dǎo)電性。
12. 如權(quán)利要求11所述的半導(dǎo)體裝置，其中所述多個(gè)第二硅化區(qū)包括 Ni2YbSi或NiYbSi。
13. 如權(quán)利要求10所述的半導(dǎo)體裝置，其中所述多個(gè)源/漏極區(qū)具有p 型導(dǎo)電性。
14. 如權(quán)利要求13所述的半導(dǎo)體裝置，其中所述多個(gè)第二硅化區(qū)包括 Ni2PtSi或NiPtSi。
全文摘要
本發(fā)明提供一種半導(dǎo)體裝置，包括襯底，具有在其內(nèi)部形成的多個(gè)隔離區(qū)；柵極介電層及柵電極層，在該襯底上方；多個(gè)間隙壁，沿著該柵極介電層及該柵電極層的側(cè)壁形成；多個(gè)源/漏極延伸區(qū)，在該襯底中，且在該柵極介電層的相對(duì)側(cè)；多個(gè)源/漏極區(qū)，在該襯底中，且在該柵極介電層與所述多個(gè)源/漏極延伸區(qū)的相對(duì)側(cè)；多個(gè)第一硅化區(qū)，在所述多個(gè)源/漏極延伸區(qū)中，且在該柵極介電層的相對(duì)側(cè)；以及多個(gè)第二硅化區(qū)，在該襯底的表面上方，且在該柵極介電層與所述多個(gè)間隙壁的相對(duì)側(cè)。本發(fā)明能夠減少半導(dǎo)體裝置的寄生電阻。
文檔編號(hào)H01L27/092GK101271897SQ20071013824
公開(kāi)日2008年9月24日 申請(qǐng)日期2007年7月31日 優(yōu)先權(quán)日2007年3月20日
發(fā)明者余振華, 葉震南, 林正堂 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司