技術編號：7233858
提示：您尚未登錄，請點 登 陸 后下載，如果您還沒有賬戶請點 注 冊 ，登陸完成后，請刷新本頁查看技術詳細信息。本發(fā)明涉及一種半導體裝置及其形成方法，且特別涉及一種在源/漏極延伸區(qū)具有降低的寄生電阻(parasiticresistance)的半導體裝置及其形成方法。技術背景在過去的數(shù)十年，金屬氧化物半導體場效應晶體管.(MOSFET)的尺寸 縮小，因而可增進集成電路的速度、性能、密度及每單位功能的成本，其中 MOSFET尺寸的縮小包括柵極長度與柵極氧化層厚度的減少。如圖1所示， 在一部分的襯底101上形成晶體管100，此部分的襯底借助隔離區(qū)103與其 他有源區(qū)分隔。...
注意：該技術已申請專利，請尊重研發(fā)人員的辛勤研發(fā)付出，在未取得專利權人授權前，僅供技術研究參考不得用于商業(yè)用途。
該專利適合技術人員進行技術研發(fā)參考以及查看自身技術是否侵權，增加技術思路，做技術知識儲備，不適合論文引用。