專利名稱：射頻開關(guān)電路、射頻開關(guān)裝置和發(fā)射機(jī)模塊裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于在移動通信裝置等中在多個(gè)信號路徑之間 進(jìn)行切換的射頻開關(guān)電路，并涉及一種包括與負(fù)偏壓產(chǎn)生裝置結(jié)合的 這種射頻開關(guān)電路的射頻開關(guān)裝置和發(fā)射機(jī)模塊裝置。
背景技術(shù)：
近年來，隨著移動通信裝置功能的增加，對于減小在終端裝置中 使用的射頻裝置的尺寸和增加所述射頻裝置的功能有著很強(qiáng)的需求。 具體而言，需要用于在天線之間進(jìn)行切換的射頻開關(guān)裝置以獲得低損 耗特性。
圖14示出作為常規(guī)射頻開關(guān)裝置的例子的SPDT (單刀雙擲) 開關(guān)裝置的典型等效電路。例如，參見日本專利申請公開 No.ll-163704 (第8頁，圖8)。
參考圖14，常規(guī)射頻開關(guān)電路100包括FET (耗盡型場效應(yīng)晶 體管)11至ij 18和21到28、電阻器Rgll到Rgl8、 Rg21到Rg28和 Rs、以及用于隔離DC分量的電容器Cll到C13、 Cgl和Cg2。
FET 11到14串聯(lián)在一起以形成第一組FET。 FET 15到18串連 在一起以形成第二組FET。第一組FET的第一端(接近FET 11)經(jīng) 由電容器Cll連接到第一輸入/輸出端Pll 。第一組FET的第二端(接 近FET14)經(jīng)由電容器C12連接到第二輸入/輸出端P12，并連接到 第二組FET的第一端(接近FET 15)。第二組FET的第二端(接近 FET 18)經(jīng)由電容器Cgl接地。FET11到14的柵極分別經(jīng)由電阻器 Rgll到Rgl4連接到控制端V12。 FET 15到18的柵極分別經(jīng)由電阻 器Rgl5到Rgl8連接到控制端VI1。
類似地，F(xiàn)ET 21到24串聯(lián)在一起以形成第三組FET。 FET 25 到28串聯(lián)在一起以形成第四組FET。第三組FET的第一端(接近FET21)經(jīng)由電容器Cll連接到第一輸入/輸出端P11。第三組FET的第 二端(接近FET24)經(jīng)由電容器C13連接到第三輸入/輸出端P13， 并連接到第四組FET的第一端(接近FET 25)。第四組FET的第二 端(接近FET 28)經(jīng)由電容器Cg2接地。FET 21到24的柵極經(jīng)由 電阻器Rg21到Rg24連接到控制端V11。FET25到28的柵極分別經(jīng) 由電阻器Rg25到Rg28連接到控制端V12。
此外，第二組FET的第二端和第四組FET的第二端之間的連接 點(diǎn)連接到固定電壓端Vs。第一組FET的第一端和第三組FET的第一 端之間的連接點(diǎn)經(jīng)由電阻器Rs連接到固定電壓端Vs。
對于這種構(gòu)造，考慮將3V施加到固定電壓端Vs和控制端VI1， 并將0V施加到控制端V12的情形。于是，第一和第四組FET中的 每一個(gè)FET的柵極-源極電壓Vgs變成OV (FET導(dǎo)通)，而第二和第 三組FET中的每一個(gè)FET的柵極-源極電壓Vgs變成-3V(FET截止)。 因此，可以使從第一信號輸入/輸出端P11延伸到第二信號輸入/輸出 端P12的路徑導(dǎo)通，而使從第一信號輸入/輸出端Pll延伸到第三信 號輸入/輸出端P13的路徑截止。
然而，常規(guī)射頻開關(guān)電路100的結(jié)構(gòu)需要DC隔離電容器(C11 到C13、 Cgl和Cg2)，并且由于DC隔離電容器的頻率特性的影響而 使射頻特性惡化。此外，對于需要作為射頻開關(guān)電路的外部元件的 DC隔離電容器的無線終端設(shè)備而言，除了用于射頻開關(guān)電路的面積 之外還需要用于容納DC隔離電容器的額外芯片面積。在常規(guī)射頻開 關(guān)電路100中在同一半導(dǎo)體芯片上與FET —起形成作為DC隔離電 容器的MIM電容器的情況下，由于MIM電容器具有低抗ESD性(抗 靜電性)，所以元件可能被例如來自無線終端設(shè)備的天線端的浪涌的 高壓所擊穿，從而成為發(fā)貨后缺陷的一個(gè)原因。當(dāng)元件在生產(chǎn)過程中 被施加到射頻開關(guān)電路的外部端子的諸如浪涌的高電壓所擊穿時(shí)，這 也導(dǎo)致生產(chǎn)期間的缺陷。
為了避免這種問題，日本專利申請公開No.2003-283362 (第10 頁，圖2)建議在多層襯底中提供電容器用于使用多層襯底的天線切 換模塊。然而，對于除了使用多層襯底的射頻開關(guān)裝置之外的射頻開
關(guān)裝置， 一直難以克服浪涌問題。

發(fā)明內(nèi)容
因此，本發(fā)明的目的是提供一種不昂貴的射頻開關(guān)電路以及使用 其的射頻開關(guān)裝置和發(fā)射機(jī)模塊裝置，所述射頻開關(guān)電路在寬頻帶上 具有所希望的射頻特性，并且對諸如靜電浪涌的高壓信號的流入具有 所希望的承受力。
本發(fā)明涉及一種用于控制射頻信號流動的射頻開關(guān)電路。為了實(shí) 現(xiàn)以上目的，本發(fā)明的射頻開關(guān)電路是一種用于控制射頻信號流動的 射頻開關(guān)電路，其包括至少一個(gè)彼此串聯(lián)在一起且插入在用于輸入
/輸出射頻信號的兩個(gè)輸入/輸出端之間的晶體管；用于使所述至少一 個(gè)晶體管的源極和漏極經(jīng)由預(yù)定電阻值接地的多個(gè)電阻器；以及用于 將控制電壓經(jīng)由預(yù)定電阻值施加到所述至少一個(gè)晶體管的柵極的多 個(gè)柵極電阻器，其中施加負(fù)偏壓或者大于等于0V且小于等于肖特 基正向電壓的正偏壓作為控制電壓以導(dǎo)通/截止射頻信號的流動。
本發(fā)明的另一種射頻開關(guān)電路是一種用于控制射頻信號流動的 射頻開關(guān)電路，其包括多個(gè)傳輸晶體管，所述傳輸晶體管中的至少
一個(gè)串聯(lián)在一起且插入在用于輸入/輸出射頻信號的公共輸入/輸出端
和第一到第n個(gè)輸入/輸出端中的每一個(gè)之間；多個(gè)分流晶體管，所 述分流晶體管中的至少一個(gè)串聯(lián)在一起且插入在第一到第n個(gè)輸入/ 輸出端中的每一個(gè)和接地端之間；用于使傳輸晶體管和分流晶體管的 源極和漏極經(jīng)由預(yù)定電阻值接地的多個(gè)電阻器；以及用于將多個(gè)不同 的控制電壓經(jīng)由預(yù)定電阻值施加到傳輸晶體管和分流晶體管的柵極 的多個(gè)柵極電阻器，其中施加負(fù)偏壓或者大于等于0V且小于等于 肖特基正向電壓的正偏壓作為多個(gè)不同的控制電壓以導(dǎo)通/截止射頻 信號的流動。
可以將射頻開關(guān)電路與用于產(chǎn)生負(fù)偏壓的負(fù)偏壓產(chǎn)生電路組合， 所述負(fù)偏壓產(chǎn)生電路具有升高從外部施加的基準(zhǔn)電壓的電壓電平的 功能，由此實(shí)現(xiàn)射頻開關(guān)裝置?？梢酝ㄟ^將射頻開關(guān)裝置進(jìn)一步與必 須向其施加負(fù)偏壓的功率放大器組合來實(shí)現(xiàn)發(fā)射機(jī)模塊裝置。
對于射頻開關(guān)裝置，可以基于其連接狀態(tài)為DC電路狀態(tài)的路徑，
啟用/停用電壓電平升高功能或者選擇基準(zhǔn)電壓被升高到的電平。此 外，可以類似地選擇將被施加到每個(gè)晶體管的柵極的控制電壓被升高 到的電平。
典型地，射頻開關(guān)裝置集成在半導(dǎo)體襯底上，并且晶體管為金屬 -半導(dǎo)體場效應(yīng)晶體管或金屬-絕緣體-半導(dǎo)體場效應(yīng)晶體管。優(yōu)選地， 其中形成有晶體管的半導(dǎo)體芯片和負(fù)偏壓產(chǎn)生電路設(shè)置在同一封裝 中或者形成在同一半導(dǎo)體襯底上。同樣優(yōu)選地，射頻開關(guān)裝置安裝在 多層襯底上。
根據(jù)本發(fā)明，晶體管的源極或漏極的電位固定在大于等于OV且 小于等于肖特基正向電壓的正偏壓，由此消除了對DC隔離電容器的 需要，所述DC隔離電容器通常設(shè)置在外部電路與第一和第二輸入/ 輸出端之間。因此，可以在寬頻帶上實(shí)現(xiàn)所希望的射頻特性，而不會 受到DC隔離電容器的頻率特性的影響。此外，即使在流過諸如靜電 浪涌的高電壓信號時(shí)也能夠避免電路被擊穿。
通過以下結(jié)合附圖對本發(fā)明進(jìn)行的詳細(xì)說明，本發(fā)明的這些和其 他目的、特征、方面和優(yōu)點(diǎn)將變得更加明顯。


圖1示出根據(jù)本發(fā)明第一實(shí)施例的射頻開關(guān)電路1的結(jié)構(gòu)； 圖2示出根據(jù)本發(fā)明第二實(shí)施例的射頻開關(guān)電路2的結(jié)構(gòu)； 圖3示出根據(jù)本發(fā)明第三實(shí)施例的射頻開關(guān)電路3的結(jié)構(gòu)； 圖4示出根據(jù)本發(fā)明第四實(shí)施例的射頻開關(guān)電路4的結(jié)構(gòu)； 圖5示出根據(jù)本發(fā)明第五實(shí)施例的射頻開關(guān)裝置5的結(jié)構(gòu)； 圖6為透視圖，其示出射頻開關(guān)裝置5的封裝內(nèi)部的例子； 圖7示出射頻開關(guān)裝置5實(shí)現(xiàn)的控制電壓的轉(zhuǎn)變； 圖8示出利用射頻開關(guān)裝置5的發(fā)射機(jī)模塊裝置的典型結(jié)構(gòu)； 圖9示出根據(jù)本發(fā)明第六實(shí)施例的射頻開關(guān)裝置6的結(jié)構(gòu)； 圖10為透視圖，其示出射頻開關(guān)裝置6的封裝內(nèi)部的例子；
圖11示出射頻開關(guān)裝置6實(shí)現(xiàn)的控制電壓的轉(zhuǎn)變；
圖12示出施加到射頻開關(guān)裝置6的各控制端的電壓的變化； 圖13A為截面透視圖，其示出常規(guī)開關(guān)模塊的封裝的內(nèi)部； 圖13B為截面透視圖，其示出本發(fā)明的開關(guān)模塊的封裝的內(nèi)部;
以及
圖14示出常規(guī)射頻開關(guān)電路100的結(jié)構(gòu)。
具體實(shí)施方式
第一實(shí)施例
圖1示出根據(jù)本發(fā)明第一實(shí)施例的射頻開關(guān)電路1的結(jié)構(gòu)。參考 圖1，射頻開關(guān)電路1包括FET 11到14以及電阻器Rgll到Rgl4和 RslO到Rs14。 FET11到14可以是主要材料為砷化鎵(GaAs)的耗 盡型金屬-半導(dǎo)體場效應(yīng)晶體管(MES-FET)，或者是諸如MOS-FET 的金屬-絕緣體-半導(dǎo)體場效應(yīng)晶體管(MIS-FET)。
FET 11到14串聯(lián)在一起。FET 11的源極連接到第一輸入/輸出 端Pll。 FET 14的漏極連接到第二輸入/輸出端P12。 FET 11到14的 源極和漏極經(jīng)由各自具有預(yù)定電阻值的電阻器RslO到Rsl4接地。 FET 11到14的柵極分別經(jīng)由電阻器Rgll到Rgl4連接到控制端Vll。 第一輸入/輸出端Pll和第二輸入/輸出端P12各自連接到諸如天線電 路或接收機(jī)電路的外部電路。將預(yù)定外部電壓施加到控制端Vll。串 聯(lián)在一起的FET的數(shù)量不局限于四個(gè)。
射頻開關(guān)電路1為導(dǎo)通開關(guān)型SPST射頻開關(guān)電路，并且具有根 據(jù)施加到控制端Vll的控制電壓使從第一輸入/輸出端P11延伸到第 二輸入/輸出端P12的路徑導(dǎo)通/截止的功能。施加到控制端Vll的控 制電壓或者是使路徑截止的"負(fù)偏壓"，或者是大于等于0V且小于 等于肖特基正向電壓的使路徑導(dǎo)通的"正偏壓"。肖特基正向電壓取 決于FET的正向電壓Vf，且為大約1V或更低的正偏壓。由于正偏 壓的值更接近正向電壓Vf的值，因此其提供了更大的效果，因?yàn)榻?屬-半導(dǎo)體結(jié)平面處的耗盡層變得更窄了。在本發(fā)明中，將能夠使路 徑導(dǎo)通的0V電壓視為處于小于等于肖特基正向電壓的正偏壓的定義 內(nèi)。
對于射頻開關(guān)電路1，將大于0V且小于等于肖特基正向電壓的
正偏壓施加到FET 11到14的柵極以便使從第一輸入/輸出端Pll延 伸到第二輸入/輸出端P12的路徑導(dǎo)通。這造成正偏壓狀態(tài)，其中柵 極-源極(或柵極-漏極)電壓Vgs (或Vgd)小于等于肖特基正向電 壓，并且與將0V施加到FET 11到14的柵極的情況相比耗盡層變窄， 由此可以沿著從第一輸入/輸出端P11延伸到第二輸入/輸出端P12的 路徑改善諸如插入損耗特性和失真特性的射頻特性。這里所使用的肖 特基正向電壓是電流為100uA/m時(shí)的肖特基電壓。
在以下利用特定值的詳細(xì)討論中，為了簡潔，將負(fù)偏壓稱為"非 激勵(lì)電壓"，將大于等于0V且小于等于肖特基正向電壓的正偏壓稱 為"激勵(lì)電壓"。
例如，當(dāng)將-3V的非激勵(lì)電壓施加到控制端Vll時(shí)，F(xiàn)ET11到 14中的每一個(gè)的柵極-源極(或柵極-漏極)電壓Vgs (或Vgd)變?yōu)?-3V，由此使從第一輸入/輸出端Pll延伸到第二輸入/輸出端P12的 路徑截止。當(dāng)將OV的激勵(lì)電壓施加到控制端Vll時(shí)，F(xiàn)ET 11到14 中的每一個(gè)的柵極-源極(或柵極-漏極)電壓Vgs (或Vgd)變?yōu)?V， 由此使從第一輸入/輸出端P11延伸到第二輸入/輸出端P12的路徑導(dǎo) 通。
如上所述，對于根據(jù)本發(fā)明的第一實(shí)施例的射頻開關(guān)電路l，F(xiàn)ET 11到14中的每一個(gè)的源極或漏極的電位固定在大于等于0V且小于 等于肖特基正向電壓的正偏壓，由此消除了對DC隔離電容器的需要， 所述DC隔離電容器通常設(shè)置在外部電路與第一和第二輸入/輸出端 P11和P12之間。因此，可以在寬頻帶上實(shí)現(xiàn)所希望的射頻特性，而 不會受到DC隔離電容器的頻率特性的影響。此外，即使在流過諸如 靜電浪涌的高電壓信號時(shí)也能夠避免電路被擊穿。
此外，盡管通常將射頻開關(guān)電路1實(shí)施為半導(dǎo)體芯片上的集成電 路，但是不必提供芯片電容器作為DC隔離電容器，由此可以減少半 導(dǎo)體制造工藝中的步驟數(shù)量并減小半導(dǎo)體芯片面積。
第二實(shí)施例
圖2示出根據(jù)本發(fā)明第二實(shí)施例的射頻開關(guān)電路2的結(jié)構(gòu)。參考 圖2，射頻開關(guān)電路2包括FET 15到18以及電阻器Rgl5到Rgl8 禾口 Rsl5到Rsl8。 FET 15至(J 18可以是MES-FET、 MIS-FET等。
FET 15到18串聯(lián)在一起。FET 15的源極連接到第一輸入/輸出 端Pll和第二輸入/輸出端P12。 FET 18的漏極接地。FET 15到18 的源極和漏極分別經(jīng)由具有預(yù)定電阻值的電阻器Rsl5到Rsl8接地。 FET 15到18的柵極分別經(jīng)由電阻器Rgl5到Rgl8連接到控制端V12。 第一輸入/輸出端Pll和第二輸入/輸出端P12各自連接到諸如天線電 路或接收機(jī)電路的外部電路。將預(yù)定外部電壓施加到控制端V12。串 聯(lián)在一起的FET的數(shù)量不局限于四個(gè)。
射頻開關(guān)電路2為截止開關(guān)型SPST射頻開關(guān)電路，并且具有根 據(jù)施加到控制端V12的控制電壓使從第一輸入/輸出端Pll延伸到第 二輸入/輸出端P12的路徑導(dǎo)通/截止的功能。施加到控制端V12的控 制電壓或者是負(fù)偏壓(非激勵(lì)電壓)，或者是大于等于0V且小于等 于肖特基正向電壓的正偏壓(激勵(lì)電壓)。
例如，當(dāng)將-3V的非激勵(lì)電壓施加到控制端V12時(shí)，F(xiàn)ET 15到 18中的每一個(gè)的柵極-源極(或柵極-漏極)電壓Vgs (或Vgd)變?yōu)?-3V，由此使從第一輸入/輸出端Pll延伸到第二輸入/輸出端P12的 路徑導(dǎo)通。當(dāng)將0V的激勵(lì)電壓施加到控制端V12時(shí)，F(xiàn)ET 15到18 中的每一個(gè)的柵極-源極(或柵極-漏極)電壓Vgs (或Vgd)變?yōu)?V， 由此使從第一輸入/輸出端Pll延伸到第二輸入/輸出端P12的路徑截 止。
如上所述，對于根據(jù)本發(fā)明第二實(shí)施例的射頻開關(guān)電路2，F(xiàn)ET 15 到18中的每一個(gè)的源極或漏極的電位固定在大于等于0V且小于等 于肖特基正向電壓的正偏壓，由此消除了對DC隔離電容器的需要， 所述DC隔離電容器通常設(shè)置在外部電路與第一和第二輸入/輸出端 Pll和P12之間以及FET 18與地之間。因此，可以在寬頻帶上實(shí)現(xiàn) 所希望的射頻特性，而不會受到DC隔離電容器的頻率特性的影響。 此外，即使在流過諸如靜電浪涌的高電壓信號時(shí)也能夠避免電路被擊
穿。上述-3V的非激勵(lì)電壓是一個(gè)例子。使用更高的電壓(就其絕對 值而言)，可以提高在高信號區(qū)域中的線性度和射頻特性。
此外，盡管通常將射頻開關(guān)電路2實(shí)施為半導(dǎo)體芯片上的集成電 路，但是不必提供芯片電容器作為DC隔離電容器，由此可以減少半 導(dǎo)體制造工藝中的步驟數(shù)量并減小半導(dǎo)體芯片面積。具體而言，F(xiàn)ET 18和地之間的DC隔離電容器常常是MIM電容器，在這樣情況下， 射頻開關(guān)電路的抗ESD性依賴于MIM電容器的耐壓性，并且非常低。 通過消除MIM電容器的存在，可以將抗ESD水平提高大約10倍。
第三實(shí)施例
圖3示出根據(jù)本發(fā)明第三實(shí)施例的射頻開關(guān)電路3的結(jié)構(gòu)。參考 圖3，射頻開關(guān)電路3包括FET 11到18以及電阻器Rgll到Rgl8和 Rsll到Rs18。從圖3可以看出，第三實(shí)施例的射頻開關(guān)電路3是通 過將作為傳輸電路部分的第一實(shí)施例的射頻開關(guān)電路1與作為分流 電路的第二實(shí)施例的射頻開關(guān)電路2組合而獲得的電路。省去了電阻 器RslO，因?yàn)殡娮杵鱎sl5用作共享電阻器。要理解的是在傳輸電路 部分或分流電路部分中串聯(lián)在一起的FET的數(shù)量。
考慮將0V的激勵(lì)電壓施加到控制端Vll,并將-3V的非激勵(lì)電 壓施加到控制端V12的情況。在這種情況下，傳輸電路部分中的每 個(gè)FET (FET11到14)具有其正向偏置的柵極-源極(或柵極-漏極) 電壓Vgs (或Vgd)，因此是導(dǎo)通的，而分流電路部分中的每個(gè)FET (FET 15到18)具有其反向偏置的柵極-源極(或柵極-漏極)電壓 Vgs (或Vgd)，因此是截止的。
考慮將-3V的非激勵(lì)電壓施加到控制端Vll，將0V的激勵(lì)電壓 施加到控制端V12的情況。在這種情況下，傳輸電路部分中的每一 個(gè)FET截止，分流電路部分中的每一個(gè)FET導(dǎo)通。
當(dāng)傳輸電路部分中的每一個(gè)FET導(dǎo)通時(shí)，分流電路部分中的每 一個(gè)FET截止。因此，例如從連接至第一輸入/輸出端P11的天線輸 入的信號通過傳輸電路部分并被傳輸?shù)竭B接至第二輸入/輸出端P12 的接收機(jī)電路部分。于是，因?yàn)榉至麟娐凡糠种械拿恳粋€(gè)FET是截
止的，所以沒有信號被傳輸?shù)椒至麟娐凡糠?。反之，?dāng)傳輸電路部分
中的每一個(gè)FET截止時(shí)，沒有信號通過傳輸電路部分。即使從天線
輸入大信號且信號泄漏到截止的傳輸電路部分，泄漏信號也被釋放到
GND，而不是被傳輸?shù)浇邮諜C(jī)電路部分，因?yàn)榉至麟娐凡糠质菍?dǎo)通 的。
如上所述，對于根據(jù)本發(fā)明的第三實(shí)施例的射頻開關(guān)電路3，通 過適當(dāng)?shù)乜刂瓶刂贫薞ll和V12可以使通過將導(dǎo)通開關(guān)型SPST射 頻開關(guān)電路與截止開關(guān)型SPST射頻開關(guān)電路組合而獲得的電路用作 射頻接收機(jī)開關(guān)裝置。
第四實(shí)施例
圖4示出根據(jù)本發(fā)明第四實(shí)施例的射頻開關(guān)電路4的結(jié)構(gòu)。參考 圖4，射頻開關(guān)電路4包括FET11到18和21到28，以及電阻器Rgll 到Rgl8、 Rg21到Rg28、 Rsll到Rsl8和Rs22至lj Rs28。從圖4可以 看出，通過利用兩個(gè)并聯(lián)在一起的第三實(shí)施例的射頻開關(guān)電路3且第 一輸入/輸出端Pll作為其間的共享端而獲得第四實(shí)施例的射頻開關(guān) 電路4。省去了電阻器Rs21，因?yàn)殡娮杵鱎sll用作共享電阻器。
FET 11到14、電阻器Rgll到Rgl4和Rsll到Rsl4共同形成第 一傳輸電路部分。FET 15到18、電阻器Rgl5到Rgl8和Rsl5到Rsl8 共同形成第一分流電路部分。FET 21到24、電阻器Rg21到Rg24和 Rs21到Rs24共同形成第二傳輸電路部分。FET 25到28以及電阻器 Rg25到Rg28和Rs25到Rs28共同形成第二分流電路部分。
施加到控制端Vll和V12的控制電壓(負(fù)偏壓以及大于等于OV 且小于等于肖特基正向電壓的正偏壓)受到控制，使得射頻開關(guān)電路 3中的一個(gè)的傳輸電路部分和射頻開關(guān)電路3中的另一個(gè)的分流電路
部分都導(dǎo)通。
如上所述，對于根據(jù)本發(fā)明第四實(shí)施例的射頻開關(guān)電路4，可以 在寬頻帶上提高射頻特性，并在大信號從其通過時(shí)實(shí)現(xiàn)所希望的失真 特性且當(dāng)小信號從其通過時(shí)實(shí)現(xiàn)功耗的減少。此外，即使在流過諸如 靜電浪涌的高電壓信號時(shí)也能夠避免電路被擊穿。
第五實(shí)施例
圖5示出根據(jù)本發(fā)明第五實(shí)施例的射頻開關(guān)裝置5的結(jié)構(gòu)。參考 圖5，射頻開關(guān)裝置5包括射頻開關(guān)電路51和負(fù)偏壓產(chǎn)生電路52， 該負(fù)偏壓產(chǎn)生電路52包括集成在一起的邏輯電路53、升壓電路54 和正/負(fù)反相電路55。
圖6為透視圖，其示出射頻開關(guān)裝置5的封裝內(nèi)部的例子。如圖 6所示，射頻開關(guān)裝置5包括，以裸芯片形式封裝在一起的通過集成 射頻開關(guān)電路51而獲得的半導(dǎo)體芯片和通過集成負(fù)偏壓產(chǎn)生電路52 而獲得的半導(dǎo)體芯片。
射頻開關(guān)電路51釆用第四實(shí)施例的射頻開關(guān)電路4。負(fù)偏壓產(chǎn) 生電路52使用施加到外部控制端的外部控制電壓以便控制施加到連 接至射頻開關(guān)電路51的傳輸電路部分和分流電路部分的控制端Vll 和V12的控制電壓?？刂贫薞ll連接到第一傳輸電路部分和第二分 流電路部分的FET的柵極?？刂贫薞12連接到第二傳輸電路部分和 第一分流電路部分的FET的柵極。
圖7示出射頻開關(guān)裝置5實(shí)現(xiàn)的控制電壓的轉(zhuǎn)變。
例如，當(dāng)施加3V作為電源電壓并施加3V作為外部控制電壓時(shí)， 升壓電路54導(dǎo)通，控制電壓的截止控制電壓處于圖中所示的狀態(tài) (1)。例如，當(dāng)分別將0V的激勵(lì)電壓和-6V的非激勵(lì)電壓施加到控 制端Vll和V12時(shí)，第一傳輸電路部分和第二分流電路部分中的每 個(gè)FET具有其正向偏置的柵極-源極(或柵極-漏極)電壓Vgs (或 Vgd)，因此是導(dǎo)通的，而第二傳輸電路部分和第一分流電路部分中 的每個(gè)FET具有其強(qiáng)反向偏置的柵極-源極(或柵極-漏極)電壓Vgs (或Vgd)，因此是截止的。
在這種狀態(tài)下，從連接到第二輸入/輸出端P12的發(fā)射機(jī)電路部 分輸入的信號通過第一傳輸電路部分被傳輸?shù)竭B接至第一輸入/輸出 端P11的天線。由于第一分流電路中的FET是截止的，所以信號未 被傳輸?shù)降谝环至麟娐凡糠帧４送?，第二傳輸電路部分截止，并且?二分流電路部分導(dǎo)通。因此，即使信號泄漏到第二傳輸電路部分，泄
漏信號也被釋放到GND，而不是被傳輸?shù)浇邮諜C(jī)電路部分，因?yàn)榈?br> 二分流電路部分是導(dǎo)通的。由于第一分流電路部分和第二傳輸電路部
分的FET是強(qiáng)反向偏置的，所以可以實(shí)現(xiàn)所希望的具有期望線性度 的失真特性。
反之，例如，在施加3V作為電源電壓并施加0V作為外部控制 電壓的情況下，升壓電路54截止，控制電壓的截止控制電壓處于圖 中所示的狀態(tài)(2)。例如，在分別將-3V的非激勵(lì)電壓和0V的激勵(lì) 電壓施加到控制端Vll和V12的情況下，第一傳輸電路部分和第二 分流電路部分中的每個(gè)FET具有其反向偏置的柵極-源極(或柵極-漏極)電壓Vgs (或Vgd)，因此是截止的，而第二傳輸電路部分和 第一分流電路部分中的每個(gè)FET具有其正向偏置的柵極-源極(或柵 極-漏極)電壓Vgs (或Vgd)，因此是導(dǎo)通的。
升壓電路54具有的缺點(diǎn)是為了提高電壓其電流消耗高達(dá)200y A。然而，當(dāng)從其通過的信號是如在信號接收操作中的低信號時(shí)，不 需要進(jìn)行強(qiáng)反向偏置。因此，可以通過邏輯控制停止電路的升壓功能， 從而可以將其電流消耗降低到1 & A或更低。
如上所述，對于根據(jù)本發(fā)明第五實(shí)施例的射頻開關(guān)裝置5，可以 消除對DC隔離電容器的需要，在常規(guī)配置中是需要DC隔離電容器 的。因此，可以在寬頻帶上實(shí)現(xiàn)所希望的射頻特性，而不會受到DC 隔離電容器的頻率特性的影響。具體而言，可以實(shí)現(xiàn)穩(wěn)定的隔離特性。
圖8示出利用如上所述的射頻開關(guān)裝置5的發(fā)射機(jī)模塊裝置的典 型結(jié)構(gòu)。通過向射頻開關(guān)裝置5進(jìn)一步增加使用耗盡型FET的功率 放大器56、以及用于衰減發(fā)生在功率放大器56中的諧波失真的濾波 器57來獲得上述發(fā)射機(jī)模塊裝置。利用這種構(gòu)造，可以在功率放大 器56和射頻開關(guān)裝置5之間共享單個(gè)電源，二者均需要負(fù)偏壓電源。 因此，可以容易地實(shí)現(xiàn)小型的發(fā)射機(jī)模塊裝置。
第六實(shí)施例
圖9示出根據(jù)本發(fā)明第六實(shí)施例的射頻開關(guān)裝置6的結(jié)構(gòu)。參考 圖9，射頻開關(guān)裝置6包括射頻開關(guān)電路61和負(fù)偏壓產(chǎn)生電路52，
該負(fù)偏壓產(chǎn)生電路52包括集成在一起的邏輯電路53、升壓電路54 和正/負(fù)反相電路55。例如，第六實(shí)施例示出射頻開關(guān)裝置6是用于 GSM/UMTS雙模移動終端的SP4T射頻開關(guān)。然而，可以將該實(shí)施 例類似地應(yīng)用于處理其他信號幅度的射頻開關(guān)。
圖10為透視圖，其示出射頻開關(guān)裝置6的封裝內(nèi)部的例子。如 圖10所示，射頻開關(guān)裝置6包括，以裸芯片形式封裝在一起的通過 集成射頻開關(guān)電路61而獲得的半導(dǎo)體芯片和通過集成負(fù)偏壓產(chǎn)生電 路52而獲得的半導(dǎo)體芯片。
射頻開關(guān)電路61包括傳輸電路部分SWT1到SWT4和分流電路 部分SWS1到SWS4。各自包括一對傳輸電路部分SWTx和分流電路 部分SWSx (其中x為l到4)的四個(gè)電路彼此并聯(lián)，并且這些電路 中的每一個(gè)都是第三實(shí)施例的射頻開關(guān)電路3。傳輸電路部分和分流 電路部分的組數(shù)不限于四個(gè)。
傳輸電路部分SWT1到SWT4的輸入連接到天線連接端ANT。 第一輸入/輸出端Pll連接到GSM (全球移動通信系統(tǒng))發(fā)射機(jī)電路 部分并接收高達(dá)35dBm的信號。第二輸入/輸出端P12連接到GSM 接收機(jī)電路部分并輸出高達(dá)10dBm的信號。第三和第四輸入/輸出端 P13和P14連接到UMTS (通用移動通信系統(tǒng))收發(fā)機(jī)電路并接收高 達(dá)26dBm的信號。傳輸電路部分SWT1至lj SWT4和分流電路部分 SWS1到SWS4分別受到控制端Vll到V14和V21到V24的控制。
對于射頻開關(guān)裝置6，通過外部控制電壓根據(jù)需要改變控制端 VI1到V14和V21到V24的截止控制電壓的電壓電平，如圖11所示。 因此，當(dāng)在GSM傳輸操作中通過大信號時(shí)，通過強(qiáng)反向偏置每一個(gè) FET的柵極-源極(或柵極-漏極)電壓Vgs (或Vgd)，可靠地截止應(yīng) 當(dāng)被截止的每一個(gè)FET，由此實(shí)現(xiàn)所希望的線性度和失真特性。在 UMTS傳輸操作中，不通過與在GSM傳輸操作中所使用的信號同樣 大的信號，并且UMTS傳輸操作中的信號在信號電壓幅度方面實(shí)際 是GSM傳輸操作中的信號的大約1/3，并且可以相應(yīng)地降低柵極電 壓電阻。因此，每一個(gè)FET的柵極-源極(或柵極-漏極)電壓Vgs(或 Vgd)的反向偏壓不必如在GSM傳輸操作中那樣大。此外，當(dāng)在GSM
接收操作中通過小信號時(shí)，所通過的信號的電壓幅度為1/10或更小。
因此，應(yīng)當(dāng)被截止的每一個(gè)FET的柵極-源極(或柵極-漏極)電壓 Vgs (或Vgd)可以是能夠使FET截止的可能的最低電壓。因此，不 需要啟動升壓電路54的升壓功能，由此不會在升壓電路54中發(fā)生功 耗。通過其變化升壓功能的電壓的電平的數(shù)量不限于如圖11所示的三個(gè)。
對于射頻開關(guān)裝置6，當(dāng)圖12所示的路徑導(dǎo)通時(shí)，當(dāng)裝置根據(jù) 施加到控制端Vll到V14和V21到V24的控制電壓工作時(shí)，可以減 少傳輸電路部分中彼此串聯(lián)在一起的FET的數(shù)量，由此降低傳輸電 路部分的導(dǎo)通電阻，而增加分流電路部分中的FET的數(shù)量，由此降 低分流FET部分中的截止電容，因此實(shí)現(xiàn)射頻開關(guān)裝置的插入損耗 的降低。
如上所述，對于根據(jù)本發(fā)明第六實(shí)施例的射頻開關(guān)裝置6，可以 根據(jù)將從其通過的信號的幅度，通過利用邏輯電路的控制實(shí)現(xiàn)自由端 口射頻開關(guān)裝置，而不會改變FET結(jié)構(gòu)。
圖13A和13B示出截面透視圖，各自示出作為射頻開關(guān)裝置6 的例子的開關(guān)模塊的封裝內(nèi)部，在該開關(guān)模塊中，在多層襯底中設(shè)置 射頻濾波器。
圖13A所示的在多層襯底中設(shè)置射頻濾波器的常規(guī)開關(guān)模塊包 括多層襯底中的接地的DC隔離電容器，以便克服由于使用MIM電 容器而導(dǎo)致的低抗ESD性的問題，如以上參考常規(guī)射頻開關(guān)電路(圖 14)所述。因此，由于在多層襯底中包括DC隔離電容器，而使常規(guī)
開關(guān)模塊具有增大的襯底厚度和增大的物理體積。
相反，使用了本發(fā)明的射頻開關(guān)裝置6和多層襯底的圖13B所 示的開關(guān)模塊不需要設(shè)置在多層襯底中的DC隔離電容器。因此，可 以實(shí)現(xiàn)高度降低的封裝。
盡管已經(jīng)對本發(fā)明進(jìn)行了詳細(xì)說明，但是從各方面來講以上說明 都是示例性的而非限制性的。因該理解的是，在不背離本發(fā)明的范圍 的情況下，可以想到很多其他的修改和變化。
權(quán)利要求
1、一種用于控制射頻信號流動的射頻開關(guān)電路，包括至少一個(gè)彼此串聯(lián)在一起且插入在用于輸入/輸出所述射頻信號的兩個(gè)輸入/輸出端之間的晶體管；用于使所述至少一個(gè)晶體管的源極和漏極經(jīng)由預(yù)定電阻值接地的多個(gè)電阻器；以及用于將控制電壓經(jīng)由預(yù)定電阻值施加到所述至少一個(gè)晶體管的柵極的多個(gè)柵極電阻器，其中施加負(fù)偏壓或者大于等于0V且小于等于肖特基正向電壓的正偏壓作為所述控制電壓以導(dǎo)通/截止所述射頻信號的流動。
2、 一種用于控制射頻信號流動的射頻開關(guān)電路，包括 至少一個(gè)彼此串聯(lián)在一起且插入在用于輸入/輸出所述射頻信號的輸入/輸出端和接地端之間的晶體管；用于使所述至少一個(gè)晶體管的源極和漏極經(jīng)由預(yù)定電阻值接地 的多個(gè)電阻器；以及用于將控制電壓經(jīng)由預(yù)定電阻值施加到所述至少一個(gè)晶體管的 柵極的多個(gè)柵極電阻器，其中施加負(fù)偏壓或者大于等于0V且小于等于肖特基正向電壓的 正偏壓作為所述控制電壓以導(dǎo)通/截止所述射頻信號的流動。
3、 一種用于控制射頻信號流動的射頻開關(guān)電路，包括 多個(gè)傳輸晶體管，所述傳輸晶體管中的至少一個(gè)串聯(lián)在一起且插入在用于輸入/輸出所述射頻信號的公共輸入/輸出端和第一到第n個(gè) 輸入/輸出端中的每一個(gè)之間；多個(gè)分流晶體管，所述分流晶體管中的至少一個(gè)串聯(lián)在一起且插 入在所述第一到第n個(gè)輸入/輸出端中的每一個(gè)和接地端之間；用于使所述傳輸晶體管和所述分流晶體管的源極和漏極經(jīng)由預(yù) 定電阻值接地的多個(gè)電阻器；以及 用于將多個(gè)不同的控制電壓經(jīng)由預(yù)定電阻值施加到所述傳輸晶 體管和所述分流晶體管的柵極的多個(gè)柵極電阻器，其中施加負(fù)偏壓或者大于等于0V且小于等于肖特基正向電壓的 正偏壓作為所述多個(gè)不同的控制電壓以導(dǎo)通/截止所述射頻信號的流 動。
4、 一種射頻開關(guān)裝置，包括 根據(jù)權(quán)利要求1所述的射頻開關(guān)電路；以及負(fù)偏壓產(chǎn)生電路，用于產(chǎn)生所述負(fù)偏壓，還具有提高從外部施加 的基準(zhǔn)電壓的電平的功能。
5、 一種射頻開關(guān)裝置，包括 根據(jù)權(quán)利要求2所述的射頻開關(guān)電路；以及負(fù)偏壓產(chǎn)生電路，用于產(chǎn)生所述負(fù)偏壓，還具有提高從外部施加 的基準(zhǔn)電壓的電平的功能。
6、 一種射頻開關(guān)裝置，包括 根據(jù)權(quán)利要求3所述的射頻開關(guān)電路；以及負(fù)偏壓產(chǎn)生電路，用于產(chǎn)生所述負(fù)偏壓，還具有提高從外部施加 的基準(zhǔn)電壓的電平的功能。
7、 根據(jù)權(quán)利要求4所述的射頻開關(guān)裝置，其中可以基于其連接 狀態(tài)為DC電路狀態(tài)的路徑啟用/停用所述電壓電平升高功能。
8、 根據(jù)權(quán)利要求5所述的射頻開關(guān)裝置，其中可以基于其連接 狀態(tài)為DC電路狀態(tài)的路徑啟用/停用所述電壓電平升高功能。
9、 根據(jù)權(quán)利要求6所述的射頻開關(guān)裝置，其中可以基于其連接 狀態(tài)為DC電路狀態(tài)的路徑啟用/停用所述電壓電平升高功能。
10、 根據(jù)權(quán)利要求4所述的射頻開關(guān)裝置，其中可以基于其連接 狀態(tài)為DC電路狀態(tài)的路徑選擇所述基準(zhǔn)電壓被升高到的電平。
11、 根據(jù)權(quán)利要求5所述的射頻開關(guān)裝置，其中可以基于其連接 狀態(tài)為DC電路狀態(tài)的路徑選擇所述基準(zhǔn)電壓被升高到的電平。
12、 根據(jù)權(quán)利要求6所述的射頻開關(guān)裝置，其中可以基于其連接 狀態(tài)為DC電路狀態(tài)的路徑選擇所述基準(zhǔn)電壓被升高到的電平。
13、 根據(jù)權(quán)利要求4所述的射頻開關(guān)裝置，其中可以基于其連接 狀態(tài)為DC電路狀態(tài)的路徑選擇將被施加到每個(gè)晶體管的柵極的所述 控制電壓被升高到的電平。
14、 根據(jù)權(quán)利要求5所述的射頻開關(guān)裝置，其中可以基于其連接 狀態(tài)為DC電路狀態(tài)的路徑選擇將被施加到每個(gè)晶體管的柵極的所述 控制電壓被升高到的電平。
15、 根據(jù)權(quán)利要求6所述的射頻開關(guān)裝置，其中可以基于其連接 狀態(tài)為DC電路狀態(tài)的路徑選擇將被施加到每個(gè)晶體管的柵極的所述 控制電壓被升高到的電平。
16、 根據(jù)權(quán)利要求4所述的射頻開關(guān)裝置，其中所述射頻開關(guān)裝 置集成在半導(dǎo)體襯底上。
17、 根據(jù)權(quán)利要求5所述的射頻開關(guān)裝置，其中所述射頻開關(guān)裝 置集成在半導(dǎo)體襯底上。
18、 根據(jù)權(quán)利要求6所述的射頻開關(guān)裝置，其中所述射頻開關(guān)裝 置集成在半導(dǎo)體襯底上。
19、 根據(jù)權(quán)利要求16所述的射頻開關(guān)裝置，其中所述晶體管為 金屬-半導(dǎo)體場效應(yīng)晶體管。
20、 根據(jù)權(quán)利要求17所述的射頻開關(guān)裝置，其中所述晶體管為 金屬-半導(dǎo)體場效應(yīng)晶體管。
21、 根據(jù)權(quán)利要求18所述的射頻開關(guān)裝置，其中所述晶體管為 金屬-半導(dǎo)體場效應(yīng)晶體管。
22、 根據(jù)權(quán)利要求16所述的射頻開關(guān)裝置，其中所述晶體管為 金屬-絕緣體-半導(dǎo)體場效應(yīng)晶體管。
23、 根據(jù)權(quán)利要求17所述的射頻開關(guān)裝置，其中所述晶體管為 金屬-絕緣體-半導(dǎo)體場效應(yīng)晶體管。
24、 根據(jù)權(quán)利要求18所述的射頻開關(guān)裝置，其中所述晶體管為 金屬-絕緣體-半導(dǎo)體場效應(yīng)晶體管。
25、 根據(jù)權(quán)利要求4所述的射頻開關(guān)裝置，其中將半導(dǎo)體芯片和 所述負(fù)偏壓產(chǎn)生電路設(shè)置在同一封裝中，在所述半導(dǎo)體芯片中形成所 述晶體管。
26、 根據(jù)權(quán)利要求5所述的射頻開關(guān)裝置，其中將半導(dǎo)體芯片和 ^f述負(fù)偏壓產(chǎn)生電路設(shè)置在同一封裝中，在所述半導(dǎo)體芯片中形成所 述晶體管。
27、 根據(jù)權(quán)利要求6所述的射頻開關(guān)裝置，其中將半導(dǎo)體芯片和 所述負(fù)偏壓產(chǎn)生電路設(shè)置在同一封裝中，在所述半導(dǎo)體芯片中形成所 述晶體管。
28、 根據(jù)權(quán)利要求4所述的射頻開關(guān)裝置，其中將半導(dǎo)體芯片和 所述負(fù)偏壓產(chǎn)生電路形成在同一半導(dǎo)體襯底上，在所述半導(dǎo)體芯片中 形成所述晶體管。
29、 根據(jù)權(quán)利要求5所述的射頻開關(guān)裝置，其中將半導(dǎo)體芯片和 所述負(fù)偏壓產(chǎn)生電路形成在同一半導(dǎo)體襯底上，在所述半導(dǎo)體芯片中 形成所述晶體管。
30、 根據(jù)權(quán)利要求6所述的射頻開關(guān)裝置，其中將半導(dǎo)體芯片和 所述負(fù)偏壓產(chǎn)生電路形成在同一半導(dǎo)體襯底上，在所述半導(dǎo)體芯片中 形成所述晶體管。
31、 根據(jù)權(quán)利要求4所述的射頻開關(guān)裝置，其中所述射頻開關(guān)裝 置安裝在多層襯底上。
32、 根據(jù)權(quán)利要求5所述的射頻開關(guān)裝置，其中所述射頻開關(guān)裝 置安裝在多層襯底上。
33、 根據(jù)權(quán)利要求6所述的射頻開關(guān)裝置，其中所述射頻開關(guān) 裝置安裝在多層襯底上。
34、 一種發(fā)射機(jī)模塊裝置，包括 根據(jù)權(quán)利要求4所述的射頻開關(guān)裝置；以及 功率放大器，必須要向所述功率放大器施加所述負(fù)偏壓。
35、 一種發(fā)射機(jī)模塊裝置，包括 根據(jù)權(quán)利要求5所述的射頻開關(guān)裝置；以及功率放大器，必須要向所述功率放大器施加所述負(fù)偏壓。
36、 一種發(fā)射機(jī)模塊裝置，包括 根據(jù)權(quán)利要求6所述的射頻開關(guān)裝置；以及 功率放大器，必須要向所述功率放大器施加所述負(fù)偏壓。
全文摘要
本發(fā)明提供一種不昂貴的射頻開關(guān)電路，其在寬頻帶上具有所希望的射頻特性，并且對諸如靜電浪涌的高電壓信號的流入具有所希望的承受力。將負(fù)偏壓或大于等于0V且小于等于肖特基正向電壓的正偏壓用于控制端V11和V12，以控制FET11到18和FET21到28，以便使從第一輸入/輸出端P11延伸到第二輸入/輸出端P12的路徑和從第一輸入/輸出端P11延伸到第三輸入/輸出端P13的路徑導(dǎo)通/截止。因此，可以消除對DC隔離電容器的需要。
文檔編號H01P1/10GK101102103SQ20071010642
公開日2008年1月9日 申請日期2007年5月29日 優(yōu)先權(quán)日2006年5月31日
發(fā)明者中塚忠良, 足立雅和 申請人:松下電器產(chǎn)業(yè)株式會社