專利名稱：薄膜晶體管、薄膜晶體管制造方法及液晶顯示面板的制作方法
技術(shù)領域：
本發(fā)明涉及一種薄膜晶體管及其制造方法，以及采用該薄 膜晶體管的液晶顯示面板。
背景技術(shù)：
在薄膜晶體管液晶顯示面板中，顯示區(qū)域的透光度主要取 決于像素電極與公共電極之間的電壓差。當薄膜晶體管打開， 數(shù)據(jù)電壓通過打開的薄膜晶體管傳輸至像素電極，然后該薄膜 晶體管立即關閉，將電荷保持在液晶電容上，此時所儲存的電 荷若有漏失，即會造成液晶電容電壓的改變，直到新的數(shù)據(jù)電 壓再次輸入之前。而通常需要保證該液晶電容電壓的改變不能 使受影響的顯示區(qū)域亮度變化量超過一個灰階，否則將導致畫 質(zhì)異常。其中造成電荷漏失的原因，主要包括液晶本身以及薄膜晶 體管的漏電流。所以，薄膜晶體管的漏電流大小會影響到薄膜 晶體管關閉狀態(tài)下的像素電極的電信號精確度。請參閱圖1 ,是 一 種現(xiàn)有技術(shù)所揭示薄膜晶體管的結(jié)構(gòu)示意圖。該薄膜晶體管100包括一基底101、 一位于該基底101表面 的柵極102 、 一覆蓋在該基底1 01及該柵極1 02表面的4冊極鈍化 層103、 一位于該柵極4屯化層103表面的非晶硅薄膜104、 一位 于該非晶硅薄膜104表面的重摻雜非晶硅薄膜105 、 一源極106、 一漏極107及一保護層108。其中該源極106及該漏極107分別 形成在該柵極鈍化層103及該重摻雜非晶石圭薄膜105表面，且 該源極1 06及該漏極107之間通過 一 溝道(未標示)間隔，使得該 源極1 06及該漏極107彼此絕緣。該保護層108覆蓋該源極106、 該漏極1 07及該溝道所在區(qū)域。該非晶硅薄膜104以及位于該非晶硅薄膜104表面的重摻雜非晶硅薄膜105在該源極106與 該漏極1 07之間形成 一 通道區(qū)域(未標示)。
請參閱圖2，是圖1所述薄膜晶體管100的制造方法流程圖， 該薄膜晶體管100的制造方法包括以下步驟
步驟S10:提供一基底101;
步驟Sll:形成柵極102;
在該基底101表面沉積一柵極金屬層，并使其圖案化形成 柵極102。
步驟S12:形成柵極鈍化層103;
在該柵極102及該基底101沒有被柵極102所覆蓋的區(qū)域 表面沉積 一 氮化硅薄膜，該氮化硅薄膜形成柵極鈍化層103。 步驟S13:形成通道區(qū)域圖案；
在該柵極鈍化層103表面依序沉積一非晶硅薄膜104及一 重摻雜非晶硅薄膜105，并濕蝕刻該非晶石圭薄膜104及該重摻雜 非晶硅105,使其形成通道區(qū)域圖案。由于濕蝕刻是一種等向性 蝕刻，因此該非晶硅薄膜104除會被向基底101方向蝕刻之外， 也會發(fā)生側(cè)向蝕刻，使該非晶硅薄膜104邊緣呈一傾斜角結(jié)構(gòu)。
步驟S14:形成源極106及漏極107;
在該非晶硅薄膜104及該重摻雜非晶硅薄膜105表面沉積 漏極及源極金屬層，并使其圖案化，形成源極106及漏極107。 然后在該源極106及漏極107表面涂布光阻劑，以該光阻劑估文 為遮蔽，蝕刻該重摻雜非晶硅薄膜105，并且過蝕刻至該非晶硅 薄膜104，以確保該漏極1 07與該源極106不會短路，且使該非 晶硅薄膜104側(cè)面與該漏極107及源極106表面之間形成肖特 基接觸(Schottky Contact)。
步驟S15:形成保護層108。
去除涂覆在該源極106及漏極107表面的光阻劑，在該源 極106、漏極107及位于通道區(qū)域的非晶石圭薄膜104表面沉積一 氮化硅薄膜，形成一保護層108，并使其圖案化，獲得薄膜晶體 管100。然而，利用上述薄膜晶體管制造方法制得的薄膜晶體管100中，在形成通道區(qū)域圖案的步驟中，由于該非晶硅薄膜104邊 緣會發(fā)生側(cè)向蝕刻，使該非晶硅薄膜104邊緣呈一傾斜角結(jié)構(gòu)， 致使該非晶硅薄膜104與該漏極1 07及該源極106金屬表面直 接接觸，并在該接觸界面形成肖特基接觸(Schottky Contact),即 該非晶硅薄膜1 04與該漏極107及源極1 06金屬接觸的接觸界 面形成 一 較低能障。當該漏極107或該源才及106的電壓較該柵 極101的電壓高時，使該漏極107或源極106的電壓傘支該非晶 硅薄膜104的電壓高，由于該漏極107及該源極1 06金屬與該 非晶硅薄膜104的功函數(shù)相差較小，則存在于該漏極107及該 源極106金屬與該非晶硅薄膜104接觸界面的能障較小，故該 薄膜晶體管100容易產(chǎn)生漏電流。當該漏才及1 07或該源極106 的電壓與該柵極101的電壓差越大時，該薄膜晶體管100產(chǎn)生 的漏電流會越大。當將該薄膜晶體管100應用于液晶顯示面板 時，常常會因為該薄膜晶體管100產(chǎn)生的漏電流影響，使該薄 膜晶體管100對液晶電容電壓的控制能力變差，從而影響液晶 顯示面板的影像質(zhì)量。發(fā)明內(nèi)容為解決現(xiàn)有技術(shù)薄膜晶體管容易產(chǎn)生漏電流的問題，有必要提供一種能有效減小漏電流的薄膜晶體管。同時還有必要提供一種上述薄膜晶體管的制造方法。另外，還有必要提供 一 種采用上述薄膜晶體管的液晶顯示面板。一種薄膜晶體管，其包括 一 基底、 一 設置在該基底表面的 柵極、 一 覆蓋該基底及該柵極的柵極鈍化層、 一 設置在該柵極 鈍化層表面的通道區(qū)域、 一 覆蓋該柵極鈍化層及部分通道區(qū)域 的漏極與源極及 一 設置在該漏極與該通道區(qū)域之間的導電薄 膜，其中該導電薄膜的功函數(shù)大于該通道區(qū)域的功函數(shù)。一種薄膜晶體管的制造方法，其包括以下步驟提供一基底；在該基底表面沉積一 4冊極金屬層；在該柵極及該基底表面 形成4冊纟及4屯化層；在該柵纟及4屯化層表面形成通道區(qū)i或；在該通 道區(qū)域表面形成一導電薄膜，其中該導電薄膜的功函數(shù)大于該 通道區(qū)域的功函數(shù)；在該導電薄膜表面沉積漏極及源極金屬； 在該漏極、源才及及該通道區(qū)i或表面；兄積一 4呆護層。
一種液晶顯示面板，其包括多行平行間隔設置的掃描線、 多列平行間隔設置且與該多行掃描線垂直絕緣交叉的數(shù)據(jù)線、 多個設置在該多行掃描線及該多列數(shù)據(jù)線所界定區(qū)域的像素電 極、 一 相對該像素電極設置的公共電極及多個鄰近該多行掃描 線與多列條數(shù)據(jù)線交叉區(qū)域設置的薄膜晶體管，該薄膜晶體管 包括 一 柵極、 一 覆蓋該基底及該柵極的柵極鈍化層、 一 設置在 該柵極鈍化層表面的通道區(qū)域、 一 覆蓋該柵極鈍化層及部分通 道區(qū)域的漏極與源極及 一 設置在該漏極與該通道區(qū)域之間的導 電薄膜，其中該導電薄膜的功函數(shù)大于該通道區(qū)域的功函數(shù)， 且該柵極連接至其中 一 掃描線，該源極對應連接至其中 一 數(shù)據(jù) 線，其漏極對應連接至其中一像素電極。
與現(xiàn)有技術(shù)相比，在本發(fā)明的薄膜晶體管制造方法及釆用 該方法制得的薄膜晶體管中，在該漏極與該通道區(qū)域之間設置 具較高功函數(shù)的導電薄膜，提高該漏極與該通道區(qū)域間的能障 值以有效改善薄膜晶體管的漏電流特性。當液晶顯示面板釆用 該薄膜晶體管時，因為漏電流的減少，使該薄膜晶體管對液晶 電容電壓的控制能力增強，能夠有效提高顯示畫面的質(zhì)量。
圖1是一種現(xiàn)有技術(shù)薄膜晶體管的結(jié)構(gòu)示意圖。
圖2是圖1所示薄膜晶體管的制造方法的流程圖。
圖3是本發(fā)明液晶顯示裝置的結(jié)構(gòu)示意圖。
圖4是沿圖3所示液晶顯示面板的IV-IV線的截面示意圖。
圖5是圖4所示薄膜晶體管制造方法的流程圖。
圖6至圖12是圖5所示薄膜晶體管制造方法對應每一步驟的工藝示意圖。
具體實施例方式
請參閱圖3 ，是本發(fā)明液晶顯示面板的結(jié)構(gòu)示意圖。該液晶 顯示面板200包括多行相互平行的掃描線201 、多列相互平行并 分別與該掃描線201絕緣相交的數(shù)據(jù)線202、多個鄰近該掃描線 201與該數(shù)據(jù)線202交叉處設置的薄膜晶體管23、多個像素電 極204及一 與該多個像素電極204相對設置的公共電才及205。該 像素電極204矩陣排布在該多行相互平行的掃描線201及多列 相互平行的掃描線201所界定的區(qū)域內(nèi)。該薄膜晶體管23的柵 極對應連接至一掃描線201,其源極對應連4妄至一數(shù)據(jù)線202, 其漏極對應連接至一像素電極204。
當該多行掃描線201接收外界提供的掃描電壓時，該多列 數(shù)據(jù)線202接收外界提供的數(shù)據(jù)電壓，并加載至相應的薄膜晶 體管23的源極。如果此時該薄膜晶體管23處于打開狀態(tài)，則 該數(shù)據(jù)電壓傳送至該薄膜晶體管23的漏極并加載在該像素電極 204。該公共電極205同時接收外界提供的/>共電壓，由此在該 像素電極204與該7>共電才及205間會產(chǎn)生 一 電場以控制液晶分 子的轉(zhuǎn)動，從而實現(xiàn)圖像顯示。
其中該液晶顯示面板200的薄膜晶體管23結(jié)構(gòu)如圖4所示， 其是沿圖3所示液晶顯示面板200的IV-IV線的截面示意圖。該 薄膜晶體管23包括一基底231、 一設置在該基底231表面的柵 極232、 一覆蓋在該基底231的棵表面(即未^皮柵極232覆蓋的 基底231表面)及該柵極232表面的柵極鈍化層233 、 一設置在 該柵極鈍化層233表面的非晶硅薄膜234， 一位于該非晶硅薄膜 234表面的兩個重摻雜非晶硅薄膜235、兩個導電薄膜239、 一 源極236、 一漏極237及一保護層238。
該柵極232是采用物理氣相沉積一定厚度的柵極金屬層并 圖案化后形成，該柵極金屬層的材質(zhì)可以為鋁合金、鉬、鉻、 鉭、或銅的 一種，其厚度約為3 00納米。該棚-極鈍化層23 3、該非晶硅薄膜234及該重摻雜非晶硅薄膜235依次形成在該柵極 232表面。該重摻雜非晶硅薄膜235之間通過一溝道(未標示)間 隔。該導電薄膜239是一氧化銦錫薄膜，該氧化銦錫薄膜對應 設置在該重摻雜非晶硅薄膜235表面，同樣由該溝道間隔，并 在該導電薄膜239與該重摻雜非晶硅薄膜235接觸界面形成歐 姆接觸，該導電薄膜239相較于該非晶硅薄膜234具有較高的 功函數(shù)。該源極236及該漏極237的材質(zhì)是鉻金屬或者鉬金屬， 其分別對應設置在該導電薄膜239表面。該保護層23 8覆蓋該 源極236及該漏極237表面及該溝道所在區(qū)域表面。其中該重 摻雜非晶硅薄膜235及該非晶硅薄膜234形成一導通區(qū)域(未標 示)，通過該導通區(qū)域?qū)崿F(xiàn)該源極236及該漏極237的導通。
在該液晶顯示面板200的薄膜晶體管23中，在該源極236 及該漏極237與該非晶硅薄膜235之間設置該導電薄膜239,因 為該導電薄膜239的材質(zhì)是氧化銦錫薄膜，而氧化銦錫薄膜的 功函數(shù)大于形成該源極236及該漏極237的鉻金屬或者鉬金屬 的功函數(shù)，從而避免該源極236及該漏極237與該非晶硅薄膜 235直接接觸形成肖特基接觸，增大接觸界面的接觸電阻，在該 導電薄膜239與該非晶硅薄膜235相接觸界面形成的能障值較 高，降低導通電流，有效減少該薄膜晶體管23的漏電流特性。
請參閱圖5 ,是上述薄膜晶體管23的制造方法流程圖，該 薄膜晶體管23的制造方法包括以下步驟
步驟S20:提供一基底231;
如圖6所示，其中該基底231可以是玻璃、石英或者陶瓷 等絕緣材質(zhì)。
步驟S21:形成柵極232;
如圖7所示，在該基底23 1表面利用物理氣相沉積形成一 柵極金屬層，如鋁(A1)合金，其厚度為300納米，并使其圖案化 形成柵極232，該柵極金屬層除鋁(A1)合金之外，還可以為鉬 (Mo)、鉻(Cr)、鉭(Ta)、或銅(Cu)等金屬材料。
步驟S22:形成柵極鈍化層233;如圖8所示，在該柵極232及該基底23 1的棵表面利用化 學氣相沉積形成一柵極鈍化層233 ,該柵極4屯化層233為氮化硅 (SiN)薄膜，其厚度一般為300納米。
步驟S23:形成通道區(qū)域；
如圖9所示，利用化學氣相沉積在該柵極鈍化層233表面 依序沉積一非晶硅薄膜234及一重摻雜非晶硅薄膜23 5,再濕蝕 刻該重摻雜非晶硅薄膜235及該非晶硅薄膜234,使其圖案化， 并形成 一 通道區(qū)域。由于濕蝕刻是 一 種等向性蝕刻，因此該非 晶硅薄膜234除會被向基底231方向蝕刻之外，也會發(fā)生側(cè)向 蝕刻，使該非晶硅薄膜234邊緣呈 一 傾斜角結(jié)構(gòu)。
步驟S24:形成具有較高功函數(shù)的導電薄膜239;
如圖IO所示，利用物理氣相沉積方法在該非晶硅薄膜234 表面、該重摻雜非晶硅235的棵表面及該柵極鈍化層233的棵 表面沉積一具有較高功函數(shù)的導電薄膜239,在本實施方式中， 該導電薄膜239為 一氧化銦錫(ITO)薄膜。
步驟S25:形成源極236及漏極237;
如圖11所示，在該導電薄膜239表面沉積漏極及源極金屬， 并使其圖案化形成源才及236及漏極23 7，然后在該源極236及該 漏極237表面涂布光阻劑，以光阻劑做為遮蔽，蝕刻該重摻雜 非晶硅薄膜235,并且過蝕刻至該非晶硅薄膜234,以確保該漏 極金屬與源極金屬不會短路。
步驟S26:形成保護層238;
如圖12所示，去除該源極236及該漏才及237表面涂布的光 阻劑，在該漏極237表面、該源極236表面及通道區(qū)域形成保 護層238，并使其圖案化，該保護層238為 一氮化硅(SiN)薄膜。
如此，獲得該薄膜晶體管32。
與現(xiàn)有技術(shù)相比，在本發(fā)明液晶顯示面板200的薄膜晶體 管23中，在該非晶硅薄膜234與該漏極23 8及該源極237間形 成一具有較高功函數(shù)的導電薄膜239，使該非晶硅薄膜234邊緣 的傾斜角位置直接與該導電薄膜239接觸，避免該源極236及該漏極237與該非晶硅薄膜235間形成肖特基接觸，提高該導 電薄膜239與該非晶硅薄膜235相接觸界面的能障值，從而降 低導通電流，有效減少該薄膜晶體管23的漏電流特性。當液晶 顯示面板200采用該薄膜晶體管23時，有效提高其顯示質(zhì)量。
權(quán)利要求
1. 一種薄膜晶體管，其包括一基底、一設置在該基底表面的柵極、一覆蓋該基底及該柵極的柵極鈍化層、一設置在該柵極鈍化層表面的通道區(qū)域及一覆蓋該柵極鈍化層及部分通道區(qū)域的漏極與源極，其特征在于該薄膜晶體管還包括一設置在該漏極與該通道區(qū)域之間的導電薄膜，且該導電薄膜的功函數(shù)大于該通道區(qū)域的功函數(shù)。
2. 如權(quán)利要求1所述的薄膜晶體管，其特征在于該源極與該通 道區(qū)域之間同樣設置有另一導電薄膜，且該導電薄膜的功函數(shù)大 于該通道區(qū)域的功函數(shù)。
3. 如權(quán)利要求1或者2所述的薄膜晶體管，其特征在于位于該漏 極與該通道區(qū)域之間的導電薄膜以及位于該源極與該通道區(qū)域之 間的導電薄膜均為氧化銦錫薄膜。
4. 如權(quán)利要求1所述的薄膜晶體管，其特征在于該漏極與該源 極的材質(zhì)是鉻金屬或者鉬金屬。
5. 如權(quán)利要求1所述的薄膜晶體管，其特征在于該通道區(qū)域由 一非晶硅薄膜及一重摻雜非晶硅薄膜組成，且該非晶硅薄膜及該重摻雜非晶硅薄膜依次設置在該柵極鈍化層表面。
6. —種薄膜晶體管的制造方法，其包括以下步驟提供一基底； 在該基底表面沉積一4冊極金屬層；在該柵極及該基底表面形成柵 極鈍化層；在該柵極鈍化層表面形成通道區(qū)域；在該通道區(qū)域表 面形成一導電薄膜，其中該導電薄膜的功函數(shù)大于該通道區(qū)域的 功函數(shù)；在該導電薄膜表面沉積形成漏極及源極；在該漏極、源 極及該通道區(qū)域表面沉積 一保護層。
7. 如權(quán)利要求6所述的薄膜晶體管的制造方法，其特征在于位 于該漏極與該通道區(qū)域之間的導電薄膜以及位于該源4及與該通道 區(qū)域之間的導電薄膜均為氧化銦錫薄膜。
8. 如權(quán)利要求6所述的薄膜晶體管的制造方法，其特征在于該 漏極與該源極的材質(zhì)是鉻金屬或者鉬金屬。
9. 如權(quán)利要求6所述的薄膜晶體管的制造方法，其特征在于該通道區(qū)域由一非晶硅薄膜及一重摻雜非晶硅薄膜組成，且該非晶 硅薄膜及該重摻雜非晶硅薄膜依次設置在該柵極鈍化層上。
10. —種液晶顯示面板，其包括多列平行間隔設置的掃描線、 多行平行間隔設置且與該多列掃描線垂直絕緣交叉的數(shù)據(jù)線、多 個設置在該多列掃描線及該多行數(shù)據(jù)線所界定區(qū)域的像素電極、 一相對該像素電極設置的公共電極及多個設置在該多列掃描線與 該多行數(shù)據(jù)線交叉區(qū)域的薄膜晶體管，該薄膜晶體管包括一連接 至其中一掃描線的柵極、 一覆蓋該柵極的柵極4屯化層、 一設置在該柵極鈍化層表面的通道區(qū)域、 一覆蓋該柵核j屯化層及部分通道 區(qū)域的漏極與源極，該源極對應連接至其中一數(shù)據(jù)線，該漏極對 應連接至其中一像素電極，其特征在于該薄膜晶體管還包括一設 置在該漏極與該通道區(qū)域之間的導電薄膜，該導電薄膜的功函數(shù) 大于該通道區(qū)域的功函數(shù)。
全文摘要
本發(fā)明提供一種薄膜晶體管及其制造方法。該薄膜晶體管包括一基底、一設置在該基底表面的柵極、一覆蓋該基底及該柵極的柵極鈍化層、一設置在該柵極鈍化層表面的通道區(qū)域、一覆蓋該柵極鈍化層及部分通道區(qū)域的漏極與源極及一設置在該漏極與該通道區(qū)域之間的導電薄膜，其中該導電薄膜的功函數(shù)大于該通道區(qū)域的功函數(shù)。在該漏極與該通道區(qū)域之間設置具較高功函數(shù)的導電薄膜，提高該漏極與該通道區(qū)域間的能障值以有效改善薄膜晶體管的漏電流特性。同時本發(fā)明還提供一種采用該薄膜晶體管的液晶顯示面板。
文檔編號H01L29/786GK101286529SQ20071007401
公開日2008年10月15日 申請日期2007年4月13日 優(yōu)先權(quán)日2007年4月13日
發(fā)明者洪肇逸, 顏碩廷 申請人:群康科技(深圳)有限公司;群創(chuàng)光電股份有限公司