專(zhuān)利名稱(chēng)：物理上高度安全的多芯片組件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及集成電路，更特別地，涉及針對(duì)逆向設(shè)計(jì)(reverse engineering)在物理上高度安全的計(jì)算模塊。
背景技術(shù)：
在計(jì)算機(jī)架構(gòu)設(shè)計(jì)的所有層級(jí)上，防止逆向設(shè)計(jì)和數(shù)據(jù)盜竊都是 重要的考慮。為了保護(hù)他們的IP投資，設(shè)計(jì)人員當(dāng)前利用兩種主要的 方法以實(shí)現(xiàn)物理上高度安全的計(jì)算模塊。這樣的"高度安全的，，計(jì)算模 塊適合于用于密碼才莫塊的NIST的FIPS 140-2第4級(jí)證明。實(shí)現(xiàn)在物 理上高度安全的計(jì)算模塊的第一種方法是將功能整個(gè)實(shí)施到單個(gè)的半 導(dǎo)體芯片中，該半導(dǎo)體芯片的尺寸如此小，使得在物理上探測(cè)或在光 學(xué)上確定秘密信息是不可行的。實(shí)現(xiàn)安全性的第二種方法是將一組半 導(dǎo)體器件(諸如CPU、 ASIC、 FPGA、 DRAM和SRAM)封入干預(yù) 檢觀'J夕卜殼(tamper detecting envelope )內(nèi)，-斤述干預(yù)檢須'J夕卜殼完全封 住這些器件，并且一旦被入侵就導(dǎo)致系統(tǒng)中的所有敏感信息被破壞。
構(gòu)建單個(gè)芯片方案的常見(jiàn)問(wèn)題是，單個(gè)芯片常常太小，以至于不 能以經(jīng)濟(jì)的方式適合整個(gè)復(fù)雜系統(tǒng)設(shè)計(jì)。另外，由于半導(dǎo)體處理技術(shù) 的限制，因此可能不能在單個(gè)半導(dǎo)體制造過(guò)程中制造系統(tǒng)中可能需要 的所有的半導(dǎo)體器件。
雖然被封入的多芯片方案緩解了單個(gè)芯片方案的一些問(wèn)題，但使 用完全封入的外殼引入一系列的新的挑戰(zhàn)。這些外殼(以及它們的相 關(guān)的封裝材料)常常是高度熱絕緣的，并因此限制可作為熱在器件內(nèi) 被消耗以及被傳送通過(guò)外殼的功率量。這些設(shè)計(jì)所需要的嚴(yán)格的功率
預(yù)算常常不利地影響器件的總體性能。另外，由于外殼材料必須對(duì)潛 在的探測(cè)嘗試盡可能地敏感，因此與錯(cuò)誤的確實(shí)(positive)干預(yù)相關(guān)的可靠性問(wèn)題是重要的。

發(fā)明內(nèi)容
本發(fā)明的一個(gè)實(shí)施例提供一種物理上安全的襯底組件，該物理上 安全的襯底組件包括襯底、位于襯底上和/或襯底內(nèi)的電導(dǎo)體、連接電 導(dǎo)體中的至少兩個(gè)電導(dǎo)體的至少一條導(dǎo)電路徑、和用于檢測(cè)電導(dǎo)體中 的至少一個(gè)電導(dǎo)體的連續(xù)性的中斷的至少一組電接觸。
本發(fā)明另一實(shí)施例提供一種安全處理組件，該安全處理組件包括 具有第一平面表面和第二平面表面的襯底、在第一表面上具有電接觸
的第一棵片(die)、在第一表面上具有電接觸的第二棵片、與第一棵 片的電接觸中的至少一個(gè)電接觸連接的第一導(dǎo)電路徑、與第二棵片的 電接觸中的至少一個(gè)電接觸連接的第二導(dǎo)電路徑、圍繞第一和第二導(dǎo) 電路徑的至少一部分的電導(dǎo)體、和與電導(dǎo)體耦接的監(jiān)視電路。第一棵 片被安裝在村底的第一平面表面上，使得第一棵片的電接觸位于第一 棵片的第一表面和襯底的第一平面表面之間。第二棵片被安裝在村底 的第一平面表面上，使得第二棵片的電接觸位于第二棵片的第一表面 和襯底的第一平面表面之間。第一導(dǎo)電路徑的至少一部分位于襯底內(nèi)， 第二導(dǎo)電路徑的至少一部分位于襯底內(nèi)。監(jiān)視電路檢測(cè)電導(dǎo)體中的一 個(gè)或更多個(gè)電導(dǎo)體的連續(xù)性的中斷。


與以下的詳細(xì)說(shuō)明一起被加入說(shuō)明書(shū)中并形成說(shuō)明書(shū)的一部分的 附圖用于進(jìn)一步示出根據(jù)本發(fā)明的各種實(shí)施例并用于解釋根據(jù)本發(fā)明 的各種原理和優(yōu)點(diǎn)，在這些附圖中，類(lèi)似的附圖標(biāo)記在各個(gè)圖中指的 是相同或在功能上類(lèi)似的要素。
圖1是示出根據(jù)本發(fā)明的實(shí)施例的物理上高度安全的多芯片模塊 的側(cè)視圖的框圖。
圖2是根據(jù)本發(fā)明的實(shí)施例的硅襯底組件的等距視圖。
圖3是示出硅襯底布線被鍵合(bond)到芯片載體的圖1的物理上高度安全的多芯片模塊的側(cè)視圖的框圖。
圖4是根據(jù)本發(fā)明的實(shí)施例的具有貫通通路(through via)的村 底的部分剖面圖。
圖5A和圖5B是圖1的棵片和襯底的示圖。
具體實(shí)施例方式
這里如需要的那樣公開(kāi)本發(fā)明的詳細(xì)實(shí)施例；但是，應(yīng)當(dāng)理解， 所公開(kāi)的實(shí)施例僅是可以以各種形式實(shí)施的本發(fā)明的示例。因此，這 里公開(kāi)的特定結(jié)構(gòu)和功能細(xì)節(jié)不應(yīng)被解釋為限制，而僅應(yīng)被解釋為權(quán)
構(gòu)通^各;各樣的方式來(lái)使用本發(fā)明的代二性基礎(chǔ)。;且!"'這里使用
的術(shù)語(yǔ)和短語(yǔ)并不意在限制，而是要提供本發(fā)明的可理解的說(shuō)明。 根據(jù)優(yōu)選實(shí)施例的本發(fā)明提供物理上高度安全的多芯片模塊，而
沒(méi)有與常規(guī)的安全外殼相關(guān)的諸如高溫、有限的功率預(yù)算和不穩(wěn)定 (temperamental)的干預(yù)對(duì)策的限制。
根據(jù)本發(fā)明的原理， 一個(gè)實(shí)施例提供利用硅上硅(silicon on
silicon)技術(shù)的物理上高度安全的多芯片模塊。具體而言，在IP安全
性的多芯片方案的背景中，倒裝芯片硅棵片以使得逆向設(shè)計(jì)和數(shù)據(jù)盜
竊幾乎不可能的方式被直接安裝在硅襯底上。 密碼術(shù)被用于為敏感數(shù)據(jù)提供數(shù)據(jù)安全。
密碼術(shù)實(shí)施用于轉(zhuǎn)變數(shù)據(jù)以隱藏其信息內(nèi)容、防止其未檢測(cè)的修 改并防止其未授權(quán)的使用的原理、手段和方法。密碼術(shù)涉及通過(guò)加密 而將普通文本轉(zhuǎn)變成編碼的形式(密碼文本)和通過(guò)解密而將密碼文 本轉(zhuǎn)變回成明碼文本。
用于保護(hù)敏感數(shù)據(jù)的一種當(dāng)前標(biāo)準(zhǔn)是國(guó)家標(biāo)準(zhǔn)技術(shù)局(NIST)的 聯(lián)邦信息處理標(biāo)準(zhǔn)(FIPS) 140-2密碼模塊安全要求。該標(biāo)準(zhǔn)可應(yīng)用 于所有使用基于密碼的安全系統(tǒng)的聯(lián)邦機(jī)構(gòu)，以保護(hù)計(jì)算機(jī)和遠(yuǎn)程通 信系統(tǒng)(包括聲音系統(tǒng))中的敏感信息，如在乂>共法104-106， 1996 年的信息技術(shù)管理改革法的第5131部分中所限定。在按照合同設(shè)計(jì)和實(shí)現(xiàn)聯(lián)邦部門(mén)和機(jī)構(gòu)操作或?yàn)槠洳僮鞯拿艽a模塊時(shí)，必須遵從該標(biāo)準(zhǔn)。 一些私人和商業(yè)組織也遵從該標(biāo)準(zhǔn)。
FIPS 140-2標(biāo)準(zhǔn)的一個(gè)關(guān)鍵要求是物理安全。在多芯片器件中， 一個(gè)主要的物理安全弱點(diǎn)在于通過(guò)探測(cè)芯片之間的互連而逆向設(shè)計(jì)
(即，發(fā)現(xiàn)器件的內(nèi)部工作方式或捕獲數(shù)據(jù))的能力。本發(fā)明的優(yōu)選 實(shí)施例通過(guò)直接在硅襯底上安裝倒裝芯片硅棵片而使得互連是無(wú)法探 測(cè)的。在該配置中，連接被夾在棵片和襯底之間以被隱藏。本發(fā)明的 優(yōu)選實(shí)施例利用材料和技術(shù)，以保證多芯片器件在不致使其無(wú)用的情 況下不能被拆開(kāi)。
現(xiàn)在參照?qǐng)D1，示出根據(jù)本發(fā)明的實(shí)施例的多芯片計(jì)算模塊100。 模塊100包含至少用于實(shí)現(xiàn)芯片互連和與外面世界的連接性的硅襯底 102?？赏ㄟ^(guò)使用常規(guī)的"生產(chǎn)線后端"(BEOL)工藝制造硅襯底102。 空白晶片跳過(guò)制造晶體管結(jié)構(gòu)的標(biāo)準(zhǔn)化學(xué)和光刻步驟并直接到BEOL 步驟以制造金屬層。在硅襯底上形成金屬層，以便形成從直接附接到 硅襯底102的多個(gè)芯片之間的簡(jiǎn)單直接互連到復(fù)雜網(wǎng)型柵格
(mesh-type grid )的配置。
圖2示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的包含電導(dǎo)體204的網(wǎng)型柵格 的襯底202的更詳細(xì)示圖。柵格204可被設(shè)置在村底202的外表面206 的上面或附近。在該實(shí)施例中，電導(dǎo)體相互進(jìn)出而交織。在其它的實(shí) 施例中，簡(jiǎn)單地在十字形圖案中設(shè)置導(dǎo)體。在另外的實(shí)施例中，導(dǎo)體 被配置為使得沿相同的方向并且在基本上平行的線中排列所有的導(dǎo) 體。導(dǎo)體204可被封入氧化硅中，以使導(dǎo)體204與硅襯底絕緣以及相 互絕緣。
圖2的網(wǎng)型柵格提供了保護(hù)襯底的內(nèi)部免受探測(cè)儀器的引入的優(yōu) 點(diǎn)。如果導(dǎo)體被配置為使得柵格204中的空間足夠小，那么探測(cè)儀器 將不能在導(dǎo)體之間配合(fit),并且當(dāng)導(dǎo)體中的一個(gè)被接觸或破裂時(shí)， 將導(dǎo)致在柵格中出現(xiàn)不連續(xù)性。可以使用監(jiān)視電路以檢測(cè)這些不連續(xù) 性，并且以防止模塊的表征的方式來(lái)響應(yīng)(諸如通過(guò)刪除存儲(chǔ)器、將 寄存器清零或產(chǎn)生錯(cuò)誤讀取)。可以以多種方式實(shí)現(xiàn)監(jiān)視電路228。在一個(gè)實(shí)施例中，襯底提供 有通過(guò)外部電路228允許導(dǎo)體中的一個(gè)或更多個(gè)的連續(xù)性測(cè)試的接觸 224和226?？纱嬖谟糜诟鱾€(gè)導(dǎo)體的一組接觸、與所有導(dǎo)體耦接的一組 接觸、或者與各接觸耦接的導(dǎo)體子集。
監(jiān)視電路被設(shè)置在棵片中的一個(gè)或更多個(gè)、襯底102、芯片載體 110的內(nèi)部，組件的外部，或其組合?？赏ㄟ^(guò)任何一組公知的建立的 電測(cè)試來(lái)檢測(cè)不連續(xù)性。這些測(cè)試包含電阻測(cè)量、電流測(cè)量、電壓測(cè) 量和其組合。
圖4示出根據(jù)本發(fā)明的一個(gè)實(shí)施例的具有通路的襯底。通路是穿 過(guò)硅襯底的導(dǎo)電路徑。通路可貫穿硅襯底102或僅僅穿過(guò)一定數(shù)量的 層。因此，通路使得附接到襯底表面的部件能夠與附接到襯底的同一 表面或任何其它表面的其它部件通信。
在圖4中示出示例性的通路400。通過(guò)打開(kāi)從襯底的一個(gè)表面穿 透到相對(duì)表面的一個(gè)或更多個(gè)孔或通道的鉆取過(guò)程，產(chǎn)生通過(guò)硅襯底 102的路徑。 一旦完成鉆取過(guò)程，就用阻擋層404覆蓋整個(gè)硅襯底102 和通道的內(nèi)表面區(qū)域，該阻擋層404使村底與即將要被涂敷的導(dǎo)電材 料絕緣并防止其擴(kuò)散到硅襯底102內(nèi)。在一個(gè)實(shí)施例中，絕緣阻擋層 404是硅硝酸鹽，并且利用化學(xué)氣相沉積(CVD)被沉積。阻擋層404 防止置于通道中的導(dǎo)電材料與硅反應(yīng)，所述硅與其它金屬是高度易起 反應(yīng)的。它還用于防止硅在半導(dǎo)體電路的操作中用作導(dǎo)電材料。
用作導(dǎo)電材料的金屬物質(zhì)406被放在通道中。在一個(gè)實(shí)施例中， 金屬物質(zhì)406是銅并且利用物理氣相沉積被放置。可以替代性地利用 電鍍以用金屬物質(zhì)填充通道。如在常規(guī)的電鍍中那樣，過(guò)量的材料被 沉積在晶片的表面上并且利用化學(xué)機(jī)械拋光(CMP)被拋去。
本領(lǐng)域技術(shù)人員熟悉將導(dǎo)電材料沉積到硅襯底中的通道中所涉及 的過(guò)程。根據(jù)本發(fā)明可以使用任何制造方法。
在圖2中示出通路214。通路214在硅襯底102的上表面206上 的第一接觸焊盤(pán)(pad) 216處開(kāi)始，并且經(jīng)由穿過(guò)襯底102的整個(gè)高 度的導(dǎo)電路徑222在硅襯底102的下表面220上的第二接觸焊盤(pán)218處終止。圖2還示出在位于襯底102的同一表面206上的部件之間提 供電通信的笫二類(lèi)型的通路208。第二類(lèi)型的通路208在硅襯底102 的上表面206上的第一接觸焊盤(pán)210處開(kāi)始，并且向下穿過(guò)網(wǎng)格204 并進(jìn)入襯底102的內(nèi)部區(qū)域。通路208然后行進(jìn)到襯底內(nèi)的更中心的 位置，并且從網(wǎng)格204再度出現(xiàn)以在與第一接觸焊盤(pán)210相同的上表 面206上的第二接觸焊盤(pán)212處終止。
在本發(fā)明的其它實(shí)施例中，硅襯底102被用于提供諸如內(nèi)置的去 耦電容器、電阻器橋和其它的有源和無(wú)源電路的其它電部件和功能。
具有通路208和214以及網(wǎng)格204的襯底102是通過(guò)定義清楚的 和簡(jiǎn)化的制造過(guò)程制造的，因此導(dǎo)致很少的制造缺陷。由于能夠以小 于或等于較小的常規(guī)芯片的價(jià)格制造比典型的芯片大的襯底，因此該 架構(gòu)在經(jīng)濟(jì)上是有利的。更具體而言，在包含晶體管的普通芯片上， 在器件上的最小的結(jié)構(gòu)(即，晶體管和最小的引線)中導(dǎo)致芯片缺陷 的較大部分(bulk)。由于硅襯底僅包含相對(duì)較大的金屬結(jié)構(gòu)，因此 具有缺陷的可能性要小得多。因此，其產(chǎn)量應(yīng)當(dāng)高并且制造成本低。
現(xiàn)在重新參照?qǐng)D1，示出兩個(gè)棵片104和106位于襯底102的頂 部上?？闷?04和106被安裝在"倒裝芯片，，配置中并被附接到襯底102 上。"倒裝芯片，，附接允許在不需要在其間的引線的情況下將集成電路 芯片直接鍵合到襯底接觸上。在該實(shí)施例中，通過(guò)使用諸如導(dǎo)電糊或 焊料"微球，，108的導(dǎo)電材料實(shí)現(xiàn)倒裝芯片附接。芯片104和106被"倒 裝"，即，上下顛倒，使得芯片的表面上的棵片電接觸焊盤(pán)與襯底102 上的焊盤(pán)對(duì)準(zhǔn)。
少量的導(dǎo)電材料108 (即，微球)被設(shè)置在芯片的電接觸焊盤(pán)和 襯底上的焊盤(pán)之間，使得在其間存在電通信。多芯片計(jì)算模塊100于 是經(jīng)受升高的溫度和壓力，以將導(dǎo)電材料108轉(zhuǎn)變成復(fù)合物以使得附 接變?yōu)橛谰眯缘?。在理想情況下，選擇材料使得不破壞模塊的功能部 分就根本不能將部件分開(kāi)。優(yōu)選地，該材料將為諸如錫和鉛的瞬變 (transient)液體。錫具有低的熔點(diǎn)并與鉛結(jié)合。在結(jié)合出現(xiàn)之后， 為了將兩者分開(kāi)，必須使材料經(jīng)受非常高的溫度以達(dá)到鉛的熔點(diǎn)。在一個(gè)實(shí)施例中，導(dǎo)電材料108不是必要的。在該實(shí)施例中，棵 片和襯底之間的鍵合是諸如銅對(duì)銅鍵合的金屬之間的直接鍵合。在該 實(shí)施例中，接觸端子中的每一個(gè)至少部分地由銅制成。部件經(jīng)受約 400。C的溫度和約100psi的壓力。銅表面經(jīng)歷"晶粒生長(zhǎng)"，這里，它 們的價(jià)電子層中的外層電子結(jié)合以形成永久鍵。從而，不使單個(gè)銅結(jié) 經(jīng)受約1083°C (銅的熔點(diǎn))的溫度就不能使該結(jié)分開(kāi)。在該溫度，部 件將在銅接觸分開(kāi)之前被破壞。
現(xiàn)在來(lái)看圖5A，進(jìn)一步示出倒裝芯片配置。在圖5A中，可以從 部分底視圖看到棵片104和106。從該底視圖中可看到在棵片104和 106中的每一個(gè)上有四個(gè)電接觸。棵片104具有電接觸501 504，棵片 106具有電接觸505 508?？闷?06還具有附加的一組接觸534-537。
圖5B表示示例性襯底102的側(cè)視圖。該襯底具有三個(gè)通路510、 512和514。通路510和514產(chǎn)生從襯底的第一平面表面516到襯底的 第二平面表面518完全延伸通過(guò)襯底102的導(dǎo)電路徑。通路512從第 一平面表面516上的與第一棵片104的電接觸502排齊(line up with) 的第一位置延伸，穿過(guò)第一平面表面516下面的襯底的一部分，到達(dá) 第一平面表面516上的與第二棵片106的電接觸505排齊的第二位置。 通路512j吏兩個(gè)棵片104和106相互電通信。
當(dāng)棵片104和106被旋轉(zhuǎn)("倒裝")并被放在襯底102的頂部上 時(shí)，電接觸501與通路510對(duì)準(zhǔn)，電接觸502與通路512對(duì)準(zhǔn)，電接 觸505與通路512的第二邊對(duì)準(zhǔn)，并且電接觸506與通路514對(duì)準(zhǔn)。 焊料微球520或其它類(lèi)型的導(dǎo)電糊被設(shè)置在棵片的電接觸和襯底上的 焊盤(pán)之間，使得在其間存在電通信。該組件然后經(jīng)受升高的溫度和壓 力，以將微球520轉(zhuǎn)變成復(fù)合物以使得附接變?yōu)橛谰眯缘摹?br> 在該實(shí)施例中，如從圖5A中的棵片104和106的底視圖可以看 出，電接觸501-508有利地分別與棵片104和106的邊緣522、 524、 526和528、 530、 532隔開(kāi)。因此，當(dāng)棵片處于它們的倒裝位置并^皮 附接到襯底上時(shí)，在棵片和襯底之間插入測(cè)量?jī)x器以探測(cè)接觸變得是 極其困難的。現(xiàn)在重新參照?qǐng)D1,為了進(jìn)一步增加器件的安全性，使用環(huán)氧樹(shù)
脂或其它的粘接劑材料114以封裝棵片104和106。環(huán)氧樹(shù)脂封裝包 含進(jìn)一步增加用測(cè)量探針來(lái)探測(cè)微凸點(diǎn)(microbump) 108或互連球 的難度的環(huán)氧樹(shù)脂底層填料(underfill )116。另外，環(huán)氧樹(shù)脂封裝114 和116使得不破壞芯片104和106而去除它們是不可行的。
通過(guò)使得棵片足夠薄以至于與其它部件的分離將導(dǎo)致薄件的斷 裂，而在該實(shí)施例中實(shí)現(xiàn)進(jìn)一步的安全性。例如，襯底102在一個(gè)實(shí) 施例中約為50 150微米厚。 一般地，棵片約為730微米厚，但在一些 實(shí)施例中，僅約為350微米厚。
由于器件中的所有結(jié)構(gòu)均處于單個(gè)芯片的結(jié)構(gòu)的規(guī)模(scale )上， 并且在不破壞的情況下拆開(kāi)系統(tǒng)實(shí)際上是不可能的，因此，上述的結(jié) 構(gòu)實(shí)際上在物理上與單個(gè)芯片一樣安全。由于微凸點(diǎn)的薄尺寸、使用 區(qū)域陣列互連的機(jī)會(huì)、芯片的鄰近的放置和層疊或使用3-D硅的機(jī) 會(huì)，因此，探測(cè)連接芯片與襯底的微凸點(diǎn)將是十分困難的。
在圖l所示的實(shí)施例中，硅襯底102位于芯片載體110的頂部。 芯片栽體110附接到硅襯底102,并使硅襯底102與附接到芯片載體 110的其它器件電通信。與附接的倒裝芯片/襯底方法類(lèi)似，硅襯底102 通過(guò)耦接兩個(gè)部件102和110的電接觸焊盤(pán)的多個(gè)焊料微球112被附 接到芯片載體。這種類(lèi)型的附接在現(xiàn)有技術(shù)中被稱(chēng)為球柵陣列 (BGA)。
還能夠如圖5所示通過(guò)以行(in rows)來(lái)放置電接觸而增加進(jìn)一 步的保護(hù)。棵片106具有被一組棵片電接觸505~508圍繞的一組棵片 電接觸534~537。使用這種類(lèi)型的架構(gòu)，處于外面的、更容易被探測(cè) 的行505~508中的微凸點(diǎn)可被用于承載非敏感信息或僅僅是功率/接地 連接。在其它的實(shí)施例中，芯片可被設(shè)計(jì)為如果芯片被危及安全或被 探測(cè)就使得敏感信息缺少(default)。可以使用已知的監(jiān)視電路來(lái)影 響缺少。
現(xiàn)在參照?qǐng)D3，示出本發(fā)明的另一實(shí)施例。在圖3的實(shí)施例中， 圖1的硅襯底102被鍵合到芯片載體110,但不是如前面說(shuō)明的那樣通過(guò)使用微球。在圖3的實(shí)施例中，使用諸如環(huán)氧樹(shù)脂、粘接劑、硬 件或其它方法的另一附接技術(shù)以將硅襯底102鍵合到芯片栽體110。 引線302提供從硅襯底102的在本實(shí)施例中包含部件的接觸的上表面 到下面的芯片載體110的導(dǎo)電路徑。然后在引線302之上放置環(huán)氧樹(shù) 脂材料以形成保護(hù)引線免受損害和環(huán)境條件的封裝114。如果由引線 302承載的信息需要被保護(hù)以免被監(jiān)視，如棵片和襯底之間的接觸那 樣，那么，適當(dāng)?shù)剡x擇引線320和環(huán)氧樹(shù)脂114使得環(huán)氧樹(shù)脂的去除 將損壞引線并使得模塊不能工作。
因此，本發(fā)明允許制造商不必服從諸如高溫、有限的功率預(yù)算和 不穩(wěn)定的干預(yù)對(duì)策的與使用安全外殼有關(guān)的限制，就可構(gòu)建具有多個(gè) 芯片的物理上高度安全的模塊，其可被用戶(hù)定制設(shè)計(jì)或批量 (commodity)和構(gòu)建于標(biāo)準(zhǔn)邏輯、DRAM、閃存、模擬或另一處理 技術(shù)上。
這里使用的術(shù)語(yǔ)"某一"或"某一個(gè)"被定義為一個(gè)或多于一個(gè)。這 里使用的術(shù)語(yǔ)"多個(gè)，，被定義為兩個(gè)或多于兩個(gè)。這里使用的術(shù)語(yǔ)"另 一，，被定義為至少第二個(gè)或更多個(gè)。這里使用的術(shù)語(yǔ)"包括"和"具有" 被定義為包含(即，開(kāi)放的語(yǔ)言)。這里使用的術(shù)語(yǔ)"耦接"被定義為 連接，但不必是直接地，并且不必是機(jī)械地。
雖然公開(kāi)了本發(fā)明的特定實(shí)施例，但本領(lǐng)域技術(shù)人員可以理解， 在不背離本發(fā)明的精神和范圍的條件下，可以對(duì)特定實(shí)施例進(jìn)行變化。
因此，本發(fā)明的范圍不應(yīng)限于特定的實(shí)施例，并且其意圖在于所附的 權(quán)利要求覆蓋本發(fā)明的范圍內(nèi)的任意和全部的這些應(yīng)用、修改和實(shí)施 例。
權(quán)利要求
1. 一種物理上安全的襯底組件，包括襯底；位于襯底上和/或襯底內(nèi)的多個(gè)電導(dǎo)體；連接電導(dǎo)體中的至少兩個(gè)電導(dǎo)體的至少一條導(dǎo)電路徑；和用于檢測(cè)電導(dǎo)體中的至少一個(gè)電導(dǎo)體的連續(xù)性的中斷的至少一組電接觸。
2. 根據(jù)權(quán)利要求l的物理上安全的襯底組件，其中，導(dǎo)電路徑中 的至少一條從第一平面表面延伸穿過(guò)襯底到達(dá)與笫一平面表面相對(duì)的 第二平面表面。
3. 根據(jù)權(quán)利要求l的物理上安全的村底組件，其中，導(dǎo)電路徑中 的至少一條從襯底的第一平面表面上的第一位置延伸穿過(guò)第一平面表 面下的襯底的至少一個(gè)層，到達(dá)第一平面表面上的第二位置。
4. 根據(jù)權(quán)利要求1的物理上安全的襯底組件，還包括與所述一組 電接觸耦接的監(jiān)視電路，所述監(jiān)視電路檢測(cè)電導(dǎo)體中的至少一個(gè)電導(dǎo) 體的連續(xù)性的中斷。
5. 根據(jù)權(quán)利要求4的安全處理組件，其中，監(jiān)視電路在檢測(cè)到連 續(xù)性的中斷時(shí)擦除存儲(chǔ)器的至少一部分。
6. 根據(jù)權(quán)利要求1的安全處理組件，其中，襯底具有約50~150 微米的厚度。
7. —種安全處理組件，包括 具有第一平面表面和第二平面表面的襯底；在第一表面上具有電接觸的第一棵片，所述笫一棵片被安裝在襯 底的第一平面表面上，使得第一棵片的電接觸位于第一棵片的第一表 面和村底的第一平面表面之間；在第一表面上具有電接觸的第二棵片，所述第二棵片被安裝在襯 底的第一平面表面上，使得第二棵片的電接觸位于第二棵片的第一表 面和襯底的第一平面表面之間；與第一棵片的電接觸中的至少一個(gè)電接觸連接的第一導(dǎo)電路徑，所述第一導(dǎo)電路徑的至少一部分位于襯底內(nèi)；與第二棵片的電接觸中的至少一個(gè)電接觸連接的第二導(dǎo)電路徑，所述第二導(dǎo)電路徑的至少一部分位于襯底內(nèi)；圍繞第一和第二導(dǎo)電路徑的至少一部分的多個(gè)電導(dǎo)體；和 與電導(dǎo)體耦接的監(jiān)視電路，所述監(jiān)視電路檢測(cè)電導(dǎo)體中的一個(gè)或更多個(gè)電導(dǎo)體的連續(xù)性的中斷。
8. 根據(jù)權(quán)利要求7的安全處理組件，其中，第一和第二導(dǎo)電路徑 中的至少一條從襯底的第一平面表面延伸穿過(guò)襯底到達(dá)襯底的第二平 面表面。
9. 根據(jù)權(quán)利要求7的安全處理組件，還包括設(shè)置在襯底與第一和 第二棵片之間的粘接劑材料，所述粘接劑材料永久性地將棵片附接到 襯底上。
10. 根據(jù)權(quán)利要求7的安全處理組件，還包括封裝第一和第二棵 片的環(huán)氧樹(shù)脂材料。
11. 根據(jù)權(quán)利要求7的安全處理組件，其中，監(jiān)視電路在檢測(cè)到 連續(xù)性的中斷時(shí)擦除存儲(chǔ)器的至少一部分。
12. 根據(jù)權(quán)利要求7的安全處理組件，其中，電導(dǎo)體的至少一部 分位于襯底的第一平面表面和第二平面表面之間。
13. 根據(jù)權(quán)利要求7的安全處理組件，還包括在襯底的第二平面 表面處與第一導(dǎo)電路徑和第二導(dǎo)電路徑中的至少一條電耦接的芯片載 體。
全文摘要
提供一種物理上安全的處理組件，其包括安裝在襯底上的裸片以將裸片的電接觸夾在裸片和襯底之間。襯底具有襯底接觸以及與裸片接觸電耦接并延伸穿過(guò)襯底的導(dǎo)電路徑。電導(dǎo)體圍繞導(dǎo)電路徑。監(jiān)視電路檢測(cè)電導(dǎo)體中的一個(gè)或更多個(gè)電導(dǎo)體的連續(xù)性的中斷，并且優(yōu)選地使得組件不能工作。優(yōu)選地，設(shè)置環(huán)氧樹(shù)脂封裝以防止探測(cè)工具能夠到達(dá)裸片或襯底接觸。
文檔編號(hào)H01L23/58GK101305462SQ200680042132
公開(kāi)日2008年11月12日 申請(qǐng)日期2006年11月6日 優(yōu)先權(quán)日2005年12月21日
發(fā)明者C·菲格, E·斯波羅吉斯, J·尼克博克, K·高特澤, N·哈德茲克, V·康多雷利 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司