專利名稱：用于疊置的芯片級封裝的微帶間隔體、其制造方法、其操作方法和含有其的系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
實施例總體上涉及芯片級器件集成。
背景技術(shù)：
為了實現(xiàn)尺寸更小、速度更高的器件，在小封裝內(nèi)完成疊置的芯片級
封裝(SCSP)。隨著封裝尺寸的縮小，盡管縮短了信號和電源跡線之間的距 離，但是必須保持信號完整性。器件瞬變(transient)也需要高速電容器 來響應(yīng)器件封裝中的不斷加快的處理。這些電容器往往必須處于距集成電 路(IC)芯片相對較遠的位置。


為了說明獲得所述實施例的方式，將參考附圖中所示的示范性實施例 給出對上文簡要描述的實施例的更為詳細的說明。應(yīng)當(dāng)理解，這些附圖只 是示出了典型的實施例，而未必是按比例繪制的，因此不應(yīng)當(dāng)將其視為限 制本發(fā)明的范圍，下面將利用附圖，以額外的特征和細節(jié)來描述和說明所 述實施例。在附圖中-
圖1是根據(jù)實施例的沿剖面線卜l截取的圖2所示的MSS的截面正視
圖2是根據(jù)實施例的微帶間隔體(microstrip印acer) (MSS)的頂視 平面圖3是根據(jù)實施例的沿剖面線3-3截取的圖1所示的MSS的截面正視
圖4是根據(jù)實施例的沿剖面線4-4截取的圖1所示的MSS的截面正視
圖5是根據(jù)實施例的沿剖面線5-5截取的圖1所示的MSS的截面正視圖6是根據(jù)實施例的包括處于兩個微電子管芯之間的MSS的芯片封裝 的截面正視圖7是根據(jù)實施例的圖6所示的芯片封裝中的MSS的細節(jié)圖； 圖8是根據(jù)實施例的處于兩個微電子管芯之間的MSS的截面正視圖； 圖9是根據(jù)實施例的模塊化的MSS的頂視平面圖； 圖IO是根據(jù)實施例的帶有MSS、三個管芯和安裝基板的芯片封裝的頂 視平面圖11是根據(jù)實施例的圖10所示的芯片封裝的截面正視圖； 圖12是說明方法流程實施例的流程圖13是示出了根據(jù)實施例的計算系統(tǒng)的剖析正視圖；以及
圖14是根據(jù)實施例的計算系統(tǒng)的示意圖。
具體實施例方式
本公開內(nèi)容中的實施例涉及包括設(shè)置在兩個IC管芯之間的微帶間隔體 (MSS)的設(shè)備。實施例還涉及組裝這種帶有IC管芯的微帶間隔體的方法。 實施例還涉及包括MSS和IC管芯實施例的器件的操作方法。實施例還涉及 結(jié)合了 MSS和管芯封裝的計算系統(tǒng)。
下述說明中包括諸如上、下、第一、第二等詞語，它們僅用于說明目 的，而不應(yīng)將它們視為限制性的。可以按照若干種位置和取向制造、使用 或運輸這里所描述的設(shè)備或物品的實施例。"微帶" 一詞一般是指一種電介 質(zhì)體，所述電介質(zhì)體具有多個按照隔離的方式設(shè)置于其內(nèi)的導(dǎo)電平面。微 帶的厚度可以處于小于等于1000微米(um)的范圍內(nèi)。在實施例中，微 帶的厚度處于大約20 u m到大約120 m的范圍內(nèi)。術(shù)語"管芯"和"芯片" 泛指作為通過各種處理操作轉(zhuǎn)換成期望的集成電路器件的基本工件的物理 對象。管芯一般是從晶片上分割出來的，所述晶片可以由半導(dǎo)體材料、非 半導(dǎo)體材料或者半導(dǎo)體和非半導(dǎo)體材料的組合制成。板通常是經(jīng)過樹脂浸 漬的纖維玻璃結(jié)構(gòu)，其用作管芯的安裝基板。
現(xiàn)在將參考附圖，其中，采用類似的附圖標記表示類似的結(jié)構(gòu)。為了 最為清晰地示出各種實施例的結(jié)構(gòu)，這里包括的附圖是集成電路結(jié)構(gòu)的圖示。因而，所制造的結(jié)構(gòu)的實際外觀，例如，顯微照片中的外觀可能與此 不同，但是其仍然包括了所示的實施例的基本的結(jié)構(gòu)。此外，附圖還示出 了理解所示的實施例所必需的結(jié)構(gòu)。為了保持附圖的清晰度，未包括本領(lǐng) 域公知的其他結(jié)構(gòu)。
圖1是根據(jù)實施例的沿剖面線1-1截取的圖2所示的MSS的截面正視 圖100。為了清晰起見，至少以夸大的垂直細節(jié)示出了 MSS 110。 MSS 110 包括電介質(zhì)體112。 MSS 110包括第一面114和第二面116。 MSS 110包括 多個焊盤，在圖1中采用附圖標記118表示出了其中的兩個。可以通過層 壓工藝制造電介質(zhì)體112的幾個平面結(jié)構(gòu)，還通過所述層壓工藝制造幾個 導(dǎo)電平面。在下文中，盡管電介質(zhì)體112包括幾個電介質(zhì)平面112，但還是 采用單個附圖標記來表示。在實施例中，MSS 110包括多個隔開的導(dǎo)電平面。 在圖1中，示出了第一導(dǎo)電平面120連同后繼的導(dǎo)電平面122，以及中間導(dǎo) 電平面124。盡管圖1所示的導(dǎo)電平面的數(shù)量為三個，但是根據(jù)作為具體應(yīng) 用的不同實施例可能需要少于或多于三個導(dǎo)電平面。
在實施例中，將任何導(dǎo)電平面圖案化成例如螺旋電感器等的電感器。 其圖案化是常規(guī)的。在實施例中，將任何導(dǎo)電平面圖案化成電阻器。其圖 案化是常規(guī)的。在實施例中，將任何導(dǎo)電平面圖案化成熔絲。其圖案化是 常規(guī)的。
在實施例中，MSS 110包括具有第一電極126和第二電極128的電容器 結(jié)構(gòu)。在實施例中，MSS110包括多個隔開的導(dǎo)電平面(至少第一導(dǎo)電平面 120和后繼的導(dǎo)電平面122)，所述MSS IIO不包括電容器結(jié)構(gòu)。在實施例 中，MSS110包括電容器結(jié)構(gòu)，例如第一電極126和第二電極128，但是MSS 110不包括多個隔開的導(dǎo)電平面。
在實施例中，所述電容器結(jié)構(gòu)為雙電極薄膜電容器。在本實施例中， 第一電極126和第二電極128中的每個在MSS 110中僅出現(xiàn)一次。在實施 例中，所述電容器結(jié)構(gòu)是叉指型(interdigital)電容器，例如，第一電 極126和第二電極128出現(xiàn)多次，如圖1所示。
圖2是根據(jù)實施例的MSS 110的頂部平面200。沿圖2中的剖面線1-1 導(dǎo)出了圖1中的MSS 110。第一面114連同多個MSS焊盤一起露出，在圖l 到圖5中，出于舉例說明的目的，采用不同的附圖標記將多個MSS焊盤表示成焊盤118、 218、 318、 418和518。所述的各個焊盤(在下文中相對于 圖2將其稱為"焊盤218")的尺寸和成分基本相同。在實施例中，MSS焊 盤218的寬度230在大約30微米(u m)到大約300 u m或者更大的范圍內(nèi)。 在實施例中，MSS焊盤218的寬度230在大約53 u m到大約106 u m的范圍 內(nèi)。如圖所示，沿剖面線232將MSS 110分成四個部分。在實施例中，作 為剖面單元的MSS 110含有僅沿電介質(zhì)體112的外緣134的MSS焊盤118。 在實施例中，除了沿這里所述的外緣，MSS包括更多MSS焊盤。
再次參考圖l，將MSS 110構(gòu)造為通過MSS焊盤118電接入(access) 后繼導(dǎo)電平面122。相應(yīng)地，第一微間隔體136將第一導(dǎo)電平面120絕緣。 類似地，中間微間隔體138將中間導(dǎo)電平面124絕緣。通過導(dǎo)電平面接觸 部140實現(xiàn)MSS焊盤118和后繼導(dǎo)電平面122之間的電耦合。如圖1所示， 還使所述電容器結(jié)構(gòu)與電容器接觸部絕緣。第一電極接觸部142通過第一 電極微間隔體144與第一電極126絕緣。第二電極接觸部146通過第二電 極微間隔體148與第二電極128絕緣。
在實施例中，通過一系列層壓處理實施MSS 110的制造。可以通過觀 察MSS 110中的幾個平面結(jié)構(gòu)，并認識到圖案化和淀積工藝能夠?qū)崿F(xiàn)所述 MSS IIO來確定這樣的處理。例如，從MSS 110的第二面116開始，形成第 二面116的電介質(zhì)體112是層壓和圖案化處理中的第一層。在圖1中繼續(xù) 向上，通過形成第一面U4的電介質(zhì)體112形成MSS110的第一面114，并 且如圖所示，最后將MSS焊盤118填充到MSS內(nèi)。在實施例中，MSS焊盤 118位于第一面114上，而不是如圖所示基本與其平齊。
圖3是根據(jù)實施例沿剖面線3-3截取的圖2所示的MSS的截面正視圖 300。 MSS 110包括電介質(zhì)體112。 MSS 110包括第一面114和第二面116。 MSS IIO包括多個焊盤，在圖3中采用附圖標記318表示出了其中的兩個。
在實施例中，MSS110包括多個隔開的導(dǎo)電平面。在圖3中，示出了第 一導(dǎo)電平面120連同后繼導(dǎo)電平面122，以及中間導(dǎo)電平面124。
將MSS IIO構(gòu)造為通過MSS焊盤318電接入中間導(dǎo)電平面124。相應(yīng)地， 第一微間隔體336將第一導(dǎo)電平面120絕緣。類似地，后繼微間隔體350 將后繼導(dǎo)電平面124絕緣。通過導(dǎo)電平面接觸部340實現(xiàn)MSS焊盤318和 中間導(dǎo)電平面124之間的電耦合。如圖3所示，還使所述電容器結(jié)構(gòu)與電容器接觸部絕緣。第一電極接觸部342通過第一電極微間隔體344與第一 電極126絕緣。第二電極接觸部346通過第二電極微間隔體348與第二電 極128絕緣。相應(yīng)地，盡管所述接觸部貫穿MSS110，但是可以將微間隔體 構(gòu)造為將特定接觸部絕緣，而連接其他特定接觸部。
圖4是根據(jù)實施例的沿剖面線4-4截取的圖2所示的MSS的截面正視 圖400。 MSS 110包括電介質(zhì)體112。 MSS 110包括第一面114和第二面116。 MSS 110包括多個焊盤，在圖4中采用附圖標記418表示出了其中的兩個。
在實施例中，MSS110包括多個隔開的導(dǎo)電平面。在圖4中，示出了第 一導(dǎo)電平面120連同后繼的導(dǎo)電平面122，以及中間導(dǎo)電平面124。
將MSS nO構(gòu)造為通過MSS焊盤418接入第一導(dǎo)電平面120。相應(yīng)地， 后繼微間隔體450將后繼導(dǎo)電平面122絕緣。類似地，中間微間隔體438 將中間導(dǎo)電平面124絕緣。通過導(dǎo)電平面接觸部440實現(xiàn)MSS焊盤418和 第一導(dǎo)電平面122之間的電耦合。如圖4所示，還使所述電容器結(jié)構(gòu)與電 容器接觸部絕緣。第一電極接觸部442通過第一電極微間隔體444與第一 電極126絕緣。第二電極接觸部446通過第二電極微間隔體448與第二電 極128絕緣。相應(yīng)地，盡管所述接觸部貫穿MSSllO，但是可以將微間隔體 構(gòu)造為將特定接觸部絕緣，而連接其他特定接觸部。
圖5是根據(jù)實施例沿剖面線5-5所截取的圖1所示的MSS的截面正視 圖500。 MSS 110包括電介質(zhì)體112。 MSS 110包括第一面114和第二面116。 MSS IIO包括多個焊盤，在圖5中采用附圖標記518表示出了其中的兩個。
在實施例中，MSS110包括多個隔開的導(dǎo)電平面。在圖5中，示出了第 一導(dǎo)電平面120連同后繼的導(dǎo)電平面122，以及中間導(dǎo)電平面124。
將MSS IIO構(gòu)造為接入電容器結(jié)構(gòu)。第一電極接觸部542使MSS焊盤 518中的一個與第一電極126耦合。第二電極接觸部546使MSS焊盤518中 的另一個與第二電極128耦合。
將MSS 110構(gòu)造為使所述的隔開的導(dǎo)電平面120、 122和]24與所述電 容器結(jié)構(gòu)絕緣。相應(yīng)地，第一微間隔體536將第一導(dǎo)電平面120絕緣。類 似地，后繼微間隔體550將后繼導(dǎo)電平面122絕緣。類似地，中間微間隔 體538將中間導(dǎo)電平面124絕緣。相應(yīng)地，盡管所述接觸部貫穿MSS 110， 但是可以將微間隔體構(gòu)造為將特定接觸部絕緣，而連接其他特定接觸部。圖6是根據(jù)實施例的包括處于兩個微電子管芯之間的MSS的芯片封裝 600的截面正視圖。所述芯片封裝600包括MSS 610。芯片封裝600還包括 具有有源表面662和后側(cè)表面664的第一管芯660。在實施例中，第一管芯 660包括常規(guī)后側(cè)金屬化部(BSM)。將MSS610設(shè)置在第一管芯660的有源 表面662上。在實施例中，將第一管芯660引線鍵合到安裝基板666。通過 至少一條鍵合線完成所述引線鍵合，圖中采用附圖標記668示出了其中一 條。在實施例中，安裝基板666通過多個電凸塊與外部電連通 (communicate),圖中采用附圖標記670示出了其中之一。
在實施例中，將第二管芯672設(shè)置到MSS 610上。在本實施例中，第 二管芯672包括有源表面674和后側(cè)表面676。將MSS 610設(shè)置到第二管芯 672的后側(cè)表面676上。在實施例中，將第二管芯672引線鍵合到安裝基板 666。采用至少一條鍵合線完成所述引線鍵合，圖中采用附圖標記678示出 了其中一條。
在本實施例中，通過第一管芯鍵合線680將MSS 610電耦合到第一管 芯660。相應(yīng)地，MSS 610能夠提供或接收來自第一管芯660的功率和信號 通信中的一者或兩者。類似地，去耦電容器，例如圖1、 3、 4、 5、 7中所 示的任何示范性電容器結(jié)構(gòu)及其等價物能夠與第一管芯660連通。而且， 在本實施例中，通過至少一條第二管芯鍵合線將MSS 610電耦合到第二管 芯672，圖中采用附圖標記682表示出了其中的一條。相應(yīng)地，MSS610能 夠提供或接收來自第二管芯672的功率和信號通信中的一者或兩者。類似 地，去耦電容器，例如圖1、 3、 4、 5、 7中所示的任何示范性電容器結(jié)構(gòu) 及其等價物能夠與第二管芯672連通。
在實施例中，第一管芯660是諸如處理器等的邏輯芯片，而第二管芯 672是諸如閃速存儲器等的存儲器芯片。在實施例中，第一管芯660是存儲 器芯片，而第二管芯672是處理器。在實施例中，第一管芯660是邏輯芯 片，而第二管芯672是DSP芯片。這樣一來很顯然，第一管芯660和第二 管芯672可以是處理器、存儲器和DSP芯片的任意組合。這些組合之一包 括兩個處理器。這些組合之一包括處理器和存儲器芯片。這些組合之一包 括兩個存儲器芯片。這些組合之一包括采用DSP芯片替代存儲器芯片或處 理器中的任一者。這些組合之一包括嵌入到處理器或存儲器芯片中的任一者內(nèi)的DSP芯片。
在方法實施例中，第一管芯660是來自加利福尼亞圣克拉拉(Santa Clara， California)的Intel公司的以第一時鐘速度工作的處理器芯片， 而第二管芯672是以第二時鐘速度工作的閃速存儲器芯片。在第一個例子 中，第一管芯660是通過第一管芯鍵合線680引線鍵合到導(dǎo)電平面的處理 器芯片，例如，通過MSS焊盤418將其引線鍵合到作為時鐘電路的接地平 面的第一導(dǎo)電平面120。第一管芯以第一時鐘速度運行。在這一例子中，第 二管芯672工作在NOR (布爾邏輯中的"或非")閃速存儲器的典型電壓上， 通過第二管芯鍵合線682將第二管芯引線鍵合到導(dǎo)電平面，例如，通過MSS 焊盤318將其引線鍵合到作為閃速存儲器電壓電路的地的中間導(dǎo)電平面 124。此外，就這一例子而言，第一管芯660從通過第一管芯鍵合線引線鍵 合到MSS焊盤518，并且通過第一電極接觸部542引線鍵合到第一電極126 的電容器結(jié)構(gòu)獲取(call for)用于處理器芯片660的負載瞬變的電壓。 在實施例中，第一管芯660工作在第一時鐘速度上，其大于第二管芯672 的第二時鐘速度。
圖7是根據(jù)實施例的MSS 710的細節(jié)700。 MSS 710包括電介質(zhì)體712。 MSS 710包括第一面714和第二面716。 MSS 710包括多個焊盤，在圖7中 采用附圖標記718示出了其中之一。在實施例中，MSS710包括多個隔開的 導(dǎo)電平面。在圖7中，示出了第一導(dǎo)電平面720連同后繼的導(dǎo)電平面722。 盡管圖7所示的導(dǎo)電平面的數(shù)量為兩個，但是根據(jù)作為具體應(yīng)用的不同實 施例可能需要多于或少于兩個導(dǎo)電平面。
在實施例中，MSS710包括具有第一電極726和第二電極728的電容器 結(jié)構(gòu)。在本實施例中，所述電容器結(jié)構(gòu)是叉指型電容器，例如，如圖7中 所示的第一電極726和第二電極728多次出現(xiàn)的電容器。
在本實施例中，通過第一管芯鍵合線780將MSS 710電耦合到第一管 芯，例如圖6所示的第一管芯660。相應(yīng)地，MSS 710能夠提供或接收來自
第一管芯的功率和信號通信中的一者或兩者。類似地，圖7所示的電容器 結(jié)構(gòu)及其等價物能夠連通至第一管芯，例如圖6中所示的第一管芯660。而
且，在本實施例中，通過第二管芯鍵合線782將MSS 710電耦合到第二管 芯，例如圖6所示的第二管芯672。相應(yīng)地，MSS 610能夠提供或接收來自第二管芯672的功率和信號通信中的一者或兩者。類似地，圖7中所示的 電容器結(jié)構(gòu)及其等價物能夠連通至第二管芯672。
在實施例中，所布設(shè)的微通孔784、 788和790將所述電容器結(jié)構(gòu)耦合 到MSS焊盤718。圖中將所布設(shè)的微通孔784、 788和790示出為圖1、 3、 4和5中所示的含有接觸部的微通孔的對比實施例。
圖8是根據(jù)實施例的包括處于兩個微電子管芯860和872之間的MSS 810的封裝800的截面正視圖。封裝800包括具有有源表面862和后側(cè)表面 864的第一管芯860。將MSS 810設(shè)置到第一管芯860的后側(cè)表面864上， 并且通過倒裝法將第一管芯860設(shè)置到安裝基板866上。通過至少一個電 凸塊完成所述倒裝鍵合，圖中采用附圖標記868示出了所述電凸塊中的一 個。在實施例中，安裝基板866通過多個第一管芯電凸塊與外部電連通， 圖中采用附圖標記870示出了所述第一管芯電凸塊中的一個。
在實施例中，第二管芯872包括有源表面874和后側(cè)表面876。將MSS 810設(shè)置到第二管芯872的后側(cè)表面876上。在實施例中，將第二管芯872 引線鍵合到安裝基板866。采用至少一條鍵合線完成所述引線鍵合，圖中采 用附圖標記878示出了其中一條。
在本實施例中，利用第一管芯電凸塊870，并且通過安裝基板866和 MSS到安裝基板的鍵合線880而將MSS 810電耦合到第一管芯860。相應(yīng)地， MSS 810能夠提供或接收來自第一管芯860的功率和信號通信中的一者或兩 者。類似地，去耦電容器，例如圖1、 3、 4、 5、 7中所示的任何示范性電 容器結(jié)構(gòu)及其等價物也能夠與第一管芯860連通。在本實施例中，也通過 第二管芯鍵合線882將MSS 810電耦合到第二管芯872。相應(yīng)地，MSS 810 能夠提供或接收來自第二管芯872的功率和信號通信中的一者或兩者。類 似地，去耦電容器，例如圖1、 3、 4、 5、 7中所示的任何示范性電容器結(jié) 構(gòu)及其等價物能夠與第二管芯872連通。
在實施例中，第一管芯860是諸如處理器等的邏輯芯片，而第二管芯 872是諸如閃速存儲器等的存儲器芯片。在實施例中，第一管芯860是存儲 器芯片，而第二管芯872是處理器。在實施例中，第一管芯860是邏輯芯 片，而第二管芯872是DSP芯片。這樣一來很顯然，第一管芯860和第二 管芯872可以是處理器、存儲器和DSP芯片的任意組合。這些組合之一包括兩個處理器。這些組合之一包括處理器和存儲器芯片。這些組合之一包
括兩個存儲器芯片。這些組合之一包括釆用DSP芯片替代存儲器芯片或處 理器中的任一者。這些組合之一包括嵌入到處理器或存儲器芯片中的任一 者內(nèi)的DSP芯片。
在方法實施例中，第一管芯860是來自加利福尼亞圣克拉拉的Intel 公司的以第一時鐘速度工作的處理器芯片，而第二管芯872是以第二時鐘 速度工作的閃速存儲器芯片。在第一例子中，第一管芯860是通過第一管 芯電凸塊868倒裝鍵合到導(dǎo)電平面的處理器芯片，例如，通過MSS焊盤418 將其鍵合到作為時鐘電路的接地平面的第一導(dǎo)電平面120。第一管芯860以 第一時鐘速度運行。在這一例子中，第二管芯872工作在N0R (布爾邏輯中 的"或非")閃速存儲器的典型電壓上，并通過第二管芯鍵合線882將第二 管芯引線鍵合到導(dǎo)電平面，例如，通過MSS焊盤318將其鍵合到作為閃速 存儲器電壓電路的地的中間導(dǎo)電平面124。此外，就這一例子而言，第一管 芯860從通過第一管芯鍵合線引線鍵合到MSS焊盤518，并且通過第一電極 接觸部542引線鍵合到第一電極126的電容器結(jié)構(gòu)獲取用于處理器芯片860 的負載瞬變的電壓。在實施例中，第一管芯860工作在第一時鐘速度上， 其大于第二管芯872的第二時鐘速度。
圖9是根據(jù)實施例的模塊化的MSS 910的頂視平面圖900。模塊化的 MSS 900包括電介質(zhì)體912。在實施例中，模塊化的MSS 900包括四個MSS 模塊910、 908、 906和904。如圖所示，沿剖面線932將MSS 910剖成四個 部分。每一MSS模塊910、 908、 906和904包括多個MSS焊盤，在按照圖 示組裝時，將其中的三個分別示為邊緣MSS焊盤917、中間MSS焊盤918和 內(nèi)部MSS焊盤919。在本實施例中，將每一MSS模塊910、 908、 906和904 構(gòu)造成MSS焊盤的3X3陣列。根據(jù)實施例，模塊化的MSS910由四個3X3 焊盤所配置的MSS模塊910、 908、 906和904組裝成。在實施例中，MSS焊 盤的數(shù)量和MSS焊盤的構(gòu)造遵循疊置的芯片級封裝中的一個或多個給定的 芯片形狀。在實施例中，不管是填滿的MSS焊盤，例如，在填滿的nXm矩 陣中(其中，n和m分別大于等于2)，還是如圖2所示，MSS焊盤只鄰接電 介質(zhì)體912的外緣934，所述的微帶間隔體的構(gòu)造都能夠遵循指定的應(yīng)用。
圖10是根據(jù)實施例的帶有MSS 1010、三個管芯1060、 1072和1092以及安裝基板1066的芯片封裝1000的頂視平面圖。在實施例中，第一管芯 1060是處理器、第二管芯1072是引線鍵合存儲器芯片，而第三管芯1092 是DSP。芯片封裝1000包括十六個3X3的MSS焊盤微帶間隔體模塊，其構(gòu) 成了 MSS 1010。出于舉例說明的目的，芯片封裝1000結(jié)合了與MSS 1010 的引線鍵合和倒裝連接。標稱的第一管芯鍵合線1080將MSS 1010耦合到 第一管芯1060。標稱的第二管芯鍵合線1082將MSS IOIO耦合到第二管芯 1060。多個第三管芯電凸塊將MSS 1010耦合到第三管芯1092，其中，采用 附圖標記1094 (圖11)來表示所述多個第三管芯電凸塊中的一個。安裝基 板1066被示出為支持第一管芯1060。在實施例中，安裝基板1066通過多 個第一管芯電凸塊與外部電連通，圖中采用附圖標記1070表示所述電凸塊 中的一個。
在方法實施例中，第一管芯1060是來自加利福尼亞圣克拉拉的Intel 公司的以第一時鐘速度工作的處理器芯片，第二管芯1072是以第二時鐘速 度工作的閃速存儲器芯片，第三管芯1092是以第三時鐘速度工作的DSP芯 片。在本實施例中，將相應(yīng)的第一管芯1060、第二管芯1072和第三管芯 1092中的每個均接地到MSS 1010中的分離的且不同的導(dǎo)電平面，而不管其 是時鐘電路、數(shù)據(jù)電路、地址電路、芯電源電路等。在實施例中，由此將 所有的三個管芯中的一部分電路接地。在實施例中，由此將少于所有的三 個管芯的管芯接地。在實施例中，少于所有的三個管芯的管芯包括它們的 各種電路中的由此接地的一部分。
圖11是根據(jù)實施例的圖10所示的芯片封裝的截面正視圖。在圖11中， 示出了電凸塊1094以及處于安裝基板1066之下和之上的多個電凸塊1070。 圖12是說明方法流程實施例的流程圖。 在1210中，所述方法包括將MSS組裝到第一管芯上。 在1220中，所述方法包括將MSS組裝到后繼的管芯上。在實施例中， 所述方法開始于1210，結(jié)束于1220。
在1230中，所述方法包括使第一管芯以第一時鐘速度工作，而使后繼 的管芯以后繼的時鐘速度工作。在實施例中，所述方法開始于1230，結(jié)束 于1230。
圖13是示出了根據(jù)實施例的計算系統(tǒng)1300的剖析正視圖?？梢栽谥T如圖13所示的計算系統(tǒng)1300等的計算系統(tǒng)中利用RF無源器件層的一個或 多個前述實施例。在下文中，將任何單獨的RF無源器件層實施例或者將其 與任何其他實施例的組合稱為實施例配置。
例如，計算系統(tǒng)1300包括至少一個封在IC芯片封裝1310內(nèi)的處理器 (圖中未示出)、數(shù)據(jù)存儲系統(tǒng)1312、至少一個諸如鍵盤1314等的輸入裝 置和至少一個諸如監(jiān)視器1316等的輸出裝置。計算系統(tǒng)1300包括處理數(shù) 據(jù)信號的處理器，所述處理器可以包括(例如)可以從Intel公司獲得的 微處理器。除了鍵盤1314之外，例如，計算系統(tǒng)1300還可以包括諸如鼠 標1318等的另一用戶輸入裝置。計算系統(tǒng)1300可以包括經(jīng)過給定的MSS 實施例的圖1、 3、 4、 5所示的處理之后的結(jié)構(gòu)。在實施例中，計算系統(tǒng)1300 包括外殼1322，例如，所述外殼1322可以是臺式計算機的機箱。
出于本公開的目的，包含了根據(jù)所要求保護的主題的部件的計算系統(tǒng) 1300可以包括任何利用微電子器件系統(tǒng)的系統(tǒng)，例如，其可以包括耦合到 數(shù)據(jù)存儲器的所述MSS實施例中的至少一個，例如，所述數(shù)據(jù)存儲器可以 是動態(tài)隨機存取存儲器(DRAM)、聚合物存儲器、閃速存儲器和相變存儲器。 在本實施例中，通過將所述實施例耦合到處理器而將所述實施例耦合到這 些功能的任何組合。然而，在實施例中，可以將本公開內(nèi)容中闡述的實施 例配置耦合到這些功能中的任何一個。對于示范性實施例而言，所述數(shù)據(jù) 存儲器包括管芯上的嵌入式DRAM高速緩存。此外，在實施例中，耦合到處 理器(圖中未示出)的實施例配置是具有耦合到DRAM高速緩存的數(shù)據(jù)存儲 器的實施例配置的系統(tǒng)的部分。此外，在實施例中，將實施例配置耦合到 數(shù)據(jù)存儲器1312。
在實施例中，所述計算系統(tǒng)1300還可以包括含有數(shù)字信號處理器 (DSP)、微控制器、專用集成電路(ASIC)或微處理器的管芯。在本實施 例中，通過將所述實施例配置耦合到處理器而將所述實施例配置耦合到這 些功能的任何組合。對于示范性實施例而言，DSP是芯片組的一部分，所述 芯片組可以包括作為板1320上的芯片組的單獨部分的獨立的處理器和DSP。 在本實施例中，將實施例配置耦合到所述DSP，并且可以存在單獨的實施例 配置，其耦合到IC芯片封裝1310中的處理器。此外，在實施例中，將實 施例配置耦合到安裝在與IC芯片封裝1310相同的板1320上的DSP?，F(xiàn)在，可以理解的是，可以將針對計算系統(tǒng)1300所闡述的實施例配置與本公開內(nèi) 容及其等同物中的MSS的各個實施例所闡述的實施例配置進行組合。
現(xiàn)在，可以理解的是，可以將本公開內(nèi)容中所闡述的實施例應(yīng)用于常 規(guī)計算機以外的其他裝置和設(shè)備。例如，可以采用一實施例配置來封裝管 芯，并將其設(shè)置在諸如無線通信器等的便攜式裝置或者諸如個人數(shù)據(jù)助理 等的手持裝置等當(dāng)中。在本實施例中，所述系統(tǒng)外殼可以是無線電話的殼 體等。另一個例子是可以采用一實施例配置來封裝，并且設(shè)置到諸如汽車、 機車、水運工具、飛行器或航天器等的運輸工具當(dāng)中的管芯。
圖14是根據(jù)實施例的電子系統(tǒng)1400的示意圖。圖示的電子系統(tǒng)1400 可以實現(xiàn)圖13所示的計算系統(tǒng)1300，但是圖示的電子系統(tǒng)更具有一般性。 電子系統(tǒng)1400包括至少一個電子組件1410，例如圖6、 8和10-ll中所示 的IC管芯。在實施例中，電子系統(tǒng)1400是一種包括系統(tǒng)總線1420的計算 機系統(tǒng)，其中所述系統(tǒng)總線1420用于電耦合電子系統(tǒng)1400中的各個部件。 根據(jù)不同實施例，所述系統(tǒng)總線1420可以是單條總線或任何的總線組合。 電子系統(tǒng)1400包括為集成電路1410供電的電壓源1430。在一些實施例中， 電壓源1430通過系統(tǒng)總線1420向集成電路1410提供電流。
根據(jù)實施例，將集成電路1410電耦合到系統(tǒng)總線1420，集成電路1410 可以包括任何電路或者電路組合。在實施例中，集成電路1410包括可以為 任何一種類型的處理器1412。如這里所使用的，處理器1412是指任何類型 的電路，例如但不限于微處理器、微控制器、圖形處理器、數(shù)字信號處理 器或其他處理器。集成電路1410可以包括的其他類型的電路為習(xí)用電路或 ASIC，例如，諸如蜂窩電話、尋呼機、便攜式計算機、雙向無線電通信設(shè) 備和類似的電子系統(tǒng)的無線裝置中使用的通信電路1414。在實施例中，處 理器1410包括諸如SRAM等的片內(nèi)存儲器1416。在實施例中，處理器1410 包括諸如eDRAM等的片內(nèi)存儲器1416。
在實施例中，電子系統(tǒng)1400還包括外部儲存器1440，其又可以包括適 于特定應(yīng)用的一個或多個存儲元件，例如，MM形式的主存儲器1442、 一 個或多個硬盤驅(qū)動器1444和/或一個或多個處理可拆卸介質(zhì)1446的驅(qū)動 器，例如，所述可拆卸介質(zhì)1446可以是軟盤、致密盤(CD)、數(shù)字視頻盤 (DVD)、閃速存儲鍵(flash memory key)以及其他本領(lǐng)域公知的可拆卸介質(zhì)。
在實施例中，電子系統(tǒng)1400還包括顯示裝置1450和音頻輸出1460。 在實施例中，所述電子系統(tǒng)1400包括控制器1470，諸如鍵盤、鼠標、跟蹤 球、游戲控制器、傳聲器、聲音識別裝置或任何其他的向電子系統(tǒng)1400輸 入信息的裝置。
如這里所示，可以以許多種不同的實施例來實現(xiàn)集成電路1410，所述 實施例包括電子封裝、電子系統(tǒng)、計算機系統(tǒng)、集成電路的一種或多種制 造方法以及包括集成電路和文中在各個實施例中所闡述的MSS實施例及本 領(lǐng)域認同的其等價物的電子組件的一種或多種制造方法。元件、材料、幾 何形狀、尺寸和操作順序可以發(fā)生變化，以滿足具體的封裝要求。
提供了滿足37C.F.R. § 1.72(b)的摘要，其中，37 C.F.R. § 1.72(b)
要求摘要能夠允許讀者迅速確定技術(shù)公開內(nèi)容的本質(zhì)和要點。所述摘要的 提交應(yīng)理解為，其不用于解釋或限制權(quán)利要求的范圍和含義。
在上述的詳細說明中，為了理順本公開內(nèi)容，將各種特征集中到了單 個實施例中。不應(yīng)將這種公開方法解釋成反映了這樣的意圖，即所要求保 護的本發(fā)明的實施例所需要的特征比每一權(quán)利要求中明確表述的特征多。 相反，如下述權(quán)利要求所反映的，本發(fā)明的主題可以在于少于所公開的單 個實施例的所有特征的特征中。因而，在此將下述權(quán)利要求包含到具體實 施方式當(dāng)中，其中每一權(quán)利要求自身代表獨立的優(yōu)選實施例。
本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，在不背離所附權(quán)利要求所表述的本發(fā)明的 原理和范圍的情況下，可以對為了解釋本發(fā)明的實質(zhì)而描述和圖示的細節(jié)、 材料、部分的布局和方法階段進行各種其他改變。
權(quán)利要求
1. 一種設(shè)備，包括第一管芯，其包括第一管芯有源表面和第一管芯后側(cè)表面；微帶間隔體(MSS)，其包括多個設(shè)置于其內(nèi)的隔開的導(dǎo)電平面，其中，所述MSS包括平面平行于所述多個隔開的導(dǎo)電平面的第一面和第二面，并且其中，將所述MSS第一面設(shè)置在所述第一管芯有源表面和所述第一管芯后側(cè)表面中的一個上；以及第二管芯，其包括第二管芯有源表面和第二管芯后側(cè)表面，并且其中，所述第二管芯有源表面和所述第二管芯后側(cè)表面中的一個抵靠著所述MSS第二面設(shè)置。
2、 根據(jù)權(quán)利要求1所述的設(shè)備，其中，將所述第一管芯和所述第二管 芯中的至少一個電耦合到所述MSS。
3、 根據(jù)權(quán)利要求1所述的設(shè)備，其中，所述第一管芯和所述第二管芯 中的一個主要包括動態(tài)隨機存取存儲器，并且其中所述第一管芯和所述第 二管芯中的另 一個主要包括邏輯電路。
4、 根據(jù)權(quán)利要求1所述的設(shè)備，還包括設(shè)置在所述MSS第二面上的第 三管芯。
5、 根據(jù)權(quán)利要求1所述的設(shè)備，其中，所述MSS含有電感器。
6、 根據(jù)權(quán)利要求1所述的設(shè)備，其中，所述MSS含有從雙電極薄膜電 容器、叉指型電容器及其組合中選擇的電容器。
7、 根據(jù)權(quán)利要求1所述的設(shè)備，其中，所述MSS含有從金屬電阻器、 熔絲及其組合中選擇的電阻器。
8、 根據(jù)權(quán)利要求1所述的設(shè)備，其中，所述MSS含有電感器、電容器 和電阻器中的至少兩種。
9、 根據(jù)權(quán)利要求1所述的設(shè)備，還包括安裝基板，并且其中，利用選 自引線鍵合和倒裝的構(gòu)造，將所述第一管芯設(shè)置在所述安裝基板上。
10、 根據(jù)權(quán)利要求1所述的設(shè)備，還包括設(shè)置在所述MSS的第二面上 的第三管芯。
11、 一種方法，包括將微帶間隔體(MSS)組裝到第一管芯，其中，所述第一管芯包括第一管芯有源表面和第一管芯后側(cè)表面，并且其中，所述MSS包括MSS第一面、MSS第二面和多個設(shè)置于其內(nèi)的隔開的導(dǎo)電平面，并且其中，將所述MSS第一面設(shè)置成抵靠著所述第一管芯有源表面和所述第一管芯后側(cè)表面中的一 個。
12、 根據(jù)權(quán)利要求ll所述的方法，還包括將所述第二管芯組裝到所述 MSS第二面。
13、 根據(jù)權(quán)利要求ll所述的方法，其中，將所述MSS組裝到所述第一 管芯包括引線鍵合組裝和倒裝組裝中的一種。
14、 根據(jù)權(quán)利要求ll所述的方法，其中，將所述MSS組裝到所述第一 管芯包括引線鍵合組裝和倒裝組裝中的一種，所述方法還包括將第二管芯 組裝到所述MSS第二面。
15、 根據(jù)權(quán)利要求ll所述的方法，還包括將所述第一管芯組裝到安裝 基板，并且其中，將所述MSS第一面設(shè)置成抵靠著所述第一管芯有源表面 和所述第一管芯后側(cè)表面中的一個，從而將所述安裝基板設(shè)置成基本上抵 靠著所述第一管芯有源表面和所述第一管芯后側(cè)表面中的另一個。
16、 一種操作器件的方法，其中，所述器件和所述方法包括 第一管芯，其以第一時鐘速度工作，并且包括第一管芯有源表面和第一管芯后側(cè)表面；微帶間隔體(MSS)，其包括MSS第一面、MSS第二面和多個設(shè)置于其內(nèi)的隔開的導(dǎo)電平面，并且其中，將所述第一管芯設(shè)置成抵靠著所述MSS第一面，所述MSS第一面處于所述第一管芯有源表面和所述第一管芯后側(cè)表 面中的一個上；以及第二管芯，其以第二時鐘速度工作，并且包括第二管芯有源表面和第 二管芯后側(cè)表面，并且其中，將所述第二管芯設(shè)置成抵靠著所述MSS第二 面，所述MSS第二面抵靠在所述第二管芯有源表面和所述第二管芯后側(cè)表 面中的一個上。
17、 根據(jù)權(quán)利要求16所述的方法，其中，所述第一時鐘速度被選擇為 等于所述第二時鐘速度或不同于所述第二時鐘速度。
18、 根據(jù)權(quán)利要求16所述的方法，其中，操作所述器件包括操作所述 第一管芯以及操作所述第二管芯，其中，所述第一管芯選自邏輯芯片和存 儲器芯片中的一種，而所述第二管芯選自邏輯芯片和存儲器芯片中的另一 種。
19、 根據(jù)權(quán)利要求16所述的方法，其中，所述MSS包括第一金屬平面 和最后金屬平面，并且其中，操作所述器件包括使用所述MSS中的所述第 一金屬平面作為從所述第一管芯和所述第二管芯之一而來的I/O信號的接 地平面。
20、 根據(jù)權(quán)利要求16所述的方法，其中，所述MSS包括第一金屬平面 和最后金屬平面，并且其中，操作所述器件包括使用所述MSS中的所述最 后金屬平面作為從所述第一管芯和第二管芯之一而來的I/O信號的接地平 面。
21、 根據(jù)權(quán)利要求16所述的方法，其中，所述MSS包括第一金屬平面、 后繼金屬平面和最后金屬平面，并且其中，操作所述器件包括使用所述MSS 中的所述后繼金屬平面作為從所述第一管芯和所述第二管芯之一而來的 1/0信號的接地平面。
22、 根據(jù)權(quán)利要求16所述的方法，其中，所述MSS包括第一電容器電 極和第二電容器電極，并且其中，操作所述器件包括使用所述第一電容器 電極作為用于所述第一管芯和第二管芯之一的所述MSS中的電容器接觸部。
23、 根據(jù)權(quán)利要求16所述的方法，還包括操作設(shè)置在所述MSS第二面 上的第三管芯。
24、 一種系統(tǒng)，包括第一管芯，其包括第一管芯有源表面和第一管芯后側(cè)表面； 微帶間隔體(MSS)，其包括多個設(shè)置于其內(nèi)的隔開的導(dǎo)電平面，其中， 所述MSS包括平面平行于所述多個隔開的導(dǎo)電平面的第一面和第二面，并 且其中，將所述MSS第一面設(shè)置在所述第一管芯有源表面和所述第一管芯 后側(cè)表面中的一個上；第二管芯，其包括第二管芯有源表面和第二管芯后側(cè)表面，并且其中， 所述第二管芯有源表面和所述第二管芯后側(cè)表面中的一個被設(shè)置成抵靠著 所述MSS第二面，第一管芯包括第一管芯有源表面和第一管芯后側(cè)表面； 以及系統(tǒng)外殼，其中設(shè)置所述第一管芯、第二管芯和所述MSS。
25、 根據(jù)權(quán)利要求24所述的系統(tǒng)，其中，將所述第一管芯設(shè)置在安裝 基板上。
26、 根據(jù)權(quán)利要求24所述的系統(tǒng)，其中，將所述系統(tǒng)設(shè)置在計算機、 無線通信器、手持裝置、汽車、機車、飛行器、水運工具和航天器中的一種內(nèi)。
27、 根據(jù)權(quán)利要求24所述的系統(tǒng)，其中，所述第一管芯選自數(shù)據(jù)存儲 裝置、數(shù)字信號處理器、微控制器、專用集成電路和微處理器，并且其中， 所述第二管芯主要包括隨機存取數(shù)據(jù)存儲器。
28、 根據(jù)權(quán)利要求24所述的系統(tǒng)，還包括設(shè)置在所述MSS上的第三管心。
全文摘要
一種芯片封裝，其包括設(shè)置于第一管芯和第二管芯之間的微帶間隔體。所述微帶間隔體包括作為所述第一管芯和第二管芯的中的至少一個的接地平面的導(dǎo)電平面。一種方法，包括以第一時鐘速度操作第一管芯，而以第二時鐘速度操作第二管芯。一種系統(tǒng)，包括帶有微帶間隔體的芯片封裝和系統(tǒng)外殼。
文檔編號H01L25/065GK101305463SQ200680041743
公開日2008年11月12日 申請日期2006年12月5日 優(yōu)先權(quán)日2005年12月9日
發(fā)明者C·奧里亞斯, J·R·V·比奧 申請人:英特爾公司