專利名稱：半導(dǎo)體結(jié)構(gòu)形成方法和該結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明總體上涉及半導(dǎo)體工藝，并且特別地涉及具有不同器件區(qū) 域的半導(dǎo)體結(jié)構(gòu)。
背景技術(shù)：
伴隨半導(dǎo)體工藝的技術(shù)進步，器件在尺寸上持續(xù)縮小。然而，在 器件尺寸縮小的同時，這些器件中的遷移率典型地劣化，原因是，例 如，需要改善的溝道摻雜來控制漏電流。為了改善由于器件縮小而劣
化的遷移率，形成有器件的硅可被應(yīng)變。例如，對于n型器件，硅被 拉伸應(yīng)變從而改善遷移率，對于p型器件，硅被壓縮應(yīng)變從而改善遷 移率。應(yīng)該注意的是，硅的特定的應(yīng)變影響器件性能，其中取決于所 施加的應(yīng)變， 一種類型器件的性能可能優(yōu)于另一種類型器件的性能。 而且，處理器件所使用的表面的晶體取向(crystal orientation)和溝道 的結(jié)晶定向(crystal direction)也影響器件的性能，其中特定的晶體取 向和結(jié)晶定向可能適合于一種器件，而不適合另一類型的器件。
對于CMOS (互補金屬氧化物半導(dǎo)體)電路，需要n型器件例如 NMOS (N型金屬氧化物半導(dǎo)體)器件以及p型器件例如PMOS (P型 金屬氧化物半導(dǎo)體)兩者。然而，當(dāng)集成這些不同類型的的器件時， 可能因為工藝適合另一種類型的器件而犧牲一種類型的器件的性能。 因此，期望能夠在相同的襯底上集成這些不同類型的器件而同時獲得 這兩種類型器件的高性能。


本發(fā)明通過例子圖示，并且由下列附圖所限制，其中相同的附圖 標(biāo)記指示相同的元件，并且其中
圖l一ll圖示了根據(jù)本發(fā)明的一個實施例形成平面器件和垂直器 件所使用的各種工藝步驟的剖面圖；以及
圖12和13圖示了圖11中器件的三維視圖。
本領(lǐng)域技術(shù)人員了解為了簡潔和清晰圖中的元件不是按照比例繪
制。例如，為了幫助更好的理解本發(fā)明的實施例，其中一些元件的尺 寸相對于其它元件可能被夸大。
具體實施例方式
如上所述，當(dāng)形成CMOS電路時，n型和p型器件都需要被集成 在同一襯底上。在一個實施例中，采用具有表面晶體取向(100)的雙 軸向拉伸應(yīng)變半導(dǎo)體層形成n型和p型器件。在一個實施例中，該n 型器件形成為平面的或水平的器件，以使此晶體取向(100)能夠改善 n型器件的性能。在一個實施例中，所述p型器件形成為垂直器件，例 如FinFET (鰭片場效應(yīng)晶體管)。當(dāng)形成垂直器件時，其中形成了溝 道的表面的晶體取向變?yōu)?110)，其能改善p型器件的性能。然而， 為了允許使用雙軸向拉伸應(yīng)變半導(dǎo)體層而形成改善性能的p型器件， 松弛雙軸向拉伸應(yīng)變半導(dǎo)體層中的內(nèi)在張力(intrinsic tension)，以使 內(nèi)在張力被部分或全部去除。
在一個實施例中，為了松弛應(yīng)變，在形成p型器件的區(qū)域中雙軸 向拉伸應(yīng)變半導(dǎo)體層被加厚了。結(jié)果，與將要形成平面n型器件的區(qū) 域相比，在將要形成垂直p型器件的區(qū)域形成的該半導(dǎo)體層具有較小 的拉伸應(yīng)變。在一個實施例中，使得在將要形成p型器件的區(qū)域形成 的半導(dǎo)體層松弛，以使內(nèi)在張力沒有殘留?？蛇x擇地，在這些區(qū)域中 的該半導(dǎo)體層只是部分地松弛。在加厚該半導(dǎo)體層之后，形成垂直p 型器件。因此，采用同樣的應(yīng)變半導(dǎo)體層集成了n型器件和p型器件， 同時保持兩種類型器件的改善的性能。
圖1示出了具有絕緣層12和疊置在絕緣層12上的應(yīng)變半導(dǎo)體層
14的襯底10。在一個實施例中，襯底10可提供為絕緣層上的應(yīng)變半
導(dǎo)體層(SSOI)，其中半導(dǎo)體層14包括，例如應(yīng)變硅、應(yīng)變鍺、應(yīng)變
硅鍺、應(yīng)變硅鍺碳合金、應(yīng)變碳化硅、應(yīng)變碳摻雜硅、其它應(yīng)變半導(dǎo)
體材料或它們的組合。(襯底io可以被稱為直接在絕緣層上的應(yīng)變半
導(dǎo)體層(SSDOI)，其中半導(dǎo)體層14直接在絕緣層12上)。在一個實 施例中，應(yīng)變半導(dǎo)體層14是雙軸向拉伸應(yīng)變半導(dǎo)體層。在一個實施例 中，應(yīng)變半導(dǎo)體層14具有平面內(nèi)雙軸向拉伸應(yīng)力(stess)，該應(yīng)力的 大約在l.O到1.5千兆帕斯卡(Gpa)，其相當(dāng)于大約0.5-0.8%的應(yīng)變。 在一個實施例中，應(yīng)變半導(dǎo)體層14具有大于約l.OGpa的平面內(nèi)雙軸向 拉伸應(yīng)力(stess)。而且，在一個實施例中，應(yīng)變半導(dǎo)體層14可具有 在大約20到60納米范圍的厚度。在一個實施例中，應(yīng)變半導(dǎo)體層14 可以具有任意厚度，只要它應(yīng)變穩(wěn)定，其中應(yīng)變是熱和機械穩(wěn)定，從 而，例如，它可以承受如下文詳細描述的后續(xù)松弛工藝中的熱循環(huán)。
在一個實施例中，絕緣層12可以包括氧化物。可選擇地，其它絕 緣層12可以包括其它絕緣材料，例如，鋁化鑭、氧化鉿、氮化物、具 有低介電常數(shù)(K)(所謂低K，是指其K值小于二氧化硅的K值) 的任意介電質(zhì)，或者它們的組合。在另一個實施例中，襯底10可不包 括絕緣層12。
襯底10包括用于形成具有第一導(dǎo)電類型的器件的第一器件區(qū)域 18和用于形成具有第二導(dǎo)電類型的器件的第二器件區(qū)域20。在一個實 施例中，區(qū)域18對應(yīng)于將要形成n型器件或n溝道器件的n型區(qū)域， 而區(qū)域20對應(yīng)于將要形成p型器件或p溝道器件的p型區(qū)域，這將參 照圖3 — 13說明。注意每一個區(qū)域18和20可以是連續(xù)的或非連續(xù)區(qū)
域。而且，注意襯底io可以根據(jù)需要包含用于不同類型器件的任意數(shù)
量的區(qū)域。例如，襯底10可包括多個n型區(qū)域和多個p型區(qū)域。在一 個實施例中，區(qū)域18可以被稱為n型區(qū)域，而區(qū)域20也可以被稱為p 型區(qū)域。
圖2示出了在區(qū)域18中的應(yīng)變半導(dǎo)體層14上形成了圖案化的掩 模層16之后，同時暴露出在區(qū)域20中的應(yīng)變半導(dǎo)體層14的襯底10。 在一個實施例中，圖案化的掩模層16是包括例如氮化物的硬掩模，并 且可根據(jù)傳統(tǒng)的工藝步驟來形成和圖案化。
圖3示出了為了松弛在區(qū)域20中的應(yīng)變半導(dǎo)體層14，而在區(qū)域 20中暴露的應(yīng)變半導(dǎo)體層14的表面上生長了半導(dǎo)體層22之后的襯底 10。在一個實施例中，生長的半導(dǎo)體層22是有選擇地外延生長。在一 個實施例中，生長的半導(dǎo)體層22生長到厚度大于圖案化的掩模層16 的厚度?？蛇x擇地，圖案化的掩模層16也可以厚于生長的半導(dǎo)體層22。 生長的半導(dǎo)體層22可以包括例如硅、鍺、硅鍺、硅鍺碳、碳化硅、其
它m-v或n-vi半導(dǎo)體化合物或它們的組合。在一個實施例中，應(yīng)變
半導(dǎo)體層14是應(yīng)變硅層，半導(dǎo)體層22是外延生長的硅。在一個實施 例中，半導(dǎo)體層22是在大約400到950攝氏度范圍內(nèi)的溫度生長，或 更優(yōu)選地，在大約800至900攝氏度范圍內(nèi)的溫度。(注意，通常用 于生長的較高溫度可以使得應(yīng)變半導(dǎo)體更加松弛。)注意，半導(dǎo)體層 14和生長的半導(dǎo)體層22可以用不同的材料來形成。例如，如果半導(dǎo)體 層14是硅，生長的半導(dǎo)體層22可以是上述列出的用于生長的半導(dǎo)體 層22的任意材料。如圖3所示，區(qū)域20中的半導(dǎo)體層14和生長的半 導(dǎo)體層22結(jié)合作為半導(dǎo)體層24。
結(jié)果，與區(qū)域18中的半導(dǎo)體層14的一部分或多部分相比，區(qū)域 20中的半導(dǎo)體層14的一部分或多部分被加厚了。在一個實施例中，半 導(dǎo)體層24的厚度在大約40到100納米范圍內(nèi)?？蛇x擇地，半導(dǎo)體層 24可以具有厚于大約IOO納米的厚度。注意，在一個實施例中，在允 許區(qū)域20中的半導(dǎo)體層14的加厚同時，區(qū)域18中的圖案化的掩模層 16的使用防止區(qū)域18中的半導(dǎo)體層14的加厚。
此外，當(dāng)生長半導(dǎo)體層22時，松弛了區(qū)域20中半導(dǎo)體層14的拉 伸應(yīng)變。在形成生長半導(dǎo)體層22后，執(zhí)行反應(yīng)性環(huán)境氣體中的熱處理
從而進一步松弛在半導(dǎo)體層24中的殘余應(yīng)變。在一個實施例中，該熱
處理在大約400到1200攝氏度的溫度范圍內(nèi)執(zhí)行，或者，更優(yōu)選地， 在大約900到1100攝氏度范圍內(nèi)和超過200毫托(Torr)的壓力下執(zhí) 行15-30分鐘。反應(yīng)性環(huán)境氣體包括例如氯化氫或氫。
在一個實施例中，在熱處理后，拉伸應(yīng)變被完全去除從而導(dǎo)致半 導(dǎo)體層24松弛，使其具有大約0GPa的應(yīng)力。在一個實施例中，拉伸 應(yīng)力基本上被去除?？蛇x擇的，該拉伸應(yīng)力被至少部分地去除。襯底 10的區(qū)域18中的圖案化的掩模層16保護了應(yīng)變半導(dǎo)體層14，從而使 區(qū)域18中半導(dǎo)體層14的一部分或多部分保持了拉伸應(yīng)變。因此，區(qū) 域20中的半導(dǎo)體層24具有比區(qū)域18中半導(dǎo)體層14更小的拉伸應(yīng)變。 如上所述，在一個實施例中，半導(dǎo)體層14的厚度被首先選擇，從而使 其應(yīng)變穩(wěn)定以致于即使通過上文描述的熱處理生成松弛的半導(dǎo)體層24 后它還保持拉伸應(yīng)力。
圖4示出了在生長的半導(dǎo)體層22上氧化形成氧化層26之后的襯 底10。傳統(tǒng)的氧化工藝被用來形成氧化層26。在形成氧化層26后， 圖案化的掩模層16被去除。例如，在一個實施例中，其中圖案化的掩 模層16是圖案化的氮化物硬掩模，使用例如熱磷酸的濕法刻蝕可以用 來去除掩模?？蛇x擇地，在這個例子中，也可使用干法刻蝕。在可選 實施例中，包含其它絕緣材料的其它絕緣層可用來替代氧化層26。
圖5示出了在去除圖案化的掩模層16之后和形成圖案化的掩模層 28之后的襯底10。圖案化的掩模層28可包括光刻膠，或可選的可以 是硬掩模，并且可以采用傳統(tǒng)的工藝和材料來形成和圖案化。圖案化 的掩模層28在區(qū)域18中定義了有源區(qū)并且在區(qū)域20中定義了鰭片結(jié) 構(gòu)。
圖6示出了在使用圖案化的掩模層28去除半導(dǎo)體層14和生長半 導(dǎo)體層22的部分之后，得到區(qū)域18中的有源區(qū)32和在區(qū)域20中的
鰭片結(jié)構(gòu)30的襯底10。有源區(qū)32對應(yīng)于將要形成平面器件的有源區(qū) (并且也可以稱為有源區(qū)域32)。在一個實施例中，有源區(qū)32對應(yīng)于 將要形成平面n型器件的有源區(qū)，并且，也可以稱為n型有源區(qū)域。 注意，區(qū)域18根據(jù)需要可以包括任意數(shù)量的類似于有源區(qū)32的有源 區(qū)域，其中每一個有源區(qū)由拉伸應(yīng)變半導(dǎo)體材料形成。因此，由于該 拉伸應(yīng)變半導(dǎo)體材料，隨后在這些有源區(qū)中形成的n型器件中將具有 改善的載流子遷移率。鰭片結(jié)構(gòu)30對應(yīng)于p型FinFET器件的鰭片部 分。注意，在可替換的實施例中，鰭片結(jié)構(gòu)30替換地對應(yīng)于例如垂直 單柵或雙柵器件的垂直柵結(jié)構(gòu)。區(qū)域20可以包括用于p型器件的任意 數(shù)量的鰭片結(jié)構(gòu)，其中區(qū)域20可以包括例如FinFET和垂直雙柵器件 的器件組合。
圖7示出了去除圖案化的掩模層28和隨后形成疊置在有源區(qū)32 和鰭片結(jié)構(gòu)30上的絕緣層34之后的襯底10。圖案化的掩模層28可以 用傳統(tǒng)工藝去除。如下文所述，絕緣層34用來形成毗連有源區(qū)32側(cè) 壁的有源區(qū)隔離物。絕緣層34可以包括，例如，氧化物，氮化物、氮 氧化物、高K材料(具有高于二氧化硅的K值的材料)、低K材料、 具有等于二氧化硅的K值的材料、或它們的組合。例如，在一個實施 例中，絕緣層34包括二氧化硅。同樣，注意，絕緣層34可以包括具 有不同絕緣材料的任意數(shù)量的層。
圖8示出了各向異性刻蝕絕緣層34后，得到了區(qū)域18中的有源 區(qū)側(cè)壁隔離物36和區(qū)域20中的隔離物38的襯底10。有源區(qū)側(cè)壁隔離 物36毗連有源區(qū)32的側(cè)壁。在圖示的實施例中，有源區(qū)側(cè)壁隔離物 36也毗連絕緣層12。還注意到有源區(qū)側(cè)壁隔離物圍繞有源區(qū)32。在一 個實施例中，有源區(qū)側(cè)壁隔離物36將有源區(qū)32和其它器件隔離開， 例如與由鰭片30形成的垂直器件隔離開。然而，有源區(qū)側(cè)壁隔離物36 可用于把有源區(qū)32和其它相鄰器件隔離開，其它相鄰器件包括其它平 面器件、其它垂直器件、或者器件的任意組合。注意，區(qū)域18可以包 括在區(qū)域18中任意數(shù)量的有源區(qū)，并且每一個有源區(qū)都包括例如隔離物36的圍繞有源區(qū)側(cè)壁隔離物。而且，由于絕緣層34可以包括任意 數(shù)量的具有不同絕緣材料的層，注意，導(dǎo)致有源區(qū)側(cè)壁隔離物36也可 以包括任意數(shù)量的具有不同絕緣材料的層。
圖9示出了用以保護區(qū)域18同時暴露區(qū)域20的圖案化的掩模層 40形成之后的襯底10。圖案化的掩模層40，在一個實施例中，是用傳 統(tǒng)工藝形成的光刻膠掩模。形成圖案化的掩模層40后，毗連鰭片結(jié)構(gòu) 30的隔離物38被去除。例如，在一個實施例中，執(zhí)行各向同性刻蝕來 去除隔離物38。參照關(guān)于鰭片結(jié)構(gòu)30圖示的，注意被圖案化的掩模層 40暴露出來的來自區(qū)域20中所有鰭片結(jié)構(gòu)的隔離物將被去除。因此， 圖案化的掩模層40允許去除區(qū)域20中毗連鰭片結(jié)構(gòu)的隔離物(如隔 離物3S),而同時保護區(qū)域18中的有源區(qū)側(cè)壁隔離物(例如有源區(qū)側(cè) 壁隔離物36)。去除隔離物38后，去除圖案化的掩模層40?？墒褂?傳統(tǒng)的工藝去除圖案化的掩模層40。
圖10示出了去除圖案化的掩模層40并隨后形成柵介電層42和44 之后的襯底IO。在一個實施例中，柵介電層42和44是在有源區(qū)32上 和沿著鰭片結(jié)構(gòu)30的頂部和側(cè)面生長的氧化物?？蛇x的，柵介電層42 和44可以是高K介電材料，例如，氧化鉿、硅化鉿和其它鉿的化合物。 可選的，也可以使用其它高K介電材料。然而在這個實施例中，柵介 電層42可沉積在有源區(qū)32、隔離物36、絕緣層12和鰭片結(jié)構(gòu)30上。 可選的，柵介電層42和44可以具有不同的材料組分和/或厚度。
在一個實施例中，在去除圖案化的掩模層40之后并在形成柵介電 層42和44之前，執(zhí)行體摻雜。在一個實施例中，區(qū)域20被施以掩模， 同時對有源區(qū)32執(zhí)行用于阱注入的體慘雜，并隨后區(qū)域18被施以掩 模，同時在鰭片結(jié)構(gòu)30上執(zhí)行體摻雜。注意，執(zhí)行體摻雜可以使用傳 統(tǒng)的工藝和摻雜技術(shù)。
圖11示出了疊置在有源區(qū)32、有源區(qū)側(cè)壁隔離物36和鰭片結(jié)構(gòu)
30上的圖案化柵電極層46形成之后的襯底10。圖案化柵電極層46可 以通過在襯底10上(在有源區(qū)32、有源區(qū)側(cè)壁隔離物36和鰭片結(jié)構(gòu) 30上)形成柵電極材料來行成，并隨后圖案化該柵電極層以形成圖案 化柵電極層46。在一個實施例中，圖案化柵電極層46是多晶硅柵電極 層，其構(gòu)成多晶硅柵極?？蛇x的，圖案化柵電極層46可以包括任意柵 極材料(包括金屬)或柵極材料的層以形成用于即將形成的器件所需 的柵極堆(stack)?？捎脗鹘y(tǒng)工藝來形成圖案化柵電極層46。而且， 如果高K介電質(zhì)被用作柵介電層42和44，那么形成圖案化柵電極層 46后，柵介電層42和44沒有被圖案化柵電極層46覆蓋的部分將會被 去除。(注意，該圖案化在圖11中看不到，因為它發(fā)生在圖11頁面 的后方和圖11頁面前方的外部，但是參照圖12的三維視圖將更清楚。)
圖12示出了圖11器件的三維視圖。因此，注意，圖ll的剖面圖 是沿著圖12所示的穿過圖案化柵電極層46的線進行剖面的。注意， 圖12中用相同的附圖標(biāo)記來指示圖l一ll中相同的元素。注意，柵介 電層42和44在圖12中沒有顯示(從而不復(fù)雜化圖12)，但是它應(yīng)該 位于圖案化柵電極層46和有源區(qū)32之間以及圖案化柵電極層46和鰭 片結(jié)構(gòu)30的垂直側(cè)壁之間。
注意，應(yīng)變平面器件50已形成在區(qū)域18中，并且部分應(yīng)變或不 應(yīng)變的垂直器件52 (例如，F(xiàn)inFET器件)已形成在區(qū)域20中。在圖 示的實施例中，平面器件50是n型器件并且因此被稱為n型平面器件 50，并且垂直器件52是p型器件并且因此可被稱為p型垂直器件52 或p型FinFET器件52。在一個實施例中，有源區(qū)32的表面具有用于 改善的n型平面器件的器件性能的晶體取向(100)，并且鰭片結(jié)構(gòu)30 的垂直側(cè)壁表面具有用于改善的P型垂直器件的器件性能的晶體取向 (110)。在可選實施例中，有源區(qū)32和鰭片結(jié)構(gòu)30中使用了不同的 晶體取向，其中有源區(qū)32的晶體取向用于改善的n型器件性能而鰭片 結(jié)構(gòu)30的晶體取向用于改善的p型器件性能。而且，與平面n型器件 集成的垂直p型器件使用使得每一種類型的器件都具有各自的晶體取
向，從而可以改善每一種類型器件的性能而不劣化其它類型器件的性 能。在可選的實施例中，注意，平面器件可以是p型器件，而垂直器 件可以是n型器件，其中可以根據(jù)需要設(shè)計晶體取向以改善每一種器 件類型的性能。
形成圖案化柵電極層46后，源/漏延伸區(qū)域可通過例如本領(lǐng)域所 公知的在圖案化柵電極層46兩邊進行有角度注入而形成?？蛇x的，也 可以不形成源/漏延伸區(qū)域。(源/漏延伸區(qū)域也可以稱為電流電極延伸 區(qū)域。)
圖13示出了在形成柵極隔離物62和源/漏區(qū)域54、 56、 58和60 之后的圖12的器件50和52的相同三維視圖。在延伸注入后，如果可 以，如圖13所示沿著圖案化柵電極層46的側(cè)壁形成柵極隔離物62。 柵極隔離物62可以通過傳統(tǒng)工藝和材料(或材料組合)形成，并且在 器件的有源區(qū)和柵電極之間提供隔離。例如，在器件50中，柵極隔離 物62在有源區(qū)32和圖案化柵電極層46之間提供隔離，并且在器件52 中，柵極隔離物62在有源區(qū)(鰭片30)和圖案化柵電極層46之間提 供隔離。因此，柵極隔離物62是將器件的有源區(qū)和器件的柵極部分隔 離，而不同于有源區(qū)側(cè)壁隔離物36，后者是將器件的有源區(qū)和其它圍 繞器件或區(qū)域隔離開，而不是隔開器件的柵極部分。
形成柵極隔離物62后，深源/漏注入形成在有源區(qū)32的頂部從而 形成平面器件50的源/漏區(qū)域54和56，以及形成在鰭片結(jié)構(gòu)30的垂 直側(cè)壁從而形成垂直器件52的源/漏區(qū)域58和60。形成源/漏區(qū)域54、 56、 58和60可使用傳統(tǒng)的注入、摻雜、濃度調(diào)整(concentrations)和 照相制版術(shù)(processes)。注意，源/漏區(qū)域54、 56、 ， 58禾B60可以 被稱為電流電極區(qū)域54、 56、 58和60。之后，可以使用傳統(tǒng)工藝形成 基本完整的半導(dǎo)體器件。
注意，在最終器件中保留了有源區(qū)側(cè)壁隔離物36。 BP，例如，半
導(dǎo)體器件(如平面器件50)的形成完成時，有源區(qū)側(cè)壁隔離物36依然 在半導(dǎo)體器件中。如上所述，注意，在一個實施例中，圖案化柵電極
層46形成在有源區(qū)側(cè)壁隔離物36的至少一部分上，該有源區(qū)側(cè)壁隔 離物36在形成圖案化柵電極層46之后被保留下來，而沒有被接著去 除掉。
而且，如圖12和13所示，注意，有源區(qū)側(cè)壁隔離物36圍繞有源 區(qū)32 (該有源區(qū)32和鰭片結(jié)構(gòu)30延伸到頁面之前)。因此，在一個 實施例中，有源區(qū)側(cè)壁隔離物36在器件的有源區(qū)例如有源區(qū)32和半 導(dǎo)體結(jié)構(gòu)的至少非柵極部分之間提供隔離。該半導(dǎo)體結(jié)構(gòu)可以是襯底 10的全部或部分及其中形成的器件或結(jié)構(gòu)元件。例如，該半導(dǎo)體結(jié)構(gòu) 是其它器件，如器件52 (或者是形成在襯底IO上的其它任何器件)或 其它圍繞區(qū)域，半導(dǎo)體結(jié)構(gòu)的非柵極部分可以包括不是器件柵極的任 何物體(例如器件52的鰭片30)。這些非柵極部分包括，例如，相鄰 器件或其它圍繞區(qū)域或不是器件柵極部分的其它任何物體。在這樣的 樣式中，有源區(qū)側(cè)壁隔離物36把有源區(qū)32從其它器件或圍繞區(qū)域隔 離開。例如，有源區(qū)側(cè)壁隔離物36在器件50的有源區(qū)32和另一個器 件(例如器件52)或圍繞區(qū)域之間提供隔離，而不是在有源區(qū)32和圖 案化柵電極層46的疊置在有源區(qū)32上的部分之間提供隔離。注意， 而柵極隔離物62在圖案化柵電極層46的疊置在有源區(qū)32上的部分和 有源區(qū)32之間提供隔離。
在一個實施例中，形成圖案化柵電極層46后，鰭片結(jié)構(gòu)30可以 被壓縮應(yīng)變從而進一步改善p型FinFET器件52的性能。例如，在一 個實施例中，高壓縮應(yīng)變的蓋帽層(capping layer)可選擇性地沉積在 區(qū)域20中的鰭片結(jié)構(gòu)上(如鰭片結(jié)構(gòu)30)，其引起FinFET器件的鰭 片結(jié)構(gòu)中的壓縮單軸向應(yīng)力。(注意，在這個實施例中，高壓縮應(yīng)變 蓋帽層沒有形成在區(qū)域18中從而避免擾亂區(qū)域18中有源區(qū)的應(yīng)變。)
因此，可理解可以如何利用拉伸應(yīng)變半導(dǎo)體襯底來形成性能都有
所改善(例如改善的載流子遷移率)的n型和p型器件。通過利用拉 伸應(yīng)變半導(dǎo)體襯底以在襯底的第一區(qū)域內(nèi)形成有源區(qū)，n型器件可利用 拉伸應(yīng)變和更適合n型器件的晶體取向形成，從而得到更優(yōu)改善的遷 移率。同樣，通過在該拉伸應(yīng)變半導(dǎo)體襯底的部分有選擇地松弛或降 低拉伸應(yīng)力，可以在不降低其性能的情況下形成p型器件。也就是說， 在該襯底第二區(qū)域內(nèi)的至少部分的拉伸應(yīng)變半導(dǎo)體襯底可被松弛并用 來通過松弛(或進一步壓縮應(yīng)變)的鰭片結(jié)構(gòu)形成p型器件(例如 FinFET器件或垂直雙柵器件)。
進而，垂直和平面器件的集成慮及改善具有不同導(dǎo)電類型的器件 的性能的晶體取向的使用。例如，垂直p型器件(如FinFET或垂直雙 柵器件)的形成慮及更適合p型器件的晶體取向的使用，同時平面n 型器件的形成慮及更適合n型器件的晶體取向的使用，由此改善兩種 類型器件的載流子遷移率。可選的，取決于所使用的晶體取向，垂直n 型器件可以與平面p型器件集成。
雖然參考圖1一12描述的實施例，是參照具有平面內(nèi)雙軸向拉伸 應(yīng)力的應(yīng)變半導(dǎo)體層14來討論的，但是上面的描述也可以應(yīng)用到具有 其它應(yīng)力的半導(dǎo)體層14，例如，雙軸向壓縮應(yīng)力、單軸向拉伸應(yīng)力或 單軸向壓縮應(yīng)力。例如，水平器件可以用單軸向或雙軸向拉伸或壓縮 應(yīng)變的半導(dǎo)體襯底形成，而同時單軸向或雙軸向拉伸或壓縮應(yīng)變的半 導(dǎo)體襯底的其它部分可被松弛以形成垂直器件。S卩，對半導(dǎo)體襯底要 形成垂直器件的區(qū)域加厚，并且隨后對這個區(qū)域的熱處理(參考上面 圖3中討論的兩種情況)也可用來去除或降低單軸向壓縮應(yīng)力半導(dǎo)體 襯底、單軸向拉伸應(yīng)力半導(dǎo)體襯底或單軸向壓縮應(yīng)變半導(dǎo)體襯底的應(yīng)變。
而且，能夠得知如何利用例如有源區(qū)側(cè)壁隔離物36的有源區(qū)側(cè)壁 隔離物來提供器件的有源區(qū)和其它器件(其它平面器件、其它垂直器 件或其它器件的組合)、圍繞區(qū)域或其它圍繞非柵極部分之間的隔離。
以這樣的方式，形成自襯底的有源區(qū)可以被更好的與圍繞的器件或區(qū) 域隔離開。例如，有源區(qū)側(cè)壁隔離物的使用能夠改善不同類型器件的 集成度，例如平面和垂直器件。
在以上說明書中，本發(fā)明參考具體實施例來描述。然而，本領(lǐng)域 普通技術(shù)人員能理解，在不脫離如權(quán)利要求所闡明的本發(fā)明范圍的情 況下，可以做出各種改進和改變。相應(yīng)地，詳細說明和附圖的功能是 示意性的而非限制性的，并且本發(fā)明的范圍意圖包含所有那樣的改進。
參照具體的實施例描述了有益效果、其它優(yōu)點和問題的解決方案。 然而，這些有益效果、優(yōu)點、問題的解決方案，以及使任意有益效果、 優(yōu)點或問題的解決方案發(fā)生或變得更加顯著的元素(多個元素)不構(gòu) 成為全部或任意權(quán)利要求的關(guān)鍵的、所需的或本質(zhì)的特征或元素。如 這里所用到的，術(shù)語"包含"、"包含有"或其它變化形式，都意圖 覆蓋非排斥的內(nèi)涵，以使得構(gòu)成元素列表的工藝、方法、物品或裝置， 不只包括那些元素，還可以包括其它沒有被上文明確列出的或那些工 藝、方法、物品或裝置所固有的元素。
權(quán)利要求
1.一種用于形成半導(dǎo)體結(jié)構(gòu)的方法，所述方法包括提供襯底，所述襯底包括疊置在絕緣層上的應(yīng)變半導(dǎo)體層；提供用于形成具有第一導(dǎo)電類型的第一多個器件的第一器件區(qū)域；提供用于形成具有第二導(dǎo)電類型的第二多個器件的第二器件區(qū)域，其中所述第二導(dǎo)電類型不同于所述第一導(dǎo)電類型；以及加厚所述第二器件區(qū)域中的所述應(yīng)變半導(dǎo)體層，從而所述第二器件區(qū)域中的所述應(yīng)變半導(dǎo)體層的應(yīng)變小于所述第一器件區(qū)域中的所述應(yīng)變半導(dǎo)體層的應(yīng)變。
2. 根據(jù)權(quán)利要求l所述的方法，還包括 不執(zhí)行所述第一器件區(qū)域中的所述應(yīng)變半導(dǎo)體層的加厚。
3. 根據(jù)權(quán)利要求1所述的方法，其中所述的加厚步驟包括 在所述第二區(qū)域中外延生長所述應(yīng)變半導(dǎo)體層。
4. 根據(jù)權(quán)利要求1所述的方法，其中所述的襯底包括SSOI (絕緣 體上的應(yīng)變半導(dǎo)體)襯底。
5. 根據(jù)權(quán)利要求l所述的方法，其中所述第一導(dǎo)電類型是n型并 且所述第二導(dǎo)電類型是p型。
6. 根據(jù)權(quán)利要求l所述的方法，其中所述第一多個器件包括平面 器件并且所述第二多個器件包括垂直器件。
7. 根據(jù)權(quán)利要求l所述的方法，其中用于平面器件的所述應(yīng)變半 導(dǎo)體層的晶體取向包括(100)，并且用于垂直器件的所述應(yīng)變半導(dǎo)體 的晶體取向包括(110)。
8. 根據(jù)權(quán)利要求6所述的方法，其中所述垂直器件包括FinFET 器件。
9. 根據(jù)權(quán)利要求1所述的方法，其中所述的加厚步驟包括 形成疊置在所述第一區(qū)域上的掩模層；以及在所述第二區(qū)域中而不在所述第一區(qū)域中執(zhí)行選擇性外延生長以 加厚所述應(yīng)變半導(dǎo)體層。
10. 根據(jù)權(quán)利要求9所述的方法，其中外延生長的應(yīng)變半導(dǎo)體層的部分的厚度比所述掩模層的厚度更厚。
11. 根據(jù)權(quán)利要求9所述的方法，其中所述選擇性外延生長是在 大約400到950攝氏度范圍內(nèi)的溫度下執(zhí)行的。
12. 根據(jù)權(quán)利要求9所述的方法，進一步包括 在所述執(zhí)行選擇性外延生長步驟之后，在大約400到1200攝氏度范圍內(nèi)的溫度下熱處理所述半導(dǎo)體結(jié)構(gòu)。
13. 根據(jù)權(quán)利要求9所述的方法，進一步包括 在所述執(zhí)行選擇性外延生長步驟之后，在包含選自氫和氯化氫酸構(gòu)成的組的化學(xué)物質(zhì)的環(huán)境中熱處理所述半導(dǎo)體結(jié)構(gòu)。
14. 根據(jù)權(quán)利要求1所述的方法，其中所述第一器件區(qū)域的所述 應(yīng)變半導(dǎo)體層的拉伸應(yīng)力大于1.0 G Pa。
15. 根據(jù)權(quán)利要求1所述的方法，其中所述第二器件區(qū)域的所述 應(yīng)變半導(dǎo)體層的拉伸應(yīng)力大約是0 G Pa。
16. 根據(jù)權(quán)利要求1所述的方法，其中所述第一多個器件包括n溝道器件并且所述第二多個器件包括P溝道器件。
17. 根據(jù)權(quán)利要求l所述的方法，進一步包括 形成疊置在至少所述第一器件區(qū)域的有源區(qū)上的絕緣層； 各向異性刻蝕所述絕緣層；以及各向異性刻蝕所述絕緣層后，疊置于所述絕緣層的至少一部分上 沉積柵電極材料。
18. —種用于形成半導(dǎo)體結(jié)構(gòu)的方法，所述方法包括 提供襯底，所述襯底包括疊置在絕緣層上的應(yīng)變半導(dǎo)體層； 提供包括具有第一導(dǎo)電類型的第一多個器件的第一器件區(qū)域； 提供包括具有第二導(dǎo)電類型的第二多個器件的第二器件區(qū)域，其中所述第二導(dǎo)電類型不同于所述第一導(dǎo)電類型；以及當(dāng)形成所述第二多個器件時，在所述第二器件區(qū)域中外延生長所 述應(yīng)變半導(dǎo)體層，而當(dāng)形成所述第一多個器件時，在所述第一器件區(qū) 域中不外延生長所述應(yīng)變半導(dǎo)體層。
19. 根據(jù)權(quán)利要求18所述的方法，其中所述第二器件區(qū)域中的所 述應(yīng)變半導(dǎo)體層具有小于所述第一器件區(qū)域中的所述應(yīng)變半導(dǎo)體層的 拉伸應(yīng)力。
20. —種用于形成半導(dǎo)體結(jié)構(gòu)的方法，所述方法包括-提供襯底，所述襯底包括疊置在絕緣層上的應(yīng)變半導(dǎo)體層； 提供包括具有第一導(dǎo)電類型的第一多個器件的第一器件區(qū)域； 提供包括具有第二導(dǎo)電類型的第二多個器件的第二器件區(qū)域，其中所述第二導(dǎo)電類型不同于所述第一導(dǎo)電類型；以及當(dāng)形成所述第二多個器件時，在所述第二器件區(qū)域中外延生長所 述應(yīng)變半導(dǎo)體層；形成疊置在至少所述第一器件區(qū)域的有源區(qū)上的絕緣層； 各向異性刻蝕所述絕緣層；以及各向異性刻蝕所述絕緣層后，疊置于所述絕緣層的至少一部分上 沉積柵電極材料。
全文摘要
形成半導(dǎo)體結(jié)構(gòu)包括提供具有疊置在絕緣層(12)上的應(yīng)變半導(dǎo)體層(14)的襯底(10)，提供用于形成具有第一導(dǎo)電類型的第一多個器件的第一器件區(qū)域(18)；提供用于形成具有第二導(dǎo)電類型的第二多個器件的第二器件區(qū)域(20)，以及加厚在第二器件區(qū)域中的應(yīng)變半導(dǎo)體層，從而在第二器件區(qū)域中的應(yīng)變半導(dǎo)體層的應(yīng)變小于在第一器件區(qū)域中的應(yīng)變半導(dǎo)體層?？蛇x地，形成半導(dǎo)體結(jié)構(gòu)包括提供具有第一導(dǎo)電類型的第一區(qū)域(18)，形成疊置在至少第一區(qū)域的有源區(qū)(32)上的絕緣層(34)，各向異性刻蝕該絕緣層，以及在各向異性刻蝕該絕緣層之后，疊置于該絕緣層至少一部分上沉積柵電極材料(46)。
文檔編號H01L31/00GK101341597SQ200680040720
公開日2009年1月7日 申請日期2006年10月20日 優(yōu)先權(quán)日2005年10月31日
發(fā)明者達 張, 比希-安·阮, 翁-耶·希恩, 建 陳, 馬里亞姆·G·薩達卡 申請人:飛思卡爾半導(dǎo)體公司