專利名稱：結(jié)隔離通道的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及在硅基板中形成導(dǎo)電結(jié)隔離通道的方法。
背景技術(shù)：
導(dǎo)電通道將電信號(hào)從半導(dǎo)體晶片的一側(cè)傳送到另一側(cè)，使得電信號(hào)從晶
片 一側(cè)上的電源傳輸?shù)骄?一側(cè)上的電氣裝置。在早期發(fā)展的通過n型硅 基板形成p型通道的工藝中，釆用從進(jìn)口表面到出口表面的熱梯度，將鋁球 熔化通過晶片，在晶片中留下高導(dǎo)電性的p型通道。然而，該工序的工藝條 件難于控制，因此這樣的通道未曾見過通常的使用。
特別是最近，在集成電路中特別有用的實(shí)際通道已經(jīng)得以實(shí)施。這些通 道首先通過在硅基板中形成開口然后通過該開口蝕刻孔來生產(chǎn)。采用深反應(yīng) 離子蝕刻(DRIE)來蝕刻孔允許通道形成有幾乎垂直的壁，使得他們尺寸 更小，并且產(chǎn)生更大數(shù)量的可以設(shè)置在基板中的互連。然后，該通道被氧化， 以將其與晶片隔離，并且通常填充有一些類型的金屬，來提供從基板的一個(gè) 表面到另一個(gè)表面的導(dǎo)電通道。傳統(tǒng)上，類似于鴒或銅的導(dǎo)電金屬用來涂敷 通道。沉積金屬所采用的工藝包括蒸發(fā)或者濺射、化學(xué)氣相沉積(CVD)、 電鍍及無電沉積(ELD)。在形成導(dǎo)電互連的最后步驟中，通過蝕刻或者拋 光去掉超過孔深度的材料，通道從晶片的背面顯現(xiàn)出來。
然而，在上述方式中，存在與制造通道相關(guān)的問題。舉例來說，難于制 造可再現(xiàn)精確尺寸的通道。用金屬涂敷通道也是有問題的。例如，金屬CVD 是昂貴的工藝，要求在高溫下緩慢的沉積速率。金屬濺射具有類似于CVD 的限制，另外，平坦地填充狹窄通道開口存在困難，尤其在通道底部。因此， 當(dāng)前用于制造導(dǎo)電通道的工藝不是最佳的。
很多電氣裝置不需要金屬化通道所提供的低電阻或者電容，使得當(dāng)前形 成導(dǎo)電互聯(lián)的方法不必要地復(fù)雜。因此，會(huì)需要一種形成非金屬化、高導(dǎo)電 通道的方法，從而通道的導(dǎo)電材料與硅晶片的主體隔離。

發(fā)明內(nèi)容
本發(fā)明涉及在硅基板中形成導(dǎo)電結(jié)隔離通道的方法。該方法包括提供硅 基板，該硅基板具有第一和第二平坦表面，并且在兩個(gè)表面上生長氧化物層。
該方法還包括形成制作在兩個(gè)表面上的氧化物層中的通孔和用作接電端 (electrical terminal)的區(qū)域，并iU參雜這些區(qū)域；通過基^反蝕刻孔至小于基 板厚度的深度，以形成一個(gè)盲通道；用不同于硅基板材料的摻雜物擴(kuò)散 (diffusing)該通道，乂人而該通道與基》反主體結(jié)隔離(junction-isolated);在 相對(duì)于通道的第二表面上的氧化物中打開一個(gè)區(qū)域，并且用與通道中擴(kuò)散的 相同的摻雜物擴(kuò)散該區(qū)域到通道底部；以及在用作接電端的區(qū)域上沉積金 屬，并且在每個(gè)表面中光構(gòu)圖隔離端。在一個(gè)實(shí)施例中，該通道采用DRIE 形成。
在通道深度為僅通過從第二表面擴(kuò)散不能到達(dá)通道底部的情況下，該方 法還包括摻雜通過基板蝕刻的通道，以使其抵抗摻雜選^t奪的蝕刻劑
(doping-selective etchant);通過在第二表面上相對(duì)于該通道的氧化物中打開 的孔，采用摻雜選擇性蝕刻，形成一個(gè)凹陷至通道底部的深度；以及用在通 道中擴(kuò)散的相同的摻雜物擴(kuò)散該凹陷，以將通道的內(nèi)部摻雜連接到外部表 面。作為選擇，當(dāng)基板為p型而通道摻雜有n型材料時(shí)，該方法還包括給 基板施加電壓，以在通道和基板的p-n結(jié)上形成電化學(xué)的蝕刻停(etoh-stop ); 通過在相對(duì)于通道的氧化物中所開的孔蝕刻凹陷至在p-n結(jié)上的電化學(xué)蝕刻 停；以及用n型材料擴(kuò)散該凹陷，將內(nèi)部摻雜連接到外部表面。
本發(fā)明還涉及由多重結(jié)隔離導(dǎo)電互連電連接形成電氣設(shè)備的方法。該方 法包括提供具有平坦表面的第一和第二硅基板，第一基板為配合晶片
(mating wafer )，而第二基板為通道晶片(via wafer);在配合禾口通道晶片的 兩個(gè)表面上生長氧化物層；在兩個(gè)晶片的內(nèi)表面上形成狹窄的脊，以用作熱 壓縮連接；在通道晶片的內(nèi)、外表面上的氧化物中形成開口，用于用做接電 端的區(qū)域，并且摻雜這些區(qū)域；通過通道晶片的內(nèi)表面蝕刻多個(gè)孔至小于晶 片厚度的深度，以形成盲通道；用不同于通道晶片材料的摻雜物擴(kuò)散該通道， 以將他們與晶片主體隔離；打開通道晶片的外表面上相對(duì)于通道的氧化物中 的區(qū)域，并且用與通道中擴(kuò)散的相同的摻雜物擴(kuò)散該區(qū)域到通道底部；通過 熱壓縮連接裝配配合晶片和通道晶片；以及在裝配的晶片表面上沉積用于導(dǎo) 電端的金屬，并且在該表面中光構(gòu)圖隔離端。
在一個(gè)實(shí)施例中，該方法還包括在一個(gè)晶片的內(nèi)表面上形成狹窄的脊
硅，并且在另一個(gè)晶片的內(nèi)表面上形成狹窄的金屬線，從而該硅脊和該金屬 線4皮此垂直相交。
在通道底部不能僅由擴(kuò)散從通道晶片的外表面接觸的情況下，該方法還
包括摻雜該通道，以使得他們抵抗摻雜選擇的蝕刻劑；通過在相對(duì)于該通 道的氧化物中所開的孔在摻雜選擇的蝕刻中形成凹陷至通道底部的深度；以 及用與通道中擴(kuò)散的相同的摻雜物擴(kuò)散該些凹陷，以將在該通道內(nèi)的摻雜連 接到外部表面。作為選擇，當(dāng)通道晶片為p型并且通道摻雜有n型材料時(shí)， 該方法還包括給該通道晶片施加電壓，以在通道和通道晶片的p-n結(jié)上形 成電化學(xué)蝕刻停；通過在相對(duì)于通道的氧化物中所開的孔蝕刻凹陷至在p-n 結(jié)上的電化學(xué)蝕刻停；以及用n-型材料擴(kuò)散該些凹陷，將內(nèi)摻雜連接到外部 表面。
本發(fā)明還涉及將電信號(hào)從硅晶片的 一側(cè)傳送到另 一側(cè)的導(dǎo)電設(shè)備，包 括硅基板，具有平坦的第一和第二表面，覆蓋有熱生長氧化物層；導(dǎo)電盲 通道，擴(kuò)散有不同于基板材料的摻雜物；在第二表面上相對(duì)于通道并用與通 道中擴(kuò)散的相同的摻雜物擴(kuò)散到通道底部的區(qū)域；以及金屬端，用于在基板 的兩個(gè)表面上的電連接。當(dāng)通道的底部不能僅由擴(kuò)散從第二表面接觸時(shí)，該 導(dǎo)電設(shè)備還包括相對(duì)于通道設(shè)置的凹陷，在第二表面上開始，在通道的底部 結(jié)束，擴(kuò)散有與在通道中擴(kuò)散的相同的摻雜物。
本發(fā)明還涉及由第二基板中的互連電連接的電氣設(shè)備，包括第一和第 二硅基板，具有平坦的內(nèi)外表面，該表面由熱生長氧化物覆蓋，該第一基板 為具有需要電源的有源表面的配合晶片，該第二基板為導(dǎo)電通道晶片；多個(gè) 盲通道，擴(kuò)散有不同于通道晶片材料的摻雜物；在第二表面上相對(duì)于通道并 用與在通道中擴(kuò)散的相同的摻雜物擴(kuò)散到通道底部的區(qū)域；以及金屬端，用 于在通道晶片的兩個(gè)內(nèi)外表面上的電連接，該配合晶片和通道晶片通過熱壓 縮連接裝配。在通道的底部不能僅由擴(kuò)散從通道晶片的外表面到達(dá)的情況 下，本發(fā)明還包括相對(duì)于通道開"^殳的凹陷，在通道晶片的外表面開始，在通 道的底部截止，擴(kuò)散有與通道中擴(kuò)散的相同的摻雜物。在本發(fā)明的一個(gè)實(shí)施 例中，配合晶片的有源表面是壓力傳感器。在本發(fā)明的另一個(gè)實(shí)施例中，配 合晶片的有源表面是加速計(jì)。


如附圖所示，通過下面對(duì)本發(fā)明優(yōu)選實(shí)施例的具體描述，本發(fā)明前述的 和其他的目標(biāo)、特征和優(yōu)點(diǎn)將變得明顯易懂，其中相同的代表符號(hào)在不同的 圖紙中通篇表示相同的部件。該些附圖不一定按比例，代之的是，重點(diǎn)放在 圖解本發(fā)明的原理上。
圖1A-1G是圖解在硅晶片中形成導(dǎo)電結(jié)隔離通道的系列工藝的截面圖。
圖2A-2C是圖解通過形成凹陷至通道底部的深度將盲通道連接到外表 面的系列工藝的截面圖。
圖3A-3H是圖解形成電氣設(shè)備系列工藝的截面圖，該設(shè)備具有由多重導(dǎo) 電結(jié)隔離通道電連接的第一和第二硅晶片。
圖4是圖3H中實(shí)施例的截面圖，圖解了熱壓縮連接的狹窄脊的晶片間 連接。
圖5A-5C是圖解通過形成凹陷至通道底部的深度將電氣設(shè)備中的盲通 道連接到外部表面的系列工藝的截面圖。
圖6A是導(dǎo)電設(shè)備的透視圖，該設(shè)備將電信號(hào)從硅晶片的一側(cè)傳送到另一側(cè)。
圖6B是圖6A中實(shí)施例的底部表面的透視圖。
圖7是電氣設(shè)備的透視圖，該設(shè)備包括第一硅晶片，該第一硅晶片由包 含多重導(dǎo)電通道的第二硅晶片電連接。
具體實(shí)施例方式
本發(fā)明的優(yōu)選實(shí)施例描述如下。在此所采用的"結(jié)隔離 (junction-isolated)"是指在一種導(dǎo)電類型硅基板中的開口的隔離，通過用另 一種導(dǎo)電類型摻雜物擴(kuò)散該開口，形成在兩種不同材料交叉點(diǎn)上的結(jié)。在此 所用的術(shù)語"盲(blind)"定義為在硅基板的一側(cè)上開始的開口，其沒有完 全通過該珪基板。
參照?qǐng)D1A-1G,展示了在硅晶片中形成導(dǎo)電通道系列工藝的截面圖。圖 1A展示了硅基板1，其具有平坦的第一表面2和第二表面3。在圖1B中， 氧化物層9熱生長在第一表面2和第二表面3上。圖1C中，通過兩個(gè)表面 上的氧化物層9形成開口，以用作將作為接電端的區(qū)域4，并且區(qū)域4擴(kuò)散 有摻雜物5。在優(yōu)選實(shí)施例中，區(qū)域4摻雜有摻雜物，例如硼，濃度為每立
方厘米至少4xl(T硼。在圖ID中，通過第一表面2蝕刻孔至小于基板1厚 度的深度，以形成盲終端的通道6。在優(yōu)選實(shí)施例中，通道6采用DRIE形 成。在又一實(shí)施例中，通道6通過基板1蝕刻約96%。在另一個(gè)實(shí)施例中， 通道6形成為具有垂直或者幾乎垂直的壁。如圖1E所示，通道6擴(kuò)散有摻 雜物7，通道6與基板1的主體結(jié)隔離。在一個(gè)實(shí)施例中，硅基板l由n型 材料組成，而通道6擴(kuò)散有p型材料。在另一個(gè)實(shí)施例中，硅基板l由p型 材料組成，而通道6擴(kuò)散有n型材料。在圖1F中，區(qū)域8在相對(duì)于通道6 底部的氧化物中開口，并且區(qū)域8擴(kuò)散有與通道6相同的摻雜物7，將摻雜 的硅連接到第二表面3。在圖1G中，金屬沉積在基板的兩個(gè)表面上，在第 一表面2和第二表面3中光構(gòu)圖(photopattem )隔離端10。
在圖2A-2C中，展示了在硅晶片中形成導(dǎo)電通道的又一個(gè)實(shí)施例，其圖 解了當(dāng)通道底部不能如圖1F所示僅由擴(kuò)散接觸時(shí)所采用的工藝。在圖2A中， 通道6擴(kuò)散有摻雜物11,以使得通道6抵抗摻雜選擇的蝕刻劑。在優(yōu)選實(shí)施 例中，通道6一參雜有例如硼的摻雜物，濃度至少為每立方厘米4xl0^硼。如 圖2B所示，通過第二表面3上的氧化物開設(shè)孔，以在摻雜選擇蝕刻中形成 凹陷12至通道6底部的深度。與通道6相類似，在圖2C中，凹陷12擴(kuò)散 有摻雜物7，以通過通道6形成到第二表面3的摻雜硅的連續(xù)層。這將通道 6的內(nèi)部摻雜7連接到外部表面3,以便導(dǎo)電。在選擇性實(shí)施例中，其中基 板l是p型，而在通道中擴(kuò)散的摻雜物7是n型，在電化學(xué)反應(yīng)器中，通過 給基板1施加電壓，電化學(xué)蝕刻停止形成在摻雜通道6和基板1的p-n結(jié)處。 然后，如圖2B所示，通過在第二表面3上相對(duì)于通道6的氧化物開設(shè)孔， 并且凹陷12蝕刻到p-n結(jié)處的電化學(xué)蝕刻停止。然后，凹陷12擴(kuò)散有n型 摻雜物7，如圖2C所示。
參照?qǐng)D3A-3H，其展示了形成電氣設(shè)備工藝的透視圖，該電氣設(shè)備具有 由多重的結(jié)隔離、導(dǎo)電互連電連接的第一和第二晶片。圖3A展示了第一硅 基板13和第二硅基板16，第一硅基板13具有平坦的第一表面14和第二表 面15,而第二硅基板16具有平坦的第一表面17和第二表面18。第一硅基 板13是配合晶片，而第二硅基板16是通道晶片。在圖3B中，氧化物層9 生長在配合晶片13的兩個(gè)表面14和15以及通道晶片16的兩個(gè)表面17和 18上。在圖3C中，在配合晶片13的內(nèi)表面15和通道晶片16的內(nèi)表面17 上，分別形成狹窄脊19和20,以用于兩個(gè)晶片的熱壓縮連接。如圖3D所
示，通過通道晶片16的表面17和18上的氧化物層13形成開口 ，以形成區(qū) 域21，用作接電端，并且用摻雜物22擴(kuò)散這些區(qū)域21。在優(yōu)選實(shí)施例中， 區(qū)域21摻雜有例如硼的摻雜物，其濃度為每立方厘米至少4xl0"硼。在圖 3E中，通過通道晶片16的內(nèi)表面17蝕刻多個(gè)孔至小于通道晶片16的深度， 以形成盲端通道23。在優(yōu)選實(shí)施例中，通道23采用DRIE形成。在又一個(gè) 實(shí)施例中，通道23通過通道晶片16蝕刻約96%。在另一個(gè)實(shí)施例中，通道 23形成為具有垂直或者幾乎垂直的壁。在圖3F中，通道23擴(kuò)散有不同于 通道晶片16的材料的摻雜物24，從而通道與通道晶片16的主體結(jié)隔離。在 一個(gè)實(shí)施例中，通道晶片16由n型材料組成，而通道23擴(kuò)散有p型材料。 在另一個(gè)實(shí)施例中，通道晶片16由p型材料形成，而通道23擴(kuò)散有n型材 料。在圖3G中，在相對(duì)于通道23的底部的氧化物中打開區(qū)域25，并且區(qū) 域25擴(kuò)散有與通道相同的摻雜物24，將傳導(dǎo)連接到外表面18。在圖3H中， 配合晶片13和通道晶片16通過熱壓縮連接裝配起來。在又一個(gè)實(shí)施例中， 狹窄的硅脊形成在一個(gè)晶片的內(nèi)表面上，而狹窄的金屬線形成在另 一層的內(nèi) 表面上，從而硅山脊和金屬線排列成彼此垂直相交，以便在相交區(qū)域49處 熱壓縮連接，如圖4所示。在又一個(gè)實(shí)施例中，通道晶片16上的脊20由石圭 制成，而配合晶片13上的脊19由適合于熱壓縮連接的金屬制成。在圖3G 中，金屬沉積在用于電連接的表面區(qū)域，并且在這些表面中光構(gòu)圖接電端26。 兩個(gè)晶片的連接可以允許通道晶片的兩側(cè)封閉式分開，外表面18暴露 到大氣，而內(nèi)表面17和通道23因此處于高真空。因此，形成具有結(jié)隔離通 道的電氣設(shè)備并且產(chǎn)生真空的工藝?yán)鐚?duì)于絕對(duì)壓力傳感器形成連接器特 別有利。另外，在幾乎通過通道晶片的通道的蝕刻之后，通道晶片的外表面 18上進(jìn)行淺擴(kuò)散，這使得外表面幾乎足夠平坦，以便允許在其上進(jìn)行光構(gòu)圖 操作。光構(gòu)圖通道晶片的外表面的能力對(duì)于在熱壓縮連接后在設(shè)備上應(yīng)用金 會(huì)很有利。
圖5A-5C中，展示了由多重結(jié)隔離、導(dǎo)電互連電連接第一和第二晶片來 形成電氣設(shè)備工藝的又一實(shí)施例，其圖解了當(dāng)通道底部不能如圖3G所示單 獨(dú)通過擴(kuò)散接觸時(shí)所采用的工藝。在圖5A中的通道晶片16上，通道23擴(kuò) 散有摻雜物27,以使得他們抵抗摻雜選擇的蝕刻劑。在優(yōu)選實(shí)施例中，通道 23摻雜有硼，濃度為每立方厘米至少4xl0"硼。如圖5B所示，通過在通道 晶片16的表面18上的氧化物中開設(shè)的孔，在摻雜選擇性蝕刻中形成凹陷27
到通道底部的深度。在圖5C中，凹陷28擴(kuò)散有4參雜物24，以通過通道23 形成摻雜硅的連續(xù)層到通道晶片16的外表面18。這將通道23的內(nèi)摻雜24 連接到外表面18用于導(dǎo)電。當(dāng)通道晶片16為p型而通道23摻雜有n型材 料時(shí)，存在選擇性實(shí)施例，其中，在電化學(xué)反應(yīng)器中，通過給通道晶片16 施加電壓，電化學(xué)蝕刻停止形成在摻雜通道23和通道晶片16的p-n結(jié)處。 然后，如圖5B所示，通過外表面18上相對(duì)于通道23的氧化物開孔，并且 凹陷27蝕刻到p-n結(jié)處的電化學(xué)蝕刻停止。然后，凹陷27擴(kuò)散有n型4參雜 物24，如圖5C所示。
參照?qǐng)D6A,其展示了圖解本發(fā)明一個(gè)實(shí)施例的導(dǎo)電設(shè)備35,該導(dǎo)電設(shè) 備35具有硅基板29,其帶有基本上平坦、平行的第一表面30和第二表面 31，表面30和31覆蓋有熱生長氧化物層。傳導(dǎo)通道32通過基板29，開始 于第一表面30，并且盲端截止于小于基板29厚度的深度，通道32擴(kuò)散有不 同于基板29材料的摻雜物。在一個(gè)實(shí)施例中，硅基板29由n型材料組成， 而通道32擴(kuò)散有p型材料。在另 一個(gè)實(shí)施例中，硅基板29由p型材料組成， 而通道32擴(kuò)散有n型材料。在另一個(gè)實(shí)施例中，通道32通過基板29蝕刻 約96%。在優(yōu)選實(shí)施例中，通道32采用DRIE形成。在另一個(gè)實(shí)施例中， 通道32形成有垂直壁。在導(dǎo)電設(shè)備35的表面30和31上具有用于電連接的 金屬端33。
在圖6B中，展示了沿著第二表面31透視的導(dǎo)電設(shè)備35的視圖。在優(yōu) 選實(shí)施例中，導(dǎo)電設(shè)備35還包括凹陷34，開始于相對(duì)于通道32的第二表面 31,而截止于通道32的底部，凹陷34擴(kuò)散有與通道中擴(kuò)散的相同的摻雜物。 圖6B還展示了在第二表面31上用作電連接的金屬端33。
參照?qǐng)D7，其展示了一種電氣設(shè)備48,具有作為配合晶片的第一硅基板 36以及作為導(dǎo)電通道晶片的第二硅基板39。配合晶片36具有平行的外表面 37和內(nèi)表面38,而通道晶片39具有平行的內(nèi)表面40和外表面41,兩個(gè)晶 片的表面覆蓋在熱生長氧化物中。配合晶片36還包括有源表面37,由要求 電源的裝置組成。多個(gè)導(dǎo)電通道42遍布通道晶片39，該導(dǎo)電通道開始于內(nèi) 表面40且盲端截止于小于通道晶片39厚度的深度，通道42擴(kuò)散有不同于 通道晶片39的材料的摻雜物。在一個(gè)實(shí)施例中，通道晶片39由n型材料組 成，而通道42擴(kuò)散有p型材料。在另一個(gè)實(shí)施例中，通道晶片39由p型材 料組成，而通道42擴(kuò)散有n型材料。在優(yōu)選實(shí)施例種，通道42通過通道晶
片39蝕刻約96%。在另一個(gè)實(shí)施例中，通道42采用DRIE形成。在另一個(gè) 實(shí)施例中，通道42形成有垂直壁。用于電連接的金屬端43設(shè)置在通道晶片 39的內(nèi)表面40和外表面41上。
在電氣設(shè)備48中，配合晶片36和通道晶片39通過熱壓縮連接配合晶 片36上的狹窄脊44和通道晶片39上的脊45來裝配。在優(yōu)選實(shí)施例中，一 個(gè)晶片上的脊是硅，而另一個(gè)晶片上的脊是金屬。在特別優(yōu)選的實(shí)施例中， 脊44和45定向?yàn)楸舜舜怪?，從而相交區(qū)域產(chǎn)生熱壓縮連接。在另一個(gè)實(shí)施 例中，配合晶片36上的脊44是金屬線，而通道晶片39上的脊45是硅。
在電氣設(shè)備48的又一個(gè)實(shí)施例中，相對(duì)于通道42形成凹陷46，開始于 通道晶片39的外表面41且截止于通道42的底部，凹陷擴(kuò)散有與通道42內(nèi) 擴(kuò)散的相同的4參雜物。
在電氣設(shè)備48的另一個(gè)實(shí)施例中，配合晶片36的有源表面37是壓力 傳感器，在表面37上具有接電端47。在電氣設(shè)備48的另一個(gè)實(shí)施例中，配 合晶片36的有源表面37是集成電路。
本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解的是，可以對(duì)其進(jìn)行形式上和細(xì)節(jié)上的變化，而 不脫離所附權(quán)利要求所限定的本發(fā)明的范圍。
權(quán)利要求
1、一種在硅基板中形成結(jié)隔離、導(dǎo)電互連的方法，包括提供具有第一和第二平坦表面的硅基板；在各個(gè)表面上生長氧化物層；通過兩個(gè)表面上的氧化物層形成開口，用于要用作接電端的區(qū)域，并且摻雜所述區(qū)域；通過該基板的該第一表面蝕刻孔至小于該基板厚度的深度，以形成盲端的通道；將所述通道擴(kuò)散有不同于該基板材料的摻雜物，從而該通道與該硅基板的主體結(jié)隔離；在相對(duì)于該通道的該第二表面上的該氧化物中打開一個(gè)區(qū)域，并且用與該通道中所擴(kuò)散的相同的摻雜物擴(kuò)散該區(qū)域至該通道底部；以及在該基板的兩個(gè)表面上沉積用于該接電端的金屬，并且在每個(gè)表面中光構(gòu)圖隔離端。
2、 如權(quán)利要求1所述的方法，其中該硅基板由n型材料組成，而該通 道擴(kuò)散有p型材料。
3、 如權(quán)利要求1所述的方法，其中該硅基板由p型材料組成，而該通 道擴(kuò)散有n型材料。
4、 如權(quán)利要求1所述的方法，其中該通道采用深反應(yīng)離子蝕刻(DRIE) 形成。
5、 如權(quán)利要求l所述的方法，其中該通道開口形成有垂直壁。
6、 如^L利要求1所述的方法，其中該通道通過該石圭J4反蝕刻約96%。
7、 如權(quán)利要求1所述的方法，其中該接電端摻雜有硼，濃度為每立方 厘米至少4xl0"硼。
8、 如權(quán)利要求l所述的方法，還包括 摻雜所述通道，以使其抵抗摻雜選擇的蝕刻劑；通過開設(shè)在該基板的該第二表面上相對(duì)于該通道的氧化物中的孔，在摻 雜選擇性蝕刻中形成凹陷至該通道的蝕刻抵抗底部的深度；以及用與該通道中所擴(kuò)散的相同的摻雜物擴(kuò)散所述凹陷，以形成通過該通道 至該第二表面的摻雜硅的連續(xù)層，將該內(nèi)摻雜連接到該外部表面。
9、 如權(quán)利要求8所述的方法，其中該通道摻雜有硼，濃度為每立方厘米至少4xl0"硼，用于抵抗該摻雜選擇的蝕刻劑。
10、 如權(quán)利要求3所述的方法，還包括給該硅基板施加電壓，以在該通道和該基板的p-n結(jié)處形成電化學(xué)蝕刻 停止；通過開設(shè)在該基板的該第二表面上相對(duì)于該通道的該氧化物中的孔，蝕 刻凹陷至該p-n結(jié)處的該電化學(xué)蝕刻停止的深度；以及用n型材料擴(kuò)散該凹陷，以形成通過該通道至該第二表面的摻雜硅的連 續(xù)層，將該內(nèi)摻雜連接到該外部表面。
11、 一種形成帶有通過多重結(jié)隔離導(dǎo)電互連電連接的第一和第二晶片的 電氣設(shè)備的方法，包括提供具有平坦表面的第 一和第二硅基板，其中所述第 一基板是配合晶片，而所述第二基板是通道晶片；在所述配合晶片和通道晶片的兩個(gè)表面上生長氧化物層； 在該配合晶片和該通道晶片的兩個(gè)內(nèi)表面上形成用于熱壓縮連接的狹窄脊；通過在該通道晶片的內(nèi)外表面上的該氧化物形成開口 ，用于要用作接電 端的區(qū)域，并且4參雜所述區(qū)域；通過所述通道晶片的該內(nèi)表面蝕刻多個(gè)孔至小于該硅基板厚度的深度， 以形成盲端的通道；用不同于該基板材料的摻雜物擴(kuò)散所述通道，從而該通道與該通道晶片 主體結(jié)隔離；在該通道晶片的外表面上的氧化物中相對(duì)于該通道打開區(qū)域，并且用與 該通道中擴(kuò)散的相同的摻雜物擴(kuò)散該些區(qū)域到該通道的底部； 通過熱壓縮連接裝配該配合晶片和通道晶片；以及 在該裝配的晶片的外表面上沉積用于接電端的金屬，并且在該表面中光構(gòu)圖隔離端。
12、 如權(quán)利要求11所述的方法，其中該通道晶片由n型材料組成，而 該通道擴(kuò)散有p型材料。
13、 如權(quán)利要求11所述的方法，其中該通道晶片由p型材料組成，而 該通道擴(kuò)散有n型材料。
14、 如權(quán)利要求11所述的方法，其中該通道采用DRIE形成。
15、 如權(quán)利要求11所述的方法，其中該通道開口形成有垂直壁。
16、 如權(quán)利要求11所述的方法，其中該通道通過該通道晶片蝕刻約96%。
17、 如權(quán)利要求11所述的方法，其中該通道晶片上的接電端摻雜有硼， 濃度為每立方厘米至少4xl0^硼。
18、 如權(quán)利要求11所述的方法，還包括在一個(gè)晶片的內(nèi)表面上形成狹 窄的硅脊，并且在另一個(gè)晶片的內(nèi)表面上形成狹窄的金屬線，從而該金屬線 是該晶片上的最高部分，并且他們排列成垂直相交該第 一 晶片上的該硅脊， 以熱壓縮連才妻。
19、 如權(quán)利要求18所述的方法，其中該硅脊在該通道晶片上，而該金 屬線在該配合晶片上。
20、 如權(quán)利要求11所述的方法，還包括 摻雜所述通道，以使得他們抵抗摻雜選擇的蝕刻劑； 通過開設(shè)在該通道晶片的外表面上相對(duì)于該通道的該氧化物中的孔，在摻雜選擇性蝕刻中形成凹陷至該通道的該蝕刻抵抗底部的深度；以及用與該通道中擴(kuò)散的相同的摻雜物擴(kuò)散所述凹陷，形成通過該通道至該 通道晶片的外表面的摻雜硅的連續(xù)層，將該內(nèi)摻雜連接到該外表面。
21、 如權(quán)利要求20所述的方法，其中該通道摻雜有硼，濃度為每立方 厘米至少4xl0"硼，用于抵抗摻雜選擇的蝕刻劑。
22、 如權(quán)利要求13所述的方法，還包括給該通道晶片施加電壓，以在該通道和該通道晶片的p-n結(jié)處形成電化 學(xué)蝕刻停止；通過開設(shè)在該基板的外表面上相對(duì)于該通道的該氧化物中的孔，蝕刻凹 陷至p-n結(jié)處的電化學(xué)蝕刻停止的深度；以及用n型材料擴(kuò)散該些凹陷，以形成通過該通道至外表面的摻雜硅的連續(xù) 層，將該內(nèi)摻雜連接到該外表面。
23、 一種由權(quán)利要求11所述方法形成的電氣設(shè)備。
24、 一種將電信號(hào)從硅晶片的一側(cè)傳送到另一側(cè)的導(dǎo)電設(shè)備，包括 硅基板，具有基本上平坦的第一和第二表面，所述表面覆蓋有熱生長的氧化物層；導(dǎo)電通道開口，在所述基板的該第一表面上始，并且在小于該基板的厚度的深度上盲端截止，所述通道擴(kuò)散有不同于該基板材料的摻雜物；在該第二表面上相對(duì)于該通道的區(qū)域，用該通道中擴(kuò)散的相同的摻雜物擴(kuò)散到該通道底部；以及金屬端，用于所述基板的第一和第二表面上的電連接。
25、 如權(quán)利要求24所述的導(dǎo)電設(shè)備，其中該硅基板由n型材料組成， 而該通道擴(kuò)散有p型材料。
26、 如權(quán)利要求24所述的導(dǎo)電設(shè)備，其中該硅基板由p型材料組成， 而該通道擴(kuò)散有n型材料。
27、 如權(quán)利要求24所述的導(dǎo)電設(shè)備，其中該通道采用DRIE形成。
28、 如權(quán)利要求24所述的導(dǎo)電設(shè)備，其中該通道開口形成有垂直壁。
29、 如權(quán)利要求24所述的導(dǎo)電設(shè)備，其中該通道通過該硅基板蝕刻約 96%。
30、 如權(quán)利要求24所述的導(dǎo)電設(shè)備，還包括相對(duì)于該通道的凹陷，開 始于該第二表面且截止于該通道的該底部，所述凹陷擴(kuò)散有與該通道中擴(kuò)散 的相同的摻雜物。
31、 如權(quán)利要求30所述的導(dǎo)電設(shè)備，其中該通道摻雜有硼，濃度為每 立方厘米至少4xl0^硼。
32、 如權(quán)利要求30所述的導(dǎo)電設(shè)備，其中該硅基板為p型，而該通道 為n型，并且在該通道和基板的p-n結(jié)處形成電化學(xué)蝕刻停止。
33、 一種電氣設(shè)備，其中第一硅基板通過包含導(dǎo)電互連的第二基板來電 連接，該電氣設(shè)備包括第一和第二硅基板，具有基本上平坦的內(nèi)、外表面，所述表面覆蓋有熱 生長的氧化物層，所述第一硅基板是配合晶片，還包括要求電源的有源表面， 并且所述第二硅基板是導(dǎo)電通道晶片；多個(gè)導(dǎo)電通道開口，開始于該通道晶片的內(nèi)表面且盲端截止于小于該晶 片厚度的深度，所述通道擴(kuò)散有不同于該通道晶片材料的摻雜物；在該通道晶片的外表面上相對(duì)于該通道的區(qū)域，用與該通道中擴(kuò)散的相 同的摻雜物擴(kuò)散到該通道底部；以及金屬端，用于該通道晶片的內(nèi)、外表面上的電連接，其中該配合晶片和 通道晶片通過兩個(gè)晶片的內(nèi)表面上的狹窄脊的熱壓縮連接來裝配。
34、 如權(quán)利要求33所述的電氣設(shè)備，其中該通道晶片由n型材料組成，而該通道擴(kuò)散有p型材料。
35、 如權(quán)利要求33所述的電氣設(shè)備，其中該通道晶片由p型材料組成， 而該通道擴(kuò)散有n型材料。
36、 如權(quán)利要求33所述的電氣設(shè)備，其中該通道采用DRIE形成。
37、 如權(quán)利要求33所述的電氣設(shè)備，其中該通道開口形成有垂直壁。
38、 如權(quán)利要求33所述的電氣設(shè)備，其中該通道通過該硅基板蝕刻約 96%。
39、 如權(quán)利要求33所述的電氣設(shè)備，還包括一個(gè)晶片的內(nèi)表面上的狹 窄硅脊和另 一個(gè)晶片的內(nèi)表面上的狹窄的金屬線，從而該金屬線是該晶片上 的最高部分，并且他們排列成垂直相交該第 一晶片上的該硅脊。
40、 如權(quán)利要求39所述的電氣設(shè)備，其中該硅脊在該通道晶片上，而 該金屬線在該配合晶片上。
41、 如權(quán)利要求33所述的電氣設(shè)備，還包括相對(duì)于該通道的凹陷，開 始于該通道晶片的外表面且截止于該通道的底部，所述凹陷擴(kuò)散有與該通道 中擴(kuò)散的相同的摻雜物。
42、 如權(quán)利要求41所述的電氣設(shè)備，其中該通道已經(jīng)摻雜有硼，濃度 為每立方厘米至少4xl0"硼。
43、 如權(quán)利要求41所述的電氣設(shè)備，其中該通道晶片為p型，而該通 道摻雜有n型材料，并且在該通道和通道晶片的p-n結(jié)處形成電化學(xué)蝕刻停 止。
44、 如權(quán)利要求33所述的電氣設(shè)備，其中該配合晶片的該有源表面由 壓力傳感器組成。
45、 如權(quán)利要求33所述的電氣設(shè)備，其中該配合晶片的該有源表面由 力口速計(jì)組成。
46、 如權(quán)利要求33所述的電氣設(shè)備，其中該配合晶片的該有源表面由集成電i 各組成。
全文摘要
本發(fā)明提供一種在硅基板中形成結(jié)隔離、導(dǎo)電通道的方法，以及將電信號(hào)從硅晶片的一側(cè)傳送到另一側(cè)的導(dǎo)電設(shè)備。通過用不同于硅基板材料的摻雜物擴(kuò)散通道，導(dǎo)電通道與硅基板的主體結(jié)隔離。在硅基板以及連接到第二硅基板的硅晶片中可以形成幾個(gè)結(jié)隔離通道，該第二硅基板由要求電連接的裝置組成。形成結(jié)隔離、導(dǎo)電通道的這一工藝比形成金屬通道的方法簡單，尤其是對(duì)于耐電阻和電容的電氣裝置。
文檔編號(hào)H01L21/4763GK101171674SQ200680015063
公開日2008年4月30日 申請(qǐng)日期2006年2月27日 優(yōu)先權(quán)日2005年3月2日
發(fā)明者萊斯利·B·威爾納 申請(qǐng)人:恩德夫科公司