專利名稱:活性碳的選擇性外延工藝的制作方法
技術(shù)領(lǐng)域:
0001本發(fā)明總體涉及半導(dǎo)體器件,并且更具體地涉及晶體管及其相
關(guān)的制造方法,其具有因溝道應(yīng)變的改善的遷移率。
背景技術(shù):
0002常規(guī)的金屬氧化物半導(dǎo)體(MOS)晶體管一般包括半導(dǎo)體襯底 比如硅,其具有源極、漏極以及位于源極和漏極之間的溝道。包含導(dǎo)電 材料(柵導(dǎo)體)、氧化物層(柵氧化物)和側(cè)壁隔離層的柵疊層(gate stack) 一般位于溝道之上。柵氧化物一般直接位于溝道之上,而柵導(dǎo)體,通常 包含多晶體的硅(多晶硅)材料,位于柵氧化物上。側(cè)壁隔離層保護(hù)柵 導(dǎo)體的側(cè)壁。
0003通常而言,對(duì)于穿過(guò)MOS晶體管的溝道的特定電場(chǎng),流經(jīng)溝道 的電流量與溝道中的載流子的遷移率成正比。因此,溝道中的載流子的 遷移率越高,則電流可以流過(guò)更多并且電路可以工作得更快。 一種提高 MOS晶體管的溝道中的載流子的遷移率的方式是在溝道中產(chǎn)生一種機(jī)械應(yīng)力。
0004壓應(yīng)變的溝道對(duì)于常規(guī)器件顯著增強(qiáng)了空穴遷移率。拉應(yīng)變的 溝道比如在松散(relaxed)硅鍺上生長(zhǎng)的薄硅層實(shí)現(xiàn)了電子遷移率的顯 著增強(qiáng)。在硅溝道中引入拉應(yīng)變的最普通方法是在松散硅鍺(SiGe)層 或襯底上外延生長(zhǎng)硅溝道層。形成松散SiGe層的能力對(duì)于獲得處于雙軸 拉應(yīng)變下的上覆的、外延生長(zhǎng)的硅層而言是重要的。然而,松散SiGe層 的獲得可能是昂貴的并且很難實(shí)現(xiàn)。
0005因此,需要克服現(xiàn)有技術(shù)的這些和其它問(wèn)題并提供具有提高的溝 道遷移率的晶體管。
發(fā)明內(nèi)容
0006根據(jù)本發(fā)明,提供了一種形成半導(dǎo)體器件的方法,所述方法
包括在襯底上形成柵極;通過(guò)摻雜鄰近所述柵極的有源區(qū)的第一部分和第 二部分,形成源極區(qū)和漏極區(qū);以及形成在部分所述源極區(qū)中的第一凹槽 和在部分所述漏極區(qū)中的第二凹槽。該方法還包括通過(guò)加熱所述有源區(qū)來(lái) 激活所述源極區(qū)和所述漏極區(qū)中的摻雜劑以及在激活所述源極區(qū)和所述漏 極區(qū)中的摻雜劑之后將半導(dǎo)體材料沉積到所述第一凹槽和所述第二凹槽 中。
0007根據(jù)另一實(shí)施方式,提供了一種形成半導(dǎo)體器件的方法,所述 方法包括在襯底上形成柵極;在鄰近所述柵極結(jié)構(gòu)的有源區(qū)中形成輕摻 雜的源極區(qū)和輕慘雜的漏極區(qū);以及摻雜所述有源區(qū)以形成源極區(qū)和漏 極區(qū),其中輕摻雜的源極區(qū)和輕摻雜的漏極區(qū)的深度小于源極區(qū)和漏極 區(qū)的深度。該方法還包括形成所述源極區(qū)中的第一凹槽和所述漏極區(qū)中 的第二凹槽一源極區(qū)和漏極區(qū)中的凹槽;加熱源極區(qū)和漏極區(qū)以便形成 被激活的源極區(qū)和漏極區(qū);以及用半導(dǎo)體材料填充被激活的源極區(qū)和漏 極區(qū)中的第一和第二凹槽。
0008根據(jù)又一實(shí)施方式,提供了一種形成半導(dǎo)體器件的方法,所述 方法包括在襯底中形成柵極結(jié)構(gòu);在鄰近所述柵極結(jié)構(gòu)的有源區(qū)中形成 第一摻雜區(qū)和第二摻雜區(qū);以及在有源區(qū)中形成第三摻雜區(qū)和第四摻雜 區(qū)以便分別形成源極區(qū)和漏極區(qū),其中第一摻雜區(qū)和第二摻雜區(qū)的深度 分別小于第三摻雜區(qū)和第四摻雜區(qū)的深度。該方法還包括在部分源極區(qū) 和部分漏極區(qū)中形成凹槽;加熱有源區(qū)以形成被激活的源極和被激活的 漏極;以及用半導(dǎo)體材料填充被激活的源極區(qū)和漏極區(qū)中的凹槽。
0009根據(jù)另一實(shí)施方式,提供了一種形成半導(dǎo)體器件的方法,所述 方法包括在襯底上形成柵極;形成鄰近所述柵極的源極區(qū)和漏極區(qū);以 及在源極區(qū)和漏極區(qū)中形成凹槽。該方法還包括加熱源極區(qū)和漏極區(qū)以 形成被激活的源極和被激活的漏極;以及用包括摻雜劑的半導(dǎo)體材料填 充被激活的源極區(qū)和被激活的漏極區(qū)中的凹槽。
0010根據(jù)另一實(shí)施方式,提供了一種半導(dǎo)體器件,其包括襯底上的 柵極結(jié)構(gòu);鄰近所述柵極結(jié)構(gòu)的源極區(qū)和漏極區(qū)。該半導(dǎo)體器件還包括 半導(dǎo)體材料和硅化物,所述半導(dǎo)體材料包含在所述源極區(qū)和漏極區(qū)中形
成的至少1%活性碳,所述硅化物接觸所述源極區(qū)和漏極區(qū)的一部分。
0011圖1A-1K是根據(jù)本發(fā)明的各個(gè)實(shí)施方式說(shuō)明了形成NMOS和 PMOS晶體管的各個(gè)步驟的不連續(xù)的橫截面圖;0012圖2A-2B是各種材料經(jīng)受不同退火溫度的說(shuō)明性的X射線衍射圖。
具體實(shí)施例方式
0013圖1A-1N說(shuō)明了根據(jù)本發(fā)明的原理所形成的示例性晶體管器件。 在圖1A中,提供了一晶體管器件102,其中半導(dǎo)體主體104比如襯底具 有許多成形于其中的阱,例如分別限定NMOS晶體管器件區(qū)的P阱106 和限定PMOS晶體管器件區(qū)的N阱108。此外,隔離區(qū)110比如場(chǎng)氧化 物(FOX)區(qū)和STI區(qū)可以成形于該半導(dǎo)體主體中以限定有源區(qū)111。在 圖IB中,說(shuō)明了晶體管器件102,其中柵電介質(zhì)112例如通過(guò)熱生長(zhǎng)Si02 形成于有源區(qū)111上。然而,根據(jù)各個(gè)實(shí)施方式可以形成和考慮其它種 類的柵電介質(zhì)(例如高k電介質(zhì))。
0014參照?qǐng)D1C和圖1D,導(dǎo)電的柵電極材料比如多晶硅可以通過(guò)蝕 刻工藝115進(jìn)行沉積并圖案化,從而形成覆蓋在柵氧化物112上的柵電 極114。然后,偏移隔離層116可以成形于柵電極的側(cè)面邊緣114a上, 如圖1D所示,其中該偏移隔離層可以具有大約10-50納米的寬度116a。
0015然后,如圖1E所示,PMOS區(qū)可以用諸如光刻膠的掩模材料126 進(jìn)行遮蔽,并且可以執(zhí)行延伸區(qū)注入128從而在NMOS區(qū)形成n型延伸 區(qū)130。根據(jù)各個(gè)實(shí)施方式,熱處理比如快速熱退火接著可以被執(zhí)行以激 活慘雜劑,其中延伸區(qū)130的橫向擴(kuò)散到偏移隔離層116之下得以實(shí)現(xiàn)。 用于激活摻雜劑的示例性溫度是從大約650度到大約1050度。在特定實(shí) 施方式中,該溫度可以是大約950度;而在另一些實(shí)施方式中,此溫度 可以是大約1050度。在這些溫度下,存在非晶層的再生長(zhǎng)。
0016然后,p型延伸區(qū)掩模126可以被去除,而n型延伸區(qū)掩模132 可以被沉積并圖案化以覆蓋NMOS區(qū),如圖1F所示。然后,可以執(zhí)行p
型延伸區(qū)注入工藝134從而在PMOS區(qū)形成P型延伸區(qū)136,如圖所示。0017掩模132接著可以被去除,并且偽(dummy)側(cè)壁隔離層138 可以鄰近柵結(jié)構(gòu)的側(cè)面邊緣上的偏移隔離層116被形成。例如,絕緣側(cè) 壁材料可以用通常共形或一致的方式沉積到器件上,并且隨后經(jīng)各向異 性蝕刻以去除柵頂部上和有源區(qū)上的絕緣材料,留下NMOS區(qū)和PMOS 區(qū)中的偽側(cè)壁隔離層138,如圖1G所示。用于偽側(cè)壁隔離層138的示例 性材料包括各種氧化物和氮化物,例如氧化硅、氮化硅和氮氧化硅。然 而,也可以使用其它可接受的材料。
0018然后,源極區(qū)140和漏極區(qū)142分別成形于NMOS區(qū)和PMOS 區(qū),如圖1H所示。如上結(jié)合延伸區(qū)注入所討論的,源極/漏極注入可以 用n源極/漏極掩模(未示出)和p源極/漏極掩模(未示出)來(lái)執(zhí)行,以 便分別單獨(dú)地用n型和p型摻雜劑來(lái)注入NMOS區(qū)和PMOS區(qū)。如圖1H 所看到的,源極區(qū)140和漏極區(qū)142相對(duì)于偽側(cè)壁隔離層被自對(duì)準(zhǔn),因 而分別與延伸區(qū)130和延伸區(qū)136橫向隔開(kāi)。
0019然后,熱處理比如快速熱退火可以用來(lái)激活源極區(qū)140和漏極 區(qū)142。而且,在各個(gè)實(shí)施方式中,單一熱處理可以用來(lái)激活源極區(qū)140 和漏極區(qū)142以及延伸區(qū)130和延伸區(qū)136。熱處理使得延伸區(qū)130和延 伸區(qū)136朝溝道橫向擴(kuò)散略微擴(kuò)散到偏移隔離層之下。用于激活源極區(qū) 和漏極區(qū)的示例性溫度是從大約650度到大約1050度。在特定實(shí)施方式 中,該溫度可以是大約950度;而在另一些實(shí)施方式中,此溫度可以是 大約1050度。
0020如圖ll所示,偽側(cè)壁隔離層138可以憑借已知的蝕刻技術(shù)被去 除。接著,凹槽160可以成形于在柵結(jié)構(gòu)和隔離區(qū)之間的區(qū)域中,如圖 1J所示。凹槽成形的區(qū)域可以包括硅主體的有源區(qū),其中延伸區(qū)130和 延伸區(qū)136以及源極區(qū)140和漏極區(qū)142被形成。凹槽160可以利用例 如干法蝕刻技術(shù)來(lái)形成,所述干法蝕刻技術(shù)比如在形成隔離區(qū)時(shí)蝕刻半 導(dǎo)體主體中的STI溝槽所用的化學(xué)反應(yīng)。根據(jù)各個(gè)實(shí)施方式,凹槽可以 延伸到半導(dǎo)體主體中的深度162達(dá)大約10納米到大約90納米,并更特 別地,深度為大約30納米到大約70納米。根據(jù)各個(gè)實(shí)施方式,凹槽160 的深度小于源極區(qū)140和漏極區(qū)142的深度。在某些實(shí)施方式中,柵結(jié)
構(gòu)在凹槽成形過(guò)程中不被掩蓋/掩模。如此,當(dāng)柵電極包含多晶硅時(shí),凹 槽成形過(guò)程也可能導(dǎo)致成形于電極材料的頂部部分上的凹槽(未顯示)。
0021根據(jù)各個(gè)實(shí)施方式,凹槽160可以延伸跨越源極區(qū)和漏極區(qū)的 各個(gè)部分以及穿過(guò)延伸區(qū)130和延伸區(qū)136的各個(gè)部分。例如,凹槽160 可以延伸跨越整個(gè)源極區(qū)和漏極區(qū)和/或整個(gè)延伸區(qū)130和延伸區(qū)136。 替代地,凹槽160可以延伸跨越源極區(qū)和漏極區(qū)的一部分和/或延伸區(qū)130 和延伸區(qū)136的一部分。
0022如圖1K所示,凹槽160然后可以填充半導(dǎo)體材料165。根據(jù)各 個(gè)實(shí)施方式,半導(dǎo)體材料165可以包括硅和碳(Si:C)、鍺硅或者具有與 周圍材料的晶格間距不同的晶格間距的半導(dǎo)體。例如,應(yīng)變的Si:C層可 以成形于凹槽160中。硅可以通過(guò)各種技術(shù)選擇性地沉積在凹槽160中, 并且碳可以通過(guò)掩模和離子注入或高劑量氣體團(tuán)簇離子束沉積而引入到 沉積在凹槽160中的硅內(nèi)。由于硅是被選擇性地沉積,所以在諸如場(chǎng)氧 化物的不需要的區(qū)域上沒(méi)有硅。
0023盡管不想受限于任何一種理論,但是人們相信凹槽內(nèi)諸如Si:C 或鍺硅的半導(dǎo)體材料165形成的合金具有與硅體晶格相同結(jié)構(gòu)的晶格, 不過(guò)半導(dǎo)體材料165具有更大的間距。因此,人們相信凹槽內(nèi)的半導(dǎo)體 材料165在半導(dǎo)體溝道內(nèi)在溝道下產(chǎn)生壓應(yīng)力。
0024根據(jù)各個(gè)實(shí)施方式,半導(dǎo)體材料165可以在源極和漏極的摻雜 劑被激活后沉積到凹槽160中。因而,半導(dǎo)體材料165不會(huì)經(jīng)受高溫退 火。雖然不想受限于任何一種理論,但是人們相信在Si:C填充凹槽160 的情況下,高溫退火將會(huì)影響Si:C晶格參數(shù)。例如,在所成形的Si:C中, 相對(duì)較大百分比的碳在硅中的替代位置(substitutional site)占位。然而, 由于碳在硅中的低溶解度,將碳保留在活性位中是很難的。
0025例如,碳在硅中一般未活化超過(guò)大約0.2%。此外,用傳統(tǒng)流程 的非晶化和再生長(zhǎng)將硅中的碳激活/活化至最多大約0.7%。然而,當(dāng)所成 形的Si:C經(jīng)過(guò)比如低于大約700度的低溫退火時(shí),碳可以被激活至^ 1%。 因此,人們相信將所成形的Si:C經(jīng)受高溫退火或高熱預(yù)算(例如激活源 極和漏極所用的)會(huì)造成碳在硅中從替代位置向間隙位置移動(dòng)。高溫退 火釋放了應(yīng)變并且所沉積或沉積態(tài)的系統(tǒng)中的附加遷移率被顯著地減
少。
0026晶格參數(shù)分析已經(jīng)用來(lái)確定半導(dǎo)體材料中的摻雜濃度。該分析
的結(jié)果可以參見(jiàn)圖2A和圖2B。圖2A和圖2B示出了硅和Si:C經(jīng)過(guò)不同 退火溫度的X射線衍射圖。圖2A所示的Si:C被形成并隨后經(jīng)受1050度 溫度,該溫度類似于源極/漏極激活溫度。如圖2A所示,測(cè)量了不同注 入方案和不同退火條件下Si:C中碳的激活。如在圖2A中的曲線(a)和 (b)可見(jiàn)的,最大碳激活只有0.7%。此外,如2A中的曲線(c)所示, 對(duì)于更高退火溫度,碳激活少于0.7%。
0027相比而言,圖2B的Si:C被形成并隨后經(jīng)受700度溫度,該溫 度表示器件在源極/漏極激活后要經(jīng)受的溫度。如圖2B的曲線(a)所示, 圖2B的Si:C中的碳被激活至1.1%。
0028如圖1L所示,在凹槽中填充半導(dǎo)體材料165之后,側(cè)壁隔離層 170可以被形成。側(cè)壁隔離層170包括絕緣材料,例如氧化物、氮化物或 這些層的組合。通過(guò)將一層此類隔離層材料以通常共形的方式沉積到器 件上,接著各向異性蝕刻,因此從柵電極114的頂部和有源區(qū)111去除 此類隔離層材料并留下柵電極的側(cè)面邊緣上的區(qū)域(該區(qū)域覆蓋在偏移 隔離層116上),從而形成所述側(cè)壁隔離層。側(cè)壁隔離層170可以大體 上比偏移隔離層116更厚,并且可以形成在部分半導(dǎo)體材料165上。
0029根據(jù)各個(gè)實(shí)施方式,例如圖1M所示,硅化物180可以接著被 形成。例如,金屬層可以例如通過(guò)濺射繼之以熱處理進(jìn)行沉積。在熱處 理過(guò)程中,金屬接觸硅的那些區(qū)域反應(yīng)以形成金屬硅化物。更具體地, 硅化物可以形成在源極/漏極區(qū)上和柵的頂部上。然后,未反應(yīng)的金屬被 剝離,并且后端處理比如層間絕緣和金屬化層被形成以結(jié)束器件成形。
0030本文所述的方法形成了靠近晶體管器件的溝道區(qū)的半導(dǎo)體材料, 其離柵電極114的側(cè)面邊緣的偏移量只有大約5納米到大約20納米。通 過(guò)將半導(dǎo)體材料165更接近溝道設(shè)置,半導(dǎo)體材料165將所期望的應(yīng)力 更有效地轉(zhuǎn)移到溝道中。常規(guī)工藝在激活源極/漏極摻雜劑之前形成應(yīng)力 誘發(fā)(inducing)材料,從而減少了在半導(dǎo)體材料中諸如碳的被激活材料
0031現(xiàn)在參看圖1N,說(shuō)明了根據(jù)本發(fā)明的各個(gè)實(shí)施方式所制造的結(jié)
果PMOS晶體管的放大圖。在該實(shí)施方式中,注意半導(dǎo)體材料165與溝 道隔開(kāi)一段距離190,該距離不大于偏移隔離層116的厚度。讓半導(dǎo)體材 料更接近溝道提供了對(duì)現(xiàn)有技術(shù)的顯著改進(jìn),因?yàn)閴簯?yīng)力被引到溝道中。0032根據(jù)各個(gè)替代的實(shí)施方式,CMOS器件可以用PMOS晶體管或 NMOS晶體管中的僅一個(gè)晶體管進(jìn)行制造,所述晶體管具有鄰近溝道成 形的半導(dǎo)體材料165。例如,CMOS器件可以被制造,以致只有NMOS 晶體管使凹槽160填充半導(dǎo)體材料165以便將應(yīng)力引到溝道中。替代地, CMOS器件可以被制造,以致只有NMOS晶體管使凹槽160填充半導(dǎo)體 材料165以便將應(yīng)力引到溝道中。
0033另外,雖然以上是參照碳和鍺的使用以形成SiC和硅鍺晶格結(jié) 構(gòu)對(duì)本發(fā)明進(jìn)行描述的。然而,本發(fā)明預(yù)期可以使用會(huì)與硅產(chǎn)生合金并 用來(lái)將壓應(yīng)力引到MOS器件(例如PMOS器件)的溝道中的任何元素, 并且這些替換物預(yù)期都落在本發(fā)明的范圍之內(nèi)。
0034本發(fā)明所涉及的本領(lǐng)域技術(shù)人員會(huì)明白,對(duì)所述的實(shí)施方式可 以進(jìn)行各種添加、刪除、替換和其它修改,而這不偏離本發(fā)明要求保護(hù) 的范圍。
權(quán)利要求
1.一種形成半導(dǎo)體器件的方法,包括在襯底上形成柵極;通過(guò)摻雜鄰近所述柵極的有源區(qū)的第一部分和第二部分,形成源極區(qū)和漏極區(qū);形成所述源極區(qū)中的第一凹槽和所述漏極區(qū)中的第二凹槽;通過(guò)加熱所述有源區(qū),激活所述源極區(qū)和所述漏極區(qū)中的摻雜劑;和在激活所述源極區(qū)和所述漏極區(qū)中的摻雜劑之后,將半導(dǎo)體材料沉積到所述第一凹槽和所述第二凹槽中。
2. 根據(jù)權(quán)利要求1所述的方法,進(jìn)一步包括摻雜所述有源區(qū)的第三部分和第四部分,其中所述第三部分和所述第 四部分的深度小于第一和第二被摻雜的部分。
3. 根據(jù)權(quán)利要求1或2所述的方法,其中所述半導(dǎo)體材料包含至少1% 被激活的碳。
4. 根據(jù)權(quán)利要求3所述的方法,其中所述器件是CMOS器件;其中 所述第一和第二凹槽離柵極的側(cè)壁偏移5納米到30納米;且其中所述第一 和第二凹槽具有在所述襯底的表面之下30納米到60納米的深度。
5. 根據(jù)權(quán)利要求1或2所述的方法,其中沉積在所述第一和第二凹槽 中的所述半導(dǎo)體材料形成分別相對(duì)于周圍源極區(qū)和漏極區(qū)的應(yīng)變區(qū)。
6. —種半導(dǎo)體器件,包括 襯底上的柵極結(jié)構(gòu); 鄰近所述柵極結(jié)構(gòu)的源極區(qū)和漏極區(qū);半導(dǎo)體材料,其包含在所述源極區(qū)和漏極區(qū)中形成的至少1%被激活的 碳;禾口 硅化物,其接觸所述源極區(qū)和漏極區(qū)的一部分。
7. 根據(jù)權(quán)利要求6所述的器件,其中所述器件是CMOS器件。
8. 根據(jù)權(quán)利要求6或7所述的器件,其中所述半導(dǎo)體材料填充源極中 的第一凹槽和漏極中的第二凹槽。
9. 根據(jù)權(quán)利要求6或7所述的器件,進(jìn)一步包括設(shè)在所述柵極結(jié)構(gòu)的 第一和第二部分下的第一和第二被摻雜區(qū),其中所述第一和第二被摻雜區(qū) 包括與所述源極和漏極的摻雜分布不同的摻雜分布。
全文摘要
半導(dǎo)體器件包括成形在碳襯底(104)上的柵極(114)、通過(guò)摻雜鄰近所述柵極的有源區(qū)(111)的第一部分和第二部分而形成的源極區(qū)(140)和漏極區(qū)(140)、以及形成在部分源極區(qū)(140)中的第一凹槽(162)和在部分漏極區(qū)(140)中的第二凹槽(160)。源極區(qū)和漏極區(qū)(140)中的摻雜劑通過(guò)加熱有源區(qū)被激活,并且在激活所述源極區(qū)和所述漏極區(qū)(140)中的摻雜劑之后將半導(dǎo)體材料(165)沉積到所述第一凹槽(162)和所述第二凹槽(160)中。
文檔編號(hào)H01L21/8238GK101171681SQ200680014988
公開(kāi)日2008年4月30日 申請(qǐng)日期2006年3月1日 優(yōu)先權(quán)日2005年3月1日
發(fā)明者P·R·丘德博萊姆, S·切克萊奧塞 申請(qǐng)人:德克薩斯儀器股份有限公司