亚洲成年人黄色一级片,日本香港三级亚洲三级,黄色成人小视频,国产青草视频,国产一区二区久久精品,91在线免费公开视频,成年轻人网站色直接看

半導(dǎo)體結(jié)構(gòu)及其制造方法

文檔序號:7214564閱讀:166來源:國知局
專利名稱:半導(dǎo)體結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域
本發(fā)明涉及一種集成電路的內(nèi)連結(jié)構(gòu),且特別涉及一種鑲嵌制程。
背景技術(shù)
一般而言,集成電路包括多個(gè)被內(nèi)聯(lián)線路的間隔物所阻隔的金屬線路圖案,以及諸如總線線路(bus lines)、位線路(bit lines)、字符線路(word lines)與邏輯內(nèi)聯(lián)機(jī)路(logic interconnect lines)的多個(gè)內(nèi)聯(lián)機(jī)路。這些垂直地分隔開的金屬線路的圖案通過形成于其間的介層物(vias)電連接。金屬線路形成于如溝槽般的開口內(nèi)且通常大體平行于半導(dǎo)體基底而延伸。根據(jù)不同的電路技術(shù),上述的半導(dǎo)體裝置可能包括八層或八層以上的金屬線路,以滿足元件外型與微型化的需要。
已有的形成金屬線路或介層物的其中一個(gè)方法是所謂的鑲嵌法(damascene)。一般而言,鑲嵌法在用于分隔垂直間隔的金屬膜層的一介電內(nèi)連膜層內(nèi)形成一開口。該開口通常通過傳統(tǒng)的光刻以及蝕刻技術(shù)所形成。并在開口形成后,在開口內(nèi)填入如銅或銅合金的金屬材料,以形成一介層物。接著利用化學(xué)機(jī)械研磨法(CMP)移除位于介電內(nèi)連層表面的多余金屬材料。
與鋁相比,由于銅具有較低的電阻與較佳的可靠性,因此其逐漸取代鋁的使用。然而,當(dāng)組件尺寸更為縮小而線路密度更為提高時(shí),銅的應(yīng)用仍會(huì)存在如電致遷移(EM)與應(yīng)力遷移(SM)等可靠性的問題。
在已有的內(nèi)連結(jié)構(gòu)中,金屬導(dǎo)線通常由銅或銅合金所構(gòu)成并通過介層物所連接。此外,還形成有蝕刻停止層以提供較佳的蝕刻控制。另外,形成有擴(kuò)散阻擋層,以避免銅擴(kuò)散進(jìn)入鄰近的低介電常數(shù)介電材料層中。這里,蝕刻停止層在結(jié)構(gòu)中起到非常重要的作用,由于其作為蝕刻停止之用,該蝕刻停止層還提供擴(kuò)散阻擋的功效,從而避免銅擴(kuò)散進(jìn)入上方的低介電常數(shù)介電層,低介電常數(shù)介電層通常為多孔(porous)結(jié)構(gòu),因而銅容易擴(kuò)散進(jìn)入。
然而,前述的結(jié)構(gòu)在尺寸縮小的集成電路仍存在功能上的問題。與具有低介電常數(shù)介電膜層相比,該蝕刻停止層通常由較高的介電常數(shù)的介電材料所構(gòu)成。本領(lǐng)域的普通技術(shù)人員能夠理解,由于電容器的電容值正比于位于兩電容板間的介電材料的介電常數(shù),且由于蝕刻停止層具有較高的介電常數(shù)值,因此介于電容板(即金屬線)間的材料的有效介電常數(shù)值因而增加。這樣,介于同一金屬化膜層內(nèi)的兩緊密設(shè)置的金屬線間的電容值也因而增加。這樣,會(huì)增加集成電路的阻容延遲(RC delay)。
因此,為了解決上述問題,便提出了形成金屬上蓋層以取代位于銅線上的蝕刻停止層的非蝕刻停止層技術(shù)。該金屬上蓋層通常由可避免銅擴(kuò)散的材質(zhì)所形成,且可避免銅擴(kuò)散進(jìn)入上方的低介電常數(shù)介電層中。由于不存在蝕刻停止層,因此可以降低寄生電容值。
然而,上述非蝕刻停止層技術(shù)也衍生出了其它問題。由于低介電常數(shù)介電層通常表現(xiàn)出一固有拉伸應(yīng)力(inherent tensile stress)。而堆棧的拉伸膜層則當(dāng)厚度超過一臨界值時(shí),即所謂的破裂臨界值時(shí)傾向于破裂。而蝕刻停止層通常表現(xiàn)出一固有壓縮應(yīng)力(inherent compressive stress),且對半導(dǎo)體結(jié)構(gòu)提供了一結(jié)構(gòu)支撐能力,因而可避免上方與下方低介電常數(shù)介電膜層發(fā)生破裂。由于沒有蝕刻停止層,因而導(dǎo)致所形成的半導(dǎo)體結(jié)構(gòu)較為脆弱。
這樣,為了維持半導(dǎo)體結(jié)構(gòu)的集積度且不影響集成電路的性能,需要一種形成內(nèi)連結(jié)構(gòu)的新的方法。

發(fā)明內(nèi)容
有鑒于此,本發(fā)明提供了一種無蝕刻停止層的半導(dǎo)體內(nèi)連結(jié)構(gòu)及其制造方法。
根據(jù)本發(fā)明的一實(shí)施例,本發(fā)明提供了一種半導(dǎo)體結(jié)構(gòu),包括一基底;一第一低介電常數(shù)介電層,其覆蓋該基底,包括一第一區(qū)以及一第二區(qū);多個(gè)導(dǎo)電構(gòu)件,其位于該低介電常數(shù)介電層內(nèi);一上蓋層,其位于所述導(dǎo)電構(gòu)件的至少一部分上;以及一介電上蓋層,其覆蓋該第一低介電常數(shù)介電層的第二區(qū)上且未設(shè)置于該第一低介電常數(shù)介電層的該第一區(qū),其中位于該第二區(qū)內(nèi)的所述導(dǎo)電構(gòu)件比位于該第一區(qū)內(nèi)的所述導(dǎo)電構(gòu)件具有更寬的間距。
根據(jù)本發(fā)明的另一實(shí)施例,在上述第一低介電常數(shù)介電層中形成有多個(gè)凹口。這些凹口具有大于10埃的深度,且該深度優(yōu)選地介于10-200埃。
優(yōu)選地,該介電上蓋層具有一壓縮應(yīng)力。該第一低介電常數(shù)介電層具有一固有拉伸應(yīng)力。
優(yōu)選地,位于該第一區(qū)內(nèi)的所述導(dǎo)電構(gòu)件具有小于所述導(dǎo)電構(gòu)件線寬200%的間距。位于該第二區(qū)內(nèi)的所述導(dǎo)電構(gòu)件具有大于所述導(dǎo)電構(gòu)件線寬的300%的間距。
優(yōu)選地,該半導(dǎo)體結(jié)構(gòu)還包括一虛設(shè)結(jié)構(gòu),其位于該第二區(qū)內(nèi)。
根據(jù)本發(fā)明的另一實(shí)施例的半導(dǎo)體結(jié)構(gòu),還包括一第二低介電常數(shù)介電層,其位于該介電上蓋層;一第一介層物,其位于該第二低介電常數(shù)介電層內(nèi)并連接于該上蓋層;以及一上層導(dǎo)電構(gòu)件,其位于該第二低介電常數(shù)介電層內(nèi)并位于該介層物上。
優(yōu)選地,該第一低介電常數(shù)介電層與該第二低介電常數(shù)介電層具有不同的介電常數(shù)。
根據(jù)本發(fā)明的又一實(shí)施例的半導(dǎo)體結(jié)構(gòu)還包括一第三低介電常數(shù)介電層,其位于該第二低介電常數(shù)介電層上。而在該第三低介電常數(shù)介電層內(nèi)設(shè)置有多個(gè)導(dǎo)電構(gòu)件,且所述導(dǎo)電構(gòu)件優(yōu)選地比位于第一與第二低介電常數(shù)介電層內(nèi)的導(dǎo)電構(gòu)件具有更寬的間距。而在該第二與第三低介電常數(shù)介電層間則可選擇性地形成一介電上蓋層。該介電上蓋層可間隔地形成于更上層的低介電常數(shù)介電層上。
優(yōu)選地,該半導(dǎo)體結(jié)構(gòu)還包括一第二介電上蓋層,其位于該第二低介電常數(shù)介電層的一第三區(qū)上,且該第二低介電常數(shù)介電層的一第四區(qū)上不具有該第二介電上蓋層。
優(yōu)選地,該第三區(qū)的尺寸大于該第一區(qū)的尺寸,而該第四區(qū)的尺寸大于該第二區(qū)的尺寸。
優(yōu)選地,在該第二低介電常數(shù)介電層與該第三低介電常數(shù)介電層間未設(shè)置有該介電上蓋層。
根據(jù)本發(fā)明的又一實(shí)施例,本發(fā)明提供了一種半導(dǎo)體結(jié)構(gòu)的制造方法,包括下列步驟提供一基底;形成一第一低介電常數(shù)介電層以覆蓋該基底;在該第一低介電常數(shù)介電層內(nèi)的一第一區(qū)以及一第二區(qū)內(nèi)形成多個(gè)開口;在所述開口內(nèi)填入一導(dǎo)電材料以形成多個(gè)導(dǎo)電構(gòu)件;在所述導(dǎo)電構(gòu)件上選擇性地形成一上蓋層;以及僅在該第一低介電常數(shù)介電層的第二區(qū)上形成一介電上蓋層,其沒有覆蓋該第一低介電常數(shù)介電層的第一區(qū),其中位于該第二區(qū)內(nèi)的所述導(dǎo)電構(gòu)件比位于該第一區(qū)內(nèi)的所述導(dǎo)電構(gòu)件具有更寬的間距。
優(yōu)選地,該上蓋層由無電電鍍方式所形成。
優(yōu)選地,該介電上蓋層由選自化學(xué)氣相沉積、物理氣相沉積、旋轉(zhuǎn)涂布玻璃與原子層沉積等方式所組成的群組中的一種方式所形成。
優(yōu)選地,根據(jù)本發(fā)明的半導(dǎo)體結(jié)構(gòu)的制造方法還包括下列步驟在該上蓋層及該介電上蓋層之上形成一第二低介電常數(shù)介電層;以及在該第二低介電常數(shù)介電層內(nèi)形成一介層物與一上層導(dǎo)電構(gòu)件,其中該介層物耦接位于該第一低介電常數(shù)介電層內(nèi)的所述導(dǎo)電構(gòu)件的其中之一以及該上層導(dǎo)電構(gòu)件。
優(yōu)選地,還包括在該第二低介電常數(shù)介電層的一第三區(qū)域內(nèi)形成一額外介電上蓋層的步驟,其中在該第二低介電常數(shù)介電層上的一第四區(qū)域內(nèi)大體不存在額外的介電上蓋層。
優(yōu)選地,還包括在該第二低介電常數(shù)介電層上形成一第三低介電常數(shù)介電層的步驟,其中在該第二低介電常數(shù)介電層與該第三低介電常數(shù)介電層間不存在介電上蓋層。
本發(fā)明具有如下有益效果首先,可局部形成壓縮膜層并且在結(jié)構(gòu)上支撐了低介電常數(shù)介電層,特別適于低介電常數(shù)介電層的應(yīng)用,因而可降低膜層破裂的可能性。其次,由于將會(huì)移除具有緊鄰導(dǎo)線的區(qū)域內(nèi)的壓縮膜層,因此可降低或消除壓縮層的負(fù)面影響,由此可降低寄生電容值。
為了讓本發(fā)明的上述和其它目的、特征、和優(yōu)點(diǎn)能更明顯易懂,下文特舉一較佳實(shí)施例,并結(jié)合附圖詳細(xì)說明如下。


圖1-圖9B分別為示出了根據(jù)本發(fā)明一較佳實(shí)施例的內(nèi)連結(jié)構(gòu)在制程的中間階段的剖面圖。
其中,附圖標(biāo)記說明如下100元件密區(qū)200元件疏區(qū)18基底
20低介電常數(shù)介電層26開口28擴(kuò)散阻擋層29假元件30、32、34、36導(dǎo)線38上蓋/金屬上蓋42介電上蓋層/壓縮層44抗蝕劑48金屬層間介電層50介層開口52溝槽開口54介層物56導(dǎo)線58阻擋層62壓縮層64介電層66上蓋層D1元件密區(qū)內(nèi)的導(dǎo)線間D2元件密區(qū)與元件疏區(qū)間的導(dǎo)線間距W1導(dǎo)線線寬具體實(shí)施方式
本發(fā)明的實(shí)施例將通過圖1-圖9B的剖面圖加以說明。
首先,請參照圖1,其示出了在一基底18上形成有一低介電常數(shù)介電層20的情形。該基底18(或者說,低介電常數(shù)介電層20)包括一區(qū)域100與一區(qū)域200。低介電常數(shù)介電層20優(yōu)選地為具有低于2.5的介電常數(shù)(下文中稱之為極低介電常數(shù)介電層)的一金屬層間介電層(inter-metal dielectric,IMD)。低介電常數(shù)介電層20優(yōu)選地包括氮、碳、氫、氧、氟及其組合物。這里,還在低介電常數(shù)介電層20內(nèi)通過蝕刻方式形成有多個(gè)開口26。
請參照圖2A,其示出了接著在開口26中形成一擴(kuò)散阻擋層28與導(dǎo)線(導(dǎo)電構(gòu)件)30、32、34、36的情形。擴(kuò)散阻擋層28形成于開口的底面與側(cè)壁上,其優(yōu)選地采用金屬與金屬合金,例如鈦、氮化鈦、鉭、氮化鉭或其它材料。接著在剩余的開口26內(nèi)填入導(dǎo)電材料,并接著進(jìn)行一化學(xué)機(jī)械研磨以使該結(jié)構(gòu)的表面平坦化,從而留下導(dǎo)線30、32、34與36。導(dǎo)線30、32、34與36優(yōu)選包括銅與銅合金,其也可采用其它材料如鋁、銀、金及其合金等材料。
圖2B則示出了不同于圖2A所示的一實(shí)施例。當(dāng)區(qū)域100為一元件密區(qū)而區(qū)域200為一元件疏區(qū)時(shí),便有可能產(chǎn)生圖案負(fù)載效應(yīng)。因此,為了降低因化學(xué)機(jī)械研磨所造成的碟化(dishing)效應(yīng),在區(qū)域內(nèi)形成一假元件(虛設(shè)結(jié)構(gòu))29。該假元件29并未連接于后續(xù)形成的主動(dòng)元件上。
請參照圖3,其示出了在導(dǎo)線30、32、34與36上選擇性地形成上蓋38的情形。由于上蓋38優(yōu)選地由金屬或金屬合金形成,因此在下文中也稱之為金屬上蓋。上蓋38也可由如介電材料的其它材料所形成并形成于介層物之上。金屬上蓋38的厚度約為2-20奈米,且優(yōu)選地為10奈米。金屬上蓋38可避免銅擴(kuò)散進(jìn)入后續(xù)形成的上方介電層內(nèi)。金屬上蓋38優(yōu)選地包括如鈷、鎳、鎢、鉬、鉭與類似材質(zhì)的金屬或金屬合金,也可采用如結(jié)合鈷的氮化鉭、氮化鈦、氮化硅鉭、氮化硅鈦與氮化鉭等金屬氮化物。金屬上蓋38優(yōu)選地通過無電電鍍方式形成,因而可選擇性地形成于導(dǎo)線30、32、34和36的導(dǎo)電材料上。上蓋層也可通過其它已有的方法所形成,例如濺鍍、等離子加強(qiáng)型化學(xué)氣相沉積、原子層沉積與類似方法,并接著通過蝕刻方式而形成上蓋38。
請參照圖4,其示出了接著在金屬上蓋38與低介電常數(shù)介電層20上平坦覆蓋地形成一介電上蓋層42的情形。該介電上蓋層通常具有一壓縮應(yīng)力,因此在下文中也稱之為壓縮層42,其壓縮應(yīng)力優(yōu)選地大于0.5GPa。壓縮層42優(yōu)選地具有低于4的一介電常數(shù),且優(yōu)選地包括如碳、硅、氮與氧的組合材料,例如氮碳化硅、氮化硅、氮氧化硅及其相似物。壓縮層42的形成方式包括傳統(tǒng)的化學(xué)氣相沉積法、物理氣相沉積、旋轉(zhuǎn)涂布、原子層沉積及類似方法。壓縮層的厚度約為50-1000埃,且優(yōu)選地為100-500埃。
由于與低介電常數(shù)介電層20與后續(xù)形成的金屬層間介電層(未示出)相比,該壓縮層42通常為具有較高的介電常數(shù)的一介電層。因此,不可避免地影響寄生電容值。因此,優(yōu)選地,需移除對寄生電容值影響最多的壓縮層42的部分。圖5示出了移除區(qū)域100以及區(qū)域200內(nèi)的上蓋38上的壓縮層42的情形。為了移除壓縮層42,需要形成抗蝕劑44并將其圖案化。接著通過如蝕刻的方式移除露出的壓縮層42。由于低介電常數(shù)介電層20具有一低介電常數(shù)值,因此結(jié)構(gòu)上相對脆弱,進(jìn)而在低介電常數(shù)介電層20內(nèi)形成凹口46。所述凹口46優(yōu)選地具有大于10埃的深度,且這些凹口的深度優(yōu)選地控制于10-200埃間。
壓縮層42是否需自特定區(qū)域內(nèi)移除需參照該區(qū)域內(nèi)導(dǎo)線的間距而決定。舉例來說,區(qū)域100內(nèi)的導(dǎo)線30、32與34緊密地相鄰,而在所述導(dǎo)線間的寄生電容效應(yīng)較為明顯。因此需要自區(qū)域100內(nèi)移除壓縮層42。一般而言,當(dāng)區(qū)域內(nèi)導(dǎo)線間的間距D1小于一最大間距時(shí),便優(yōu)選地需移除壓縮層42。上述最大間距優(yōu)選地小于導(dǎo)線的個(gè)別線寬W1的200%。優(yōu)選地,最大間距小于2000埃。
而在區(qū)域200中,由于導(dǎo)線34與36間的間距較大,因此寄生電容效應(yīng)較為不明顯。而當(dāng)介于該兩導(dǎo)線間的間距D2大于一最小間距時(shí),通常為個(gè)別導(dǎo)線線寬的300%時(shí),不移除該壓縮層42,其最低間距不大于3000埃。
本領(lǐng)域的技術(shù)人員能夠理解,決定壓縮層存在與否的條件與線路設(shè)計(jì)有關(guān)且為多個(gè)參數(shù)所影響,例如低介電常數(shù)介電層20的介電常數(shù)與機(jī)械特性。一般而言,低介電常數(shù)介電層20的介電常數(shù)降低時(shí),壓縮層42便具有較大的寄生電容效應(yīng),因而需要移除更多壓縮層。另外上述因素也包括低介電常數(shù)介電層20的機(jī)械特性,其中采用較為脆弱的低介電常數(shù)介電層20與金屬層間介電層時(shí)需保留較多的壓縮層。本領(lǐng)域的技術(shù)人員能夠理解,移除與保留壓縮膜層需追求最佳化的平衡關(guān)系。當(dāng)組件區(qū)內(nèi)的金屬構(gòu)件間的間距介于上述最大與最小間距時(shí),便需參照上述觀點(diǎn)決定是否自該區(qū)域中移除壓縮層。
在導(dǎo)線30、32、34與36以及金屬上蓋38形成之后,接著優(yōu)選地施行雙鑲嵌制程,以形成介層物與其上方的導(dǎo)線。此外,上述介層物與其上方的導(dǎo)線可通過單鑲嵌制程所形成。請參照圖6,在移除抗蝕劑44后,接著在包括經(jīng)移除壓縮層42的區(qū)域100的結(jié)構(gòu)上形成一低介電常數(shù)介電層48,或稱之為金屬層間介電層48。金屬層間介電層48具有低于3.4的一低介電常數(shù),且優(yōu)選地小于2.5。金屬層間介電層48與低介電常數(shù)介電層20可具有相似或不盡相同的介電常數(shù)。金屬層間介電層48的材料優(yōu)選包括摻雜碳的氧化硅、摻雜氟的氧化硅、有機(jī)低介電常數(shù)介電材料以及多孔低介電常數(shù)介電材料,其優(yōu)選地通過旋轉(zhuǎn)涂布、化學(xué)氣相沉積與其它已有的方法所形成。
請參照圖7,其示出了隨后形成介層開口50與溝槽開口52后的情形。通過在金屬層間介電層48上形成抗蝕劑并將其圖案化后,且優(yōu)選地利用非等向性蝕刻,如含氟蝕刻氣體的蝕刻,以切穿金屬層間介電層48并停止于金屬上蓋38,因而形成介層開口50。接著形成溝槽開口52以作為上層導(dǎo)線之用。由于不存在蝕刻停止層,將通過控制蝕刻時(shí)間以蝕刻溝槽開口52至一既定深度。在其它實(shí)施例中,可使用溝槽先行形成法(trench first),其中溝槽開口52將先于介層開口50而形成。
請參照圖8A,其示出了接著形成阻擋層58、導(dǎo)線56與介層物54的情形。阻擋層58避免了銅擴(kuò)散進(jìn)入金屬層間介電層48,且優(yōu)選地形成包括鈦、氮化鈦、鉭、氮化鉭等材料,且可能為一復(fù)合結(jié)構(gòu)。阻擋層的厚度優(yōu)選地介于2-40奈米。介層開口50的溝槽開口52則由導(dǎo)電材料所填滿,優(yōu)選地由銅與銅合金所填滿,然而也可為如鋁、銀、金等其它導(dǎo)電金屬。接著進(jìn)行化學(xué)機(jī)械研磨以平坦化該表面。圖8B則示出了一類似結(jié)構(gòu),其內(nèi)包括一假元件29,且假元件29上的壓縮層42可不必移除。
請參照圖9A與圖9B,接著可在如圖8A與圖8B的結(jié)構(gòu)上形成多個(gè)介電膜層與金屬線路。一般而言,由于上方金屬線路的尺寸比下方的金屬線路更寬,因此上方介電膜層的介電常數(shù)可更大。這樣在上方膜層中,如介電層64的介電材料通常比下方膜層更堅(jiān)固。這樣,便可在上方金屬層間介電層形成壓縮膜層以提供較強(qiáng)的結(jié)構(gòu)支撐效果,或者可僅形成于部分的金屬層間介電層上。舉例來說,壓縮膜層可形成于每隔一個(gè)的金屬層間介電層上。在此,圖9A示出了形成于金屬層間介電層48上的壓縮層62,其中上蓋66形成于金屬層間介電層48內(nèi)的金屬線上。而在圖9B中,在金屬層間介電層48上并沒有形成任何壓縮層。
本發(fā)明的優(yōu)選實(shí)施例具有以下幾個(gè)優(yōu)點(diǎn)首先,可局部形成壓縮膜層并且在結(jié)構(gòu)上支撐了低介電常數(shù)介電層,特別適于低介電常數(shù)介電層的應(yīng)用,因而可降低膜層破裂的可能性。其次,由于將會(huì)移除具有緊鄰導(dǎo)線的區(qū)域內(nèi)的壓縮膜層,因此可降低或消除壓縮層的負(fù)面影響,因此可降低寄生電容值。
雖然本發(fā)明已以較佳實(shí)施例進(jìn)行了披露如上,然而其并非用以限定本發(fā)明,本領(lǐng)域的普通技術(shù)人員可容易理解,在不脫離本發(fā)明的精神和范圍內(nèi),可對其進(jìn)行任何修改和變動(dòng),因此本發(fā)明的保護(hù)范圍以所附的權(quán)利要求書所界定的范圍為準(zhǔn)。
權(quán)利要求
1.一種半導(dǎo)體結(jié)構(gòu),包括一基底;一第一低介電常數(shù)介電層,其覆蓋該基底,包括一第一區(qū)以及一第二區(qū);多個(gè)導(dǎo)電構(gòu)件,其位于該第一低介電常數(shù)介電層內(nèi);一上蓋層,其位于所述導(dǎo)電構(gòu)件的至少一部分上;以及一介電上蓋層,其覆蓋該第一低介電常數(shù)介電層的第二區(qū)上且未設(shè)置于該第一低介電常數(shù)介電層的第一區(qū),其中位于該第二區(qū)內(nèi)的所述導(dǎo)電構(gòu)件比位于該第一區(qū)內(nèi)的所述導(dǎo)電構(gòu)件具有更寬的間距。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu),其中該介電上蓋層具有一壓縮應(yīng)力。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu),其中該第一低介電常數(shù)介電層具有一固有拉伸應(yīng)力。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu),其中位于該第一區(qū)內(nèi)的所述導(dǎo)電構(gòu)件具有小于所述導(dǎo)電構(gòu)件線寬200%的間距。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu),其中位于該第二區(qū)內(nèi)的所述導(dǎo)電構(gòu)件具有大于所述導(dǎo)電構(gòu)件線寬的300%的間距。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu),其中該半導(dǎo)體結(jié)構(gòu)還包括一虛設(shè)結(jié)構(gòu),其位于該第二區(qū)內(nèi)。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體結(jié)構(gòu),其中該半導(dǎo)體結(jié)構(gòu)還包括一第二低介電常數(shù)介電層,其位于該介電上蓋層上;一第一介層物,其位于該第二低介電常數(shù)介電層內(nèi)并連接于該上蓋層;以及一上層導(dǎo)電構(gòu)件,其位于該第二低介電常數(shù)介電層內(nèi)并位于該第一介層物上。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體結(jié)構(gòu),其中該第一低介電常數(shù)介電層與該第二低介電常數(shù)介電層具有不同的介電常數(shù)。
9.根據(jù)權(quán)利要求7所述的半導(dǎo)體結(jié)構(gòu),其中該半導(dǎo)體結(jié)構(gòu)還包括一第三低介電常數(shù)介電層,其位于該第二低介電常數(shù)介電層上,其中該第三低介電常數(shù)介電層具有高于該第一低介電常數(shù)介電層的介電常數(shù)。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu),其中該半導(dǎo)體結(jié)構(gòu)還包括一第二介電上蓋層,其部分地覆蓋該第二低介電常數(shù)介電層的一部分。
11.根據(jù)權(quán)利要求9所述的半導(dǎo)體結(jié)構(gòu),其中在該第二低介電常數(shù)介電層與該第三低介電常數(shù)介電層間未設(shè)置有該介電上蓋層。
12.一種半導(dǎo)體結(jié)構(gòu)的制造方法,包括下列步驟提供一基底;形成一第一低介電常數(shù)介電層以覆蓋該基底;在該第一低介電常數(shù)介電層內(nèi)的一第一區(qū)以及一第二區(qū)內(nèi)形成多個(gè)開口;在所述開口內(nèi)填入一導(dǎo)電材料以形成多個(gè)導(dǎo)電構(gòu)件;在所述導(dǎo)電構(gòu)件上選擇性地形成一上蓋層;以及僅在該第一低介電常數(shù)介電層的第二區(qū)上形成一介電上蓋層,其沒有覆蓋該第一低介電常數(shù)介電層的第一區(qū),其中位于該第二區(qū)內(nèi)的所述導(dǎo)電構(gòu)件比位于該第一區(qū)內(nèi)的所述導(dǎo)電構(gòu)件具有更寬的間距。
13.根據(jù)權(quán)利要求12所述的半導(dǎo)體結(jié)構(gòu)的制造方法,其中該上蓋層由無電電鍍方式所形成。
14.根據(jù)權(quán)利要求12所述的半導(dǎo)體結(jié)構(gòu)的制造方法,其中該介電上蓋層由選自化學(xué)氣相沉積、物理氣相沉積、旋轉(zhuǎn)涂布玻璃與原子層沉積等方式所組成的群組中的一種方式所形成。
15.根據(jù)權(quán)利要求12所述的半導(dǎo)體結(jié)構(gòu)的制造方法,其中該方法還包括下列步驟在該上蓋層及該介電上蓋層之上形成一第二低介電常數(shù)介電層;以及在該第二低介電常數(shù)介電層內(nèi)形成一介層物與一上層導(dǎo)電構(gòu)件,其中該介層物耦接位于該第一低介電常數(shù)介電層內(nèi)的所述導(dǎo)電構(gòu)件的其中之一以及該上層導(dǎo)電構(gòu)件。
16.根據(jù)權(quán)利要求15所述的半導(dǎo)體結(jié)構(gòu)的制造方法,其中該方法還包括在該第二低介電常數(shù)介電層上形成一額外介電上蓋層的步驟,該額外介電上蓋層部分地覆蓋該第二低介電常數(shù)介電層。
17.根據(jù)權(quán)利要求16所述的半導(dǎo)體結(jié)構(gòu)的制造方法,其中該方法還包括在該第二低介電常數(shù)介電層上形成一第三低介電常數(shù)介電層的步驟,其中在該第二低介電常數(shù)介電層與該第三低介電常數(shù)介電層間不存在介電上蓋層。
全文摘要
一種半導(dǎo)體結(jié)構(gòu)及其制造方法,其中該半導(dǎo)體結(jié)構(gòu)包括一基底;一第一低介電常數(shù)介電層,其覆蓋該基底,包括一第一區(qū)以及一第二區(qū);多個(gè)導(dǎo)電構(gòu)件,其位于該低介電常數(shù)介電層內(nèi);一上蓋層,其位于所述導(dǎo)電構(gòu)件的至少一部分上;以及一介電上蓋層,其覆蓋該第一低介電常數(shù)介電層的第二區(qū)上,且未設(shè)置于該第一區(qū),其中位于該第二區(qū)內(nèi)的所述導(dǎo)電構(gòu)件比位于該第一區(qū)內(nèi)的所述導(dǎo)電構(gòu)件的間距更寬。該介電上蓋層優(yōu)選具有一固有壓縮應(yīng)力。
文檔編號H01L21/70GK1979841SQ200610164029
公開日2007年6月13日 申請日期2006年12月5日 優(yōu)先權(quán)日2005年12月5日
發(fā)明者吳倉聚, 章勛明 申請人:臺(tái)灣積體電路制造股份有限公司
網(wǎng)友詢問留言 已有0條留言
  • 還沒有人留言評論。精彩留言會(huì)獲得點(diǎn)贊!
1