專利名稱：只讀存儲器及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種只讀存儲器及其制造方法。
背景技術(shù)：
近年來系統(tǒng)面板(System On Panel, SOP)研究風(fēng)氣盛行。系統(tǒng) 面板是將電路功能才莫塊，如微處理器(Micro Processing Unit, MPU)、隨機(jī)存儲器(Random Access Memory, RAM)和只讀存儲器 (Read Only Memory, ROM)等直接制作在玻璃基板或硅基板上。
傳統(tǒng)的只讀存儲器，以載流子儲存單元來分，主要可分為以 浮柵(Floating Gate)多晶硅作為載流子儲存單元和以氮化硅 (Silicon Nitride, SiNx)薄膜作為載流子儲存單元兩種。兩者相比， 以氮化硅薄膜作為載流子存取單元的只讀存儲器更加適合在系統(tǒng) 面板技術(shù)中薄膜晶體管的制造工藝。
如圖l所示，是一種現(xiàn)有技術(shù)以氮化硅薄膜作為載流子儲存 單元的薄膜晶體管只讀存儲器的剖面結(jié)構(gòu)示意圖。該薄膜晶體管 只讀存儲器100包括一基板110和在該基板110表面依次設(shè)置的 一多晶硅層120、 一隔離層130和一4冊極電才及140。
該多晶硅層120未被該柵極電極140覆蓋的區(qū)域包括一 高摻 雜的源區(qū)121和一高摻雜的漏區(qū)122。
該隔離層 130為氧化物-氮化物-氧化物(Oxide-Nitride-Oxide, ONO)結(jié)構(gòu)，其包括在該多晶硅層120表面依次設(shè)置的一穿 隧氧化層131、一載流子存儲層132和一阻障氧化層133。
該載流子存儲層132為一氮化硅薄膜，該氮化硅薄膜內(nèi)部具 有電荷陷阱(Charge Trapping Site)。當(dāng)向該柵極電極140施加一電 壓時(shí)，該多晶硅層120被該柵極電極140覆蓋的區(qū)域在該電壓產(chǎn)生的電場作用下，其表面產(chǎn)生感應(yīng)電荷。若該電壓足夠大，將發(fā)
生普爾-夫倫克爾效應(yīng)(Poole-Frenkel Effect),上述電荷向該穿隨 氧化層131發(fā)射，并穿過該穿隧氧化層131，最終被該栽流子存 儲層132中氮化硅薄膜的電荷陷阱所捕獲。上述感應(yīng)電荷被捕獲 在該氮化硅薄膜后，由該柵極電極140發(fā)出的電場線一部分終止 在該載流子存儲層132，導(dǎo)致該多晶硅層120被該柵極電極140 覆蓋的區(qū)域受上述電場的作用變小，因此該薄膜晶體管只讀存儲 器100的閾值電壓(Threshold Voltage)變高。
當(dāng)該氮化硅薄膜沒有捕獲電荷時(shí)，向該柵極電極140施加一 定的控制電壓，該只讀存儲器100導(dǎo)通；而當(dāng)該氮化硅薄膜捕獲 有電荷時(shí)，向該柵極電極140施加同樣的控制電壓，該只讀存儲 器100截止。因此，該薄膜晶體管只讀存儲器單元100便利用該 氮化硅薄膜中是否捕獲有電荷來儲存二值數(shù)據(jù)。
但是，通常該載流子存儲層132中氮化硅薄膜的電荷陷阱比 較有限，導(dǎo)致該薄膜晶體管只讀存儲器IOO在讀寫數(shù)據(jù)時(shí)器閾值 電壓變化范圍較小，因此該薄膜晶體管只讀存儲器IOO在電路設(shè) 計(jì)和信號處理中的靈活性(Flexibility)較小。

發(fā)明內(nèi)容
為解決現(xiàn)有技術(shù)只讀存儲器在電路設(shè)計(jì)和信號處理中的靈 活性較小的問題，有必要提供一種有效增加電荷陷阱，提高電路 設(shè)計(jì)和信號處理靈活性的只讀存儲器。
同時(shí)有必要提供一種該只讀存儲器的制造方法。
一種只讀存儲器，其包括一半導(dǎo)體層、一電極和一設(shè)置在該 電極與該半導(dǎo)體層之間的隔離層，該隔離層包括在該半導(dǎo)體層表 面依次設(shè)置的一第一絕緣層、 一載流子存儲層和一第二絕緣層， 且該載流子存儲層包括多層具有界面陷醉的薄膜層。
一種只讀存儲器的制造方法，其包括以下步驟提供一基板； 在該基板表面形成一半導(dǎo)體層；在該半導(dǎo)體層表面依次形成一第一絕緣層、 一載流子存儲層和一第二絕緣層，該載流子存儲層包括多層具有界面陷阱的薄膜層；在該第二絕緣層表面形成一電極 層，并圖案化該電極層，形成一電極。
一種只讀存儲器的制造方法，其包括以下步驟提供一基板； 在該基板表面形成一電極層，并圖案化該電極層，形成一電極； 在該電極表面依次形成一第一絕緣層、 一載流子存儲層和一第二 絕緣層，該載流子存儲層包括多層具有界面陷阱的薄膜層；在該 第二絕緣層表面形成一半導(dǎo)體層。
相較于現(xiàn)有技術(shù)，本發(fā)明的只讀存儲器，其載流子存儲層包 括多層具有界面陷阱的薄膜層，由于該多層薄膜層的界面陷阱能 提供大量電荷陷阱，該只讀存儲器的載流子存儲層所具有的電荷 陷阱比現(xiàn)有技術(shù)大大增加，使得由于栽流子被捕獲而產(chǎn)生的閾值 電壓變化量相應(yīng)增大，由此提高該只讀存儲器在電路設(shè)計(jì)和信號 處理中的靈活性。
相較于現(xiàn)有技術(shù)，本發(fā)明的只讀存儲器的制造方法，其在該 笫一絕緣層表面形成包括多層具有界面陷阱的薄膜層的載流子存 儲層，由此方法制得的只讀存儲器，由于該多層薄膜層的界面陷 阱能提供大量電荷陷阱，該只讀存儲器的載流子存儲層所具有的 電荷陷阱比現(xiàn)有技術(shù)大大增加，使得由于載流子被捕獲而產(chǎn)生的 閾值電壓變化量相應(yīng)增大，由此提高該只讀存儲器在電路設(shè)計(jì)和 信號處理中的靈活性。


圖1是一種現(xiàn)有技術(shù)薄膜晶體管只讀存儲器的剖面結(jié)構(gòu)示意圖。
圖2是本發(fā)明只讀存儲器第一實(shí)施方式的剖面結(jié)構(gòu)示意圖。
圖3是圖2所示只讀存儲器的制造方法的流程圖。
圖4是圖2所示只讀存儲器基板的示意圖。
圖5是圖2所示只讀存儲器中形成半導(dǎo)體層的示意圖。
圖6是圖2所示只讀存儲器中形成穿遂氧化層的示意圖。 圖7是圖2所示只讀存儲器中形成第一氮化硅層的示意圖。 圖8是圖2所示只讀存儲器中形成第二氮化硅層的示意圖。 圖9是圖2所示只讀存儲器中形成第三氮化硅層的示意圖。 圖IO是圖2所示只讀存儲器中形成阻障氧化層的示意圖。 圖11是圖2所示只讀存儲器中形成柵極電極的示意圖。 圖12是圖2所示只讀存儲器中形成兩個(gè)高摻雜區(qū)的示意圖。 圖13是本發(fā)明只讀存儲器第二實(shí)施方式的剖面結(jié)構(gòu)示意圖。 圖14是圖13所示只讀存儲器的制造方法的流程圖。
具體實(shí)施例方式
請參閱圖2，是本發(fā)明只讀存儲器第一實(shí)施方式的剖面結(jié)構(gòu) 示意圖。該只讀存儲器200包括一基板210以及在該基板210表 面依次設(shè)置的一半導(dǎo)體層220、 一隔離層230和一柵極電極240。 該基板210可為玻璃基板、非晶硅基板或多晶硅基板。 該半導(dǎo)體層220是一厚度為30-100納米的多晶硅層，其未 被該柵極電極覆蓋的區(qū)域包括一高摻雜的源區(qū)221和一高摻雜的 漏區(qū)222,該源區(qū)221和漏區(qū)222中多晶硅所摻入的雜質(zhì)可為磷 離子或砷離子。
該柵極電極240的厚度為200~500納米，其可為鋁、銅、鉻、 鉬或鎢等高電導(dǎo)率的金屬，也可為高摻雜的多晶硅。
該隔離層230為氧化物-氮化物-氧化物結(jié)構(gòu)，其包括在該 半導(dǎo)體層220表面依次設(shè)置的一穿隧氧化層231、 一載流子存儲 層232和一阻障氧化層233。其中，該穿隧氧化層231為氧化硅 薄膜，其厚度為5~10納米；該阻障氧化層233同樣為氧化硅薄膜， 其厚度為30 70納米；該載流子存儲層232為三明治結(jié)構(gòu)，其包 括在該穿隧氧化層231表面依次設(shè)置的一厚度為10-30納米的第 一氮化硅薄膜234、 一厚度為10~50納米的第二氮化硅薄膜235 和一厚度為10-30納米的第三氮化硅薄膜236，且相鄰兩層氮化
硅薄膜的致密程度互不相同。
該載流子存儲層232中各氮化硅薄膜內(nèi)部具有電荷陷阱，而 且由于相鄰兩層氮化硅薄膜的致密程度互不相同，在兩層相鄰的 氮化硅薄膜界面的過渡層(圖未示)中，結(jié)構(gòu)為SiNx的氮化硅存在 一些未飽和的懸掛鍵，該懸掛鍵可以得到電子成為負(fù)電中心，起 受主作用；也可以失去電子成為正電中心，起施主作用。因此， 由于該未飽和的懸掛鍵的存在，在氮化硅-氮化硅界面具有著大 量界面陷阱(Interfacial Trap States),該界面陷阱能為該載流子存 儲層232提供更多的電荷陷阱。
當(dāng)該柵極電極240施加一正電壓時(shí)，該半導(dǎo)體層220被該柵 極電極240覆蓋的區(qū)域在該電壓產(chǎn)生的電場作用下，在其表面產(chǎn) 生感應(yīng)電子。若該電壓足夠大，如20V時(shí)，將發(fā)生普爾-夫倫克 爾發(fā)射現(xiàn)象(Poole-Frenkel Emission),該感應(yīng)電子向該穿隧氧化層 231發(fā)射，并在富雷-諾特海姆穿隧效應(yīng)(Fowler-Nordheim Tunneling Effect)作用下穿過該穿隧氧化層231進(jìn)入該載流子存儲 層232。在該載流子存儲層232中，該感應(yīng)電子一部分被該第一 氮化硅薄膜234、該第二氮化硅薄膜235和該第三氮化硅薄膜236 內(nèi)部的電荷陷阱所捕獲；同時(shí)該感應(yīng)電子另一部分被該第一氮化 硅薄膜234與該第二氮化硅薄膜235之間的界面陷阱以及該第二 氮化硅薄膜235和該第三氮化硅薄膜236之間的界面陷阱所提供 的電荷陷阱所捕獲。上述感應(yīng)電子被捕獲在該載流子存儲層232 后，由于由該柵極電極240發(fā)出的電場線一部分終止在該栽流子 存儲層232,導(dǎo)致該半導(dǎo)體層220被該柵極電極240覆蓋的區(qū)域 受上述電場的作用變小，因此該只讀存儲器200的閾值電壓變高。 該只讀存儲器200便可利用該載流子存儲層232是否捕獲有感應(yīng) 電子來儲存二值數(shù)據(jù)，將該閾值電壓的變高定義為l或O。此時(shí)， 若移去該柵極電極240所施加的電壓，由在儲存在該載流子存儲 層232的電子沒有放電回路，所以該電子能夠長期保存。因此， 如上所述，通過向該斥冊極電極240施加一足夠大的電壓，可實(shí)現(xiàn)
向該只讀存儲器200寫入數(shù)據(jù)。
該只讀存儲器200寫入數(shù)據(jù)之后，向該柵極電極240施加一 強(qiáng)度足夠大的負(fù)電壓，如-20V時(shí)，則該半導(dǎo)體層220中^皮該柵^f及 電極240覆蓋的區(qū)域在該負(fù)電壓產(chǎn)生的電場作用下，其表面感應(yīng) 出高濃度的空穴；同時(shí)，向該源區(qū)221和該漏區(qū)221兩者分別施 加一正偏壓，如10V,則該柵極電極240與該源區(qū)222之間將存 在-30V的柵源偏壓，該柵極電極240與該漏區(qū)222之間將存在 -30V的柵漏偏壓。在該柵極電壓、該柵源偏壓和該柵漏偏壓三 者的共同作用下，上述存儲在該栽流子存儲層232的電子中有一 部分穿過該穿隧氧化層231，并經(jīng)由該源區(qū)221和該漏區(qū)222流 掉；另 一部分穿過該穿隧氧化層231,與該半導(dǎo)體層220表面的 感應(yīng)空穴相復(fù)合。同時(shí)，由在儲存在該載流子存儲層232中的電 子數(shù)量減小，該只讀存儲器200的閾值電壓相應(yīng)變小。隨著該載 流子存儲層232中的電子進(jìn)一步變少，該閾值電壓回復(fù)到原本寫 入前的狀態(tài)值。與上述對該只讀存儲器200寫入狀態(tài)相對應(yīng)，將 該闊值電壓的變小定義為0或1。因此，通過向該柵極電極240 施加一足夠大的負(fù)電壓，同時(shí)向該源區(qū)221和該漏區(qū)222分別施 加正電壓使柵源偏壓與柵漏偏壓足夠強(qiáng)，便可實(shí)現(xiàn)向該只讀存儲 器200擦除數(shù)據(jù)。
另外，本發(fā)明只讀存儲器200并不局限于以上實(shí)施方式所描 述。如，該只讀存儲器200的栽流子存儲層232的氮化硅薄膜還 可為其它任意多層；該載流子存儲層232還可以采用其它內(nèi)部具 有電荷陷阱且具有界面陷阱的薄膜層，如氧化鋁薄膜等；該只讀 存儲器200還可以采用PMOS結(jié)構(gòu)，在寫入狀態(tài)時(shí)在該柵極電極 240施加一足夠大的負(fù)偏壓而使該半導(dǎo)體層220表面的感應(yīng)電荷 為空穴，且該空穴穿過該穿隧氧化層231被該載流子存儲層232 所捕獲，在擦除狀態(tài)時(shí)在該柵極電極240施加一足夠大的正偏壓， 同時(shí)向該源區(qū)221和該漏區(qū)222分別施加負(fù)偏壓，使該被載流子 存儲層232捕獲的空穴被復(fù)合或在電場作用下經(jīng)該源區(qū)221和該
漏區(qū)222流走；根據(jù)實(shí)際需要，在保證該只讀存儲器200正常工 作前提下，各薄膜層的厚度還可以為其它值。
相較于現(xiàn)有技術(shù)，本發(fā)明的只讀存儲器200,其在該氧化物 -氮化物-氧化物結(jié)構(gòu)的隔離層230中，設(shè)置了由多層氮化硅薄 膜組成的載流子存儲層232，由于相鄰氮化硅薄膜間的氮化硅-氮化硅界面存在著大量界面陷阱，因此該栽流子存儲層232提供 的電荷陷阱比現(xiàn)有技術(shù)僅是利用氮化硅薄膜內(nèi)部的電荷陷阱大大 增加，由于載流子被捕獲而產(chǎn)生的閾值電壓的變化量相應(yīng)增大， 因此提高了該只讀存儲器200在電路設(shè)計(jì)和信號處理中的靈活 性。
請參閱圖3，是本發(fā)明只讀存儲器200的制造方法的流程圖。 該只讀存儲器200的制造方法300包括以下步驟
步驟310，提供一基板；
請參閱圖4,提供基板210,該基板210可為玻璃基板、非 晶硅基板或多晶硅基板。
步驟320,在該基板表面沉積一多晶硅層；
請參閱圖5,在該基板210表面沉積厚度為30 100納米的多 晶硅層220;該多晶硅層220的沉積方式可采用以下三種方法
沉積多晶硅薄膜；第二，利用化學(xué)氣相沉積法沉積一非晶硅薄膜， 再利用準(zhǔn)分子激光退火(Excimer Laser Annealing, ELA)使該非晶 硅薄膜結(jié)晶成多晶硅薄膜；第三，利用化學(xué)氣相沉積法沉積一非 晶硅薄膜，再利用500。C 600。C熱處理使該非晶硅薄膜結(jié)晶成多晶 硅薄膜。
步驟330，在該多晶珪層表面沉積一隔離層；
請參閱圖6至圖10,在該多晶石圭層220表面沉積隔離層230
的步驟330具體如下
首先，請參閱圖6,利用化學(xué)氣相沉積法在該多晶硅層220
表面沉積一厚度為5 10納米的穿隧氧化層231。
其次，請參閱圖7至圖9，在該穿隧氧化層231表面形成載 流子存儲層232;其具體為先利用低沉積速率的化學(xué)氣相沉積 法在該穿隧氧化層231表面沉積厚度為10-30納米的第一氮化硅 薄膜234，再利用高沉積速率的化學(xué)氣相沉積法在該第一氮化硅 薄膜234表面沉積厚度為10~50納米的第二氮化硅薄膜235，再 利用低沉積速率的化學(xué)氣相沉積法在該第二氮化硅薄膜235表面 沉積厚度為10 30納米的第三氮化硅薄膜236。
最后，請參閱圖10,利用化學(xué)氣相沉積法在該第三氮化硅薄 膜236表面沉積厚度為30-70納米的阻障氧化層233。
步驟340,在該隔離層表面形成一柵極電極；
請參閱圖11，在該隔離層230表面形成柵極電極240的步驟 340具體如下
首先，在該阻障氧化層233表面沉積一厚度為200~500納米 的柵極電極層。該柵極電極層的沉積方式可采用以下幾種方法 第 一 ，利用濺射(Sputtering)或蒸發(fā)(Evaporation)等物理氣相沉積 法(Physical Vapor Deposition, PVD)沉積材料為鋁、銅、鉻、鉬或 鴒的金屬層；第二，利用步驟320所述三種方法中的任一種沉積 一多晶硅層，并利用離子注入技術(shù)使該多晶硅層高摻雜。
其次，利用光刻技術(shù)對該柵極電極層進(jìn)行圖案化，形成該柵 極電極240。
步驟350，在該多晶硅層中定義出兩個(gè)高摻雜區(qū)。
請參閱圖12，利用自對準(zhǔn)技術(shù)(Self-aligned)進(jìn)行離子注入 (Ion Implantation),通過控制所注入的磷離子或石申離子的數(shù)量以及 注入時(shí)的能量，使該多晶硅層220中形成高摻雜的源區(qū)221和高 摻雜的漏區(qū)222。
由此，便可定義出包括該基板210、該多晶硅層220、該隔 離層230和該柵極電極240的只讀存儲器200。
相較于現(xiàn)有技術(shù)，本發(fā)明的只讀存儲器200的制造方法300, 其在該穿遂氧化層231表面形成包括多層具有界面陷阱的氮化硅薄膜的載流子存儲層232，由此方法300所制得的只讀存儲器200， 由于該多層氮化硅薄膜的氮化硅-氮化硅界面存在大量界面陷 阱，該界面陷阱能提供大量電荷陷阱，使得該只讀存儲器200的子被捕獲而產(chǎn)生的閾值電壓的變化量相應(yīng)增大，因此提高了該只讀存儲器200在電路設(shè)計(jì)和信號處理中的靈活性。
請參閱圖13，是本發(fā)明只讀存儲器第二實(shí)施方式的剖面結(jié)構(gòu)示意圖。該只讀存儲器400包括一基板410以及在該基板410表面依次設(shè)置的 一柵極電極440、 一隔離層430和一半導(dǎo)體層420。 該基板410可為玻璃基板、非晶硅基板或多晶硅基板。
該柵極電極440可為鋁、銅、鉻、鉬或鎢等高電導(dǎo)率的金屬， 也可為高摻雜的多晶硅。
該隔離層430為氧化物-氮化物-氧化物結(jié)構(gòu)，其包括依次 設(shè)置的一阻障氧化層433、 一栽流子存儲層432和一隧穿氧化層 431。該阻障氧化層433覆蓋在該柵極電極440表面；該載流子存 儲層432為三明治結(jié)構(gòu)，其包括在該阻障氧化層433表面依次設(shè) 置的一第三氮化硅薄膜436、 一第二氮化硅薄膜435和一第一氮 化硅薄膜434,且相鄰二氮化硅層的致密程度互不相同。
該半導(dǎo)體層420為一多晶硅層，其包括一高摻雜的源區(qū)421 和一高摻雜的漏區(qū)422，該源區(qū)421和該漏區(qū)422分別位于該柵 才及電極440兩側(cè)。
該只讀存儲器400的儲存原理和讀寫原理與上述只讀存儲器 200相同。
另外，本發(fā)明只讀存儲器400并不局限于以上實(shí)施方式所描 述。如，該只讀存儲器400的載流子存儲層432的氮化硅薄膜還 可為其它任意多層；該栽流子存儲層432還可以采用其它內(nèi)部具 有電荷陷阱且具有界面陷阱的薄膜層，如氧化鋁薄膜等。
請參閱圖14，是本發(fā)明只讀存儲器400的制造方法的流程圖。 該只讀存儲器400的制造方法500與該只讀存儲器200的制造方法300的主要區(qū)別在于兩者的制造步驟不同，該制造方法300所 述的制造纟支術(shù)可用在該制造方法500,該制造方法500包括以下 步驟
步驟510，提供一基板。 步驟520，在該基板表面形成一柵極電極。
在該基板410表面形成柵極電極440的步驟具體如下首先， 在該基板410表面沉積一柵極電極層；其次，圖案化該柵極電極 層，形成該柵極電極440。
步驟530,在該柵極電極表面沉積一隔離層。
在該柵極電極440表面形成隔離層430的步驟具體如下首 先，在該柵極電極440表面沉積阻障氧化層433;其次，在該阻 障氧化層433表面沉積載流子存儲層432,即在該阻障氧化層433 表面依次沉積第三氮化硅薄膜436、第二氮化硅薄膜435和第一 氮化硅薄膜434，且相鄰兩層氮化硅薄膜的沉積速率互不相同； 最后，在該第一氮化硅薄膜434表面沉積隧穿氧化層431。
步驟540，在該隔離層表面沉積一多晶硅層。
步驟550，在該多晶硅層表面形成兩個(gè)高摻雜區(qū)。
在該多晶硅層420表面形成兩個(gè)高摻雜區(qū)步驟具體如下首 先，在該多晶硅層420表面形成一高摻雜多晶硅層；其次，圖案 化該高摻雜多晶珪層，形成源區(qū)421和漏區(qū)422。
由此，便可定義出包括該基板410、該柵極電極440、該隔 離層430和該多晶硅層420的只讀存儲器400。
權(quán)利要求
1.一種只讀存儲器，其包括一半導(dǎo)體層、一電極和一設(shè)置在該電極與該半導(dǎo)體層之間的隔離層，該隔離層包括在該半導(dǎo)體層表面依次設(shè)置的一第一絕緣層、一載流子存儲層和一第二絕緣層，其特征在于該載流子存儲層包括多層具有界面陷阱的薄膜層。
2. 如權(quán)利要求l所述的只讀存儲器，其特征在于該具有界 面陷阱的薄膜層為氮化硅薄膜。
3. 如權(quán)利要求2所述的只讀存儲器，其特征在于該氮化硅 薄膜的數(shù)量為三層，該三層氮化硅薄膜構(gòu)成三明治結(jié)構(gòu)。
4. 如權(quán)利要求l所述的只讀存儲器，其特征在于該半導(dǎo)體 層包括兩個(gè)高摻雜區(qū)，該兩個(gè)高摻雜區(qū)位于該半導(dǎo)體層中且位于 該電極的兩端。
5. —種只讀存儲器的制造方法，其包括以下步驟提供一基 板；在該基板表面形成一半導(dǎo)體層；在該半導(dǎo)體層表面依次形成 一第一絕緣層、 一載流子存儲層和一第二絕緣層，該載流子存儲 層包括多層具有界面陷阱的薄膜層；在該第二絕緣層表面形成一 電極層，并圖案化該電極層，形成一電極。
6. 如權(quán)利要求5所述的只讀存儲器的制造方法，其特征在于 該具有界面陷阱的薄膜為氮化硅薄膜。
7. 如權(quán)利要求6所述的只讀存儲器的制造方法，其特征在于 該氮化硅薄膜是利用低沉積速率化學(xué)氣相沉積法和高沉積速率化 學(xué)氣相沉積法交替進(jìn)行而形成的。
8. 如權(quán)利要求6所述的只讀存儲器的制造方法，其特征在于 該氮化硅薄膜的數(shù)量為三層，該三層氮化硅薄膜構(gòu)成三明治結(jié)構(gòu)。
9. 如權(quán)利要求5所述的只讀存儲器的制造方法，其特征在于 該制造方法還包括一在該半導(dǎo)體層中定義出位于該電極兩端的兩 個(gè)高摻雜區(qū)的步驟。
10. —種只讀存儲器的制造方法，其包括以下步驟提供一基 板；在該基板表面形成一電極層，并圖案化該電極層，形成一電 極；在該電極表面依次形成一第一絕緣層、 一載流子存儲層和一 第二絕緣層，該載流子存儲層包括多層具有界面陷阱的薄膜層； 在該第二絕緣層表面形成一半導(dǎo)體層。
全文摘要
本發(fā)明提供一種只讀存儲器。該只讀存儲器包括一半導(dǎo)體層、一電極和一設(shè)置在該電極與該半導(dǎo)體層之間的隔離層，該隔離層包括在該半導(dǎo)體層表面依次設(shè)置的一第一絕緣層、一載流子存儲層和一第二絕緣層，且該載流子存儲層包括多層具有界面陷阱的薄膜層。該只讀存儲器有效增加電荷陷阱，提高電路設(shè)計(jì)和信號處理的靈活性。本發(fā)明同時(shí)提供了一種該只讀存儲器的制造方法。
文檔編號H01L29/792GK101202312SQ20061015751
公開日2008年6月18日 申請日期2006年12月13日 優(yōu)先權(quán)日2006年12月13日
發(fā)明者顏碩廷 申請人:群康科技(深圳)有限公司;群創(chuàng)光電股份有限公司