專利名稱：薄膜晶體管數(shù)組基板結(jié)構(gòu)及其工藝的制作方法
技術(shù)領(lǐng)域：
本發(fā)明關(guān)于一種薄膜晶體管數(shù)組基板，尤指一種實現(xiàn)四道光罩工藝 的薄膜晶體管數(shù)組基板的工藝及其結(jié)構(gòu)。
背景技術(shù)：
薄膜晶體管面板主要是于一基板上形成一薄膜晶體管層，該薄膜晶 體管層對應(yīng)基板的畫素數(shù)量及排列方式，在對應(yīng)單一畫素的范圍內(nèi)包含 有一薄膜晶體管、 一儲存電容及一畫素電極。目前有許多工藝方法被用 來形成薄膜晶體管，而其中一種稱之為背通道蝕刻式薄膜晶體管面板
(Back channel etching thin film transistor; BCE TFT)。
此一背通道蝕刻式薄膜晶體管面板的標準工藝為五道光罩工藝，請 參閱圖2A至E所示(僅以單一畫素的范圍予以表現(xiàn))，其包含有以下步 驟
首先使用第一道光罩工藝將基板60上的第一金屬層61予以圖案化， 讓第一金屬層61構(gòu)成薄膜晶體管的柵極電極61a及儲存電容的第一電極 61b;再于基板60上依序覆蓋有一柵極絕緣層62、 一非晶硅層(a-Si) 63 及一摻雜非晶硅層(n+ a-Si) 64，之后配合第二道光罩將該非晶硅層63 及該摻雜非晶硅層64予以圖案化，即讓此圖案化的兩層位于該柵極電極 61a之上。之后再形成一第二金屬層65于基板60上，以覆蓋圖案化的兩 層及外露的柵極絕緣層62，爾后再配合第三道光罩工藝，將第二金屬層 65予以圖案化，讓對應(yīng)該圖案化的非晶硅層63及摻雜非晶硅層64的第
二金屬層保留作為薄膜晶體管的源極電極651及漏極電極652，以及保留 對應(yīng)儲存電容的第一電極61b位置的第二金屬層以作為該儲存電容的第 二電極653;由圖2C可知，此第三道光罩工藝蝕刻出源極及漏極電極651 、 652后，進一步以第二金屬層65當(dāng)作硬屏蔽(hardmask)向下蝕刻穿過 摻雜非晶硅層64，并更進一步蝕刻一部分非晶硅層63厚度而構(gòu)成一通道， 此道步驟即是所謂背通道蝕刻，如此即能讓該摻雜非晶硅層獨立成兩區(qū) 塊，此即為薄膜晶體管源極及漏極的少數(shù)載子摻雜區(qū)641、 642。請參閱 圖2D，于基板60上再覆蓋形成有一保護層66，以將第二金屬層65及外 露的非晶硅層63、摻雜非晶硅層64與門極絕緣層62予以覆蓋，再配合 第四道光罩對該保護層予以圖案化，令將對應(yīng)漏極電極652及儲存電容 的第二電極653的兩個位置外露，最后如圖3E所示，再全面覆蓋一透明 電極層67，該透明電極67與外露的第二金屬層連接，之后配合第五道光 罩將透明電極層67予以圖案化，以形成此一畫素的畫素電極67a。
由上述說明可知， 一般背通道蝕刻式薄膜晶體管面板是采用五道光 罩工藝，由于每道光罩都會有圖案化偏移的誤差出現(xiàn)，因此當(dāng)光罩工藝 次數(shù)愈多，即代表該薄膜晶體管層良率愈低，而且也提高了工藝的成本， 是以目前相關(guān)面板業(yè)者即對此背通道蝕刻式薄膜晶體管工藝進行改良， 期以克服前述缺點。
因此如美國第6,337,284號專利案所示，即揭示一種四道光罩工藝方 法，其主要工藝步驟與五道工藝相同，而該發(fā)明專利能夠省略一道光罩 工藝的方法為
請參閱圖3A至E所示，其標號援用該發(fā)明專利的標號，在第一道光 罩之后依序形成柵極絕緣層50、非晶硅層(a-Si) 80a、摻雜非晶硅層(n+ a-Si) 80b及第二金屬層170，即將第二金屬層170—并成形，如此再配
合一個具有光穿透區(qū)25b、光屏蔽區(qū)25a及光繞射區(qū)25c的灰階光罩25 進行光罩工藝后，即能形成一個厚度不均的圖案化光阻88a，其中較薄的 區(qū)域?qū)?yīng)即將形成信道位置，如此一來在之后的一道蝕刻程序中，即能 分別對第二道金屬層170及摻雜非晶硅層80b進行蝕刻，而形成源極及 漏極電極70a、 70b及對應(yīng)源極及漏極的少數(shù)載子摻雜區(qū)(未標號)。因 此，采用灰階光罩25即能將五道光罩工藝中的第二、三道光罩工藝(如 圖2B、 C所示)于一道光罩工藝中完成，因此之后只要再進行兩道光罩 即能完成整個薄膜晶體管層的制作。
雖然此一發(fā)明專利案提出四道光罩的工藝，但因采用了一般半導(dǎo)體 黃光工藝中不常見的灰階光罩，因此整體工藝設(shè)備需要加以調(diào)整，并且 灰階光罩的單價也較一般光罩為高，雖可減化工藝步驟，但可能造成工 藝良率降低，而且不見得能夠?qū)⒐に嚦杀窘档汀?br>
發(fā)明內(nèi)容
為此，本發(fā)明的主要發(fā)明目的在于提供一種薄膜晶體管數(shù)組基板結(jié) 構(gòu)及其工藝，即是以目前一般半導(dǎo)體黃光工藝中常用的光罩達到四道光 罩工藝的目的，不僅讓整體工藝步驟予以簡化，更讓整體工藝成本有效 減低。
欲達上述目的所使用的主要技術(shù)手段是令該薄膜晶體管數(shù)組基板的
工藝包含有
進行第一道光罩工藝，對基板上依序形成的透明電極及第一金屬層 圖形化，其中該圖案化的透明電極與第一金屬層的雙層結(jié)構(gòu)分別為薄膜 晶體管的柵極電極及儲存電容的第一電極，而圖形化透明電極為畫素電 極；
依序于上述結(jié)構(gòu)上形成有絕緣層、非晶硅層、摻雜非晶硅層的三層 結(jié)構(gòu)；
進行第二道光罩工藝，對上述三層結(jié)構(gòu)予以圖案化，僅保留對應(yīng)柵 極電極及第一電極位置的三層結(jié)構(gòu)，并將其它位置的外露的第一金屬層 予以蝕刻移除；
將一第二金屬層形成于上述結(jié)構(gòu)上；
進行第三道光罩工藝，對該第二金屬層進行圖案化，令對應(yīng)兩圖形 化的三層結(jié)構(gòu)位置的第二金屬層予以保留，構(gòu)成一源極電極、漏極電極 及該儲存電容的第二電極，且將源極電極和漏極電極之間的摻雜非晶硅 層蝕刻斷開，該漏極電極及第二電極分別連接至該畫素電極；
形成一保護層于上述結(jié)構(gòu)上；及
進行第四道光罩工藝，對該保護層予以圖案化，即令對應(yīng)畫素電極 外露。
本發(fā)明工藝主要將畫素電極于第一道光罩工藝中成形，而省卻多一 道圖案化透明電極的光罩工藝步驟，如此本發(fā)明即能藉由目前一般半導(dǎo) 體黃光工藝，使用一般的光罩，以四道光罩工藝實現(xiàn)薄膜晶體管數(shù)組基 板，除可簡化工藝步驟外，更能有效減少工藝成本與提高工藝良率。


圖1A F:為本發(fā)明工藝較佳實施例的工藝流程圖。
圖2A E:為既有五道光罩工藝的工藝流程圖。 圖3A E:為美國第6，337，284號專利的圖6A至E。
主要組件符號說明
10基板101上表面
ll透明電極12第一金屬層
13絕緣層14非晶硅層
15摻雜非晶硅層16第二金屬層n保護層20薄膜晶體管
22柵極電極23柵極絕緣層
24非晶硅層
261源極少數(shù)載子摻雜區(qū)
262漏極少數(shù)載子摻雜區(qū)
27源極電極28漏極電極
29保護層30儲存電容
32第一電極33絕緣層
34非晶硅層35摻雜非晶硅層
36第二電極37保護層
40畫素電極41焊墊電極
60基板601薄膜晶體管
602儲存電容61第一金屬層
61a柵極電極61b第一電極
62絕緣層63非晶硅層
64摻雜非晶硅層
641源極少數(shù)載子摻雜區(qū)
642漏極少數(shù)載子摻雜區(qū)
65第二金屬層651源極電極
652漏極電極 653第二電極 66保護層 67透明電極 67a畫素電極
具體實施例方式
首先請參閱圖1A至F所示，為本發(fā)明薄膜晶體管數(shù)組基板的一較佳 實施例的工藝步驟，本實施例是以單一畫素及面板周邊焊墊的結(jié)構(gòu)予以
說明的
首先如圖1A所示，本發(fā)明工藝先于基板IO上依序形成透明電極11 及第一金屬層12，配合第一道光罩工藝將該透明電極11及第一金屬層 12予以圖案化，本實施例因揭露有儲存電容及面板焊墊，故圖案化的透 明電極11和第一金屬層12雙層結(jié)構(gòu)，除作為薄膜晶體管的柵極電極22 外，也作為儲存電容的第一電極32，而圖案化透明電極ll即為此一畫素 的畫素電極40，又面板焊墊位置上的圖案化透明電極即是焊墊電極41; 所以本發(fā)明第一道光罩已完成制作畫素電極40的圖案定義，以及焊墊區(qū) 域、柵極電極及儲存電容的第一電極；
再請參閱圖1B所示，于圖案化的第一金屬層12及透明電極11上再 依序覆蓋有一絕緣層13、 一非晶硅層14及一摻雜非晶硅層15組成的三 層結(jié)構(gòu)，以配合第二道光罩工藝將對應(yīng)柵極電極22及第一電極32位置 的三層結(jié)構(gòu)予以圖案化，僅位于柵極電極22及儲存電容的第一電極32 之上的三層結(jié)構(gòu)被保留，其余位置的三層結(jié)構(gòu)均移除，如此經(jīng)第二道光 罩工藝后，薄膜晶體管的通道區(qū)、儲存電容的介電層即被定義。如圖1C 所示，再將外露的第一金屬層12予以移除，讓透明電極層所定義出的畫 素電極40及焊墊電極41予以外露。
請參閱圖1D所示，將一第二金屬層16覆蓋于上述的圖案化三層結(jié) 構(gòu)、畫素電極40及焊墊電極41上，配合第三道光罩工藝將該第二金屬 層16予以圖案化，即構(gòu)成源極、漏極電極27、 28及儲存電容的第二電 極36，其中該漏極電極28及第二電極36透過畫素電極40電連接，請配 合參閱圖1E所示，如此即可藉由該源極、漏極電極27、 28作為對摻雜 非晶硅層15的一硬屏蔽，而向下蝕刻斷開該摻雜非晶硅層15，并進一步 進行背通道蝕刻，以蝕刻部分非晶硅層14，確保該摻雜非晶硅層15獨立 成源極及漏極少數(shù)載子摻雜區(qū)261、 262，構(gòu)成一薄膜晶體管20。
請參閱圖1F所示，再于上述結(jié)構(gòu)覆蓋一層保護層17，配合第四道光 罩工藝，將對應(yīng)該畫素電極40及焊墊電極41的保護層17的保護層予移 除，令畫素電極40及焊墊電極41外露，如此該薄膜晶體管20及儲存電 容30即能被保護層29、 37覆蓋，至此完成整個薄膜晶體管面板的制作。
由上述說明可知，本發(fā)明四道光罩工藝完全采用一般半導(dǎo)體黃光工 藝的光罩，而無采用灰階光罩或背面曝光等工藝，即能將背通道蝕刻式 薄膜晶體管面板予以完成，確實能達到簡化工藝及降低工藝成本等優(yōu)點。
再者，本發(fā)明因配合上述新穎工藝，故由本發(fā)明工藝所完成的薄膜 晶體管面板具有與既有面板的差異特征，如圖1F所示，該薄膜晶體管數(shù) 組基板是于一基板10上形成有多數(shù)呈矩陣排列的畫素及位于面板周邊的 多數(shù)焊墊，其中各畫素包含有
一薄膜晶體管20，形成于基板10的上表面101，其由下至上包含有 一柵極電極22、 一柵極絕緣層23、 一非晶硅層24、 一源極少數(shù)載子摻雜 區(qū)261、 一漏極少數(shù)載子摻雜區(qū)262、 一源極電極27、 一漏極電極28; 其中該源極、漏極電極27、28對應(yīng)形成于源極及漏極少數(shù)載子摻雜區(qū)261、 262;
一儲存電容30，形成于基板10的上表面101，其由下至上包含有一 第一電極32、 一介電層(未標號)及一第二電極36，故介電層是夾設(shè)于 第一/第二電極之間；其中該介電層是由一絕緣層33、 一非晶硅層34及 一摻雜非晶硅層35構(gòu)成；
一畫素電極40，形成于基板10的上表面101，其分別與薄膜晶體管 20的漏極電極28及儲存電容30的第二電極36電連接；及
多數(shù)保護層29、 37，各保護層29、 37對應(yīng)覆蓋于該薄膜晶體管及該 儲存電容上。
再者，上述薄膜晶體管面板多數(shù)焊墊的各焊墊電極41為與畫素電極 40相同的透明電極材質(zhì)，該透明電極材質(zhì)可為銦錫氧化物(ITO)或銦 鋅氧化物(IZO)。
由上述說明可知，本發(fā)明改變了薄膜晶體管面板的結(jié)構(gòu)，即將畫素 電極于第一道光罩工藝中就先成形，相較既有五道或四道光罩工藝，可 減少一道畫素電極的光罩，又本發(fā)明是第三道光罩工藝中形成源極及漏 極電極作為通道蝕刻的屏蔽，故可形成源極及漏極的少數(shù)載子摻雜區(qū)之 間的通道；所以，本發(fā)明以四道半導(dǎo)體黃光工藝常用的光罩完成薄膜晶 體管面板的制作，對于既有五道光罩工藝來說，本發(fā)明所提供的工藝成 本也相對為低。
權(quán)利要求
1、一種薄膜晶體管數(shù)組基板工藝，其特征在于包含下列步驟依序沉積一透明電極層及一第一金屬層于一基板上；使用第一道光罩工藝，將基板上的透明電極層及第一金屬層形成多數(shù)個畫素區(qū)域、多數(shù)個柵極電極及多數(shù)個儲存電容的第一電極；依序沉積一絕緣層、一非晶硅層及一摻雜非晶硅層；使用第二道光罩工藝，將該絕緣層、該非晶硅層及該摻雜非晶硅層形成多數(shù)個通道區(qū)、多數(shù)個儲存電容的介電層、多數(shù)個焊墊電極及多數(shù)個畫素電極；沉積一第二金屬層；使用第三道光罩工藝，將第二金屬層形成多數(shù)個源極電極、多數(shù)個漏極電極及多數(shù)個儲存電容的第二電極，該些漏極電極及第二電極電性連接至對應(yīng)畫素電極，而該源極電極和漏極電極之間的摻雜非晶硅層也被蝕刻斷開；及沉積一保護層后再使用第四道光罩工藝，藉以去除該些焊墊電極上的該保護層。
2、 如權(quán)利要求1所述的薄膜晶體管數(shù)組基板工藝，其特征在于于 進行第一道光罩工藝的步驟中，對第一金屬層及透明電極圖案化時，進 一步保留對應(yīng)面板焊墊位置的透明電極，該透明電極是作為焊墊電極之 用。
3、 如權(quán)利要求2所述的薄膜晶體管數(shù)組基板工藝，其特征在于于 使用第二道光罩工藝后，多數(shù)個畫素區(qū)域及多數(shù)個焊墊區(qū)域的第一金屬 層均被移除，令其透明電極外露。
4、 一種薄膜晶體管數(shù)組基板結(jié)構(gòu)，是于一基板上形成有多數(shù)呈矩陣排列的畫素，其中各畫素包含一薄膜晶體管，形成于一基板的上表面，其由下至上包含有一柵極 電極、 一絕緣層、 一非晶硅層、 一源極少數(shù)載子摻雜區(qū)、 一漏極少數(shù)載 子摻雜區(qū)、 一源極電極及一漏極電極；其中該柵極電極是由該透明電極 層與該一第一金屬層所組成的雙層復(fù)合結(jié)構(gòu)，該源極及漏極電極對應(yīng)形 成于源極及漏極少數(shù)載子摻雜區(qū)；一儲存電容，形成于該基板的上表面，包含有一第一電極、 一介電 層及一第二電極，其中該第一電極及該第二電極之間夾設(shè)該介電層；一畫素電極，形成于該基板的上表面，其分別與薄膜晶體管的漏極 電極及儲存電容的第二電極電連接；及多數(shù)保護層，對應(yīng)覆蓋于該薄膜晶體管及該儲存電容上。
5、 如權(quán)利要求4所述的薄膜晶體管數(shù)組基板結(jié)構(gòu)，其特征在于該 介電層包含有一絕緣層、 一非晶硅層及一摻雜非晶硅層。
6、 如權(quán)利要求4或5所述的薄膜晶體管數(shù)組基板結(jié)構(gòu)，其特征在于: 該第一電極是由該透明電極與該第一金屬層所組成的雙層復(fù)合結(jié)構(gòu)。
7、 如權(quán)利要求4或5所述的薄膜晶體管數(shù)組基板結(jié)構(gòu)，其特征在于:該基板的矩陣畫素周邊形成有多數(shù)焊墊及各焊墊電極為透明電極。
8、 如權(quán)利要求6所述的薄膜晶體管數(shù)組基板結(jié)構(gòu)，其特征在于該基板的矩陣畫素周邊形成有多數(shù)焊墊，各焊墊電極為透明電極。
9、 如權(quán)利要求4所述的薄膜晶體管數(shù)組基板結(jié)構(gòu)，其特征在于該源極及漏極電極為一第二金屬層所構(gòu)成。
10、 如權(quán)利要求4所述的薄膜晶體管數(shù)組基板結(jié)構(gòu)，其特征在于-該儲存電容的該第二電極為該第二金屬層所構(gòu)成。
全文摘要
本發(fā)明是一種薄膜晶體管數(shù)組基板結(jié)構(gòu)及其工藝，主要是將畫素電極與門極電極于第一道光罩工藝步驟中完成，之后配合第二至四道光罩工藝分別將非硅層/摻雜非晶硅層、第二金屬層及保護層予以完成，而構(gòu)成一個薄膜晶體管面板；藉此，本發(fā)明確實能僅藉由一般半導(dǎo)體黃光工藝的四道光罩工藝，來實現(xiàn)薄膜晶體管數(shù)組基板，不僅能簡化工藝步驟外，更能有效減少工藝成本。
文檔編號H01L21/84GK101170084SQ20061014998
公開日2008年4月30日 申請日期2006年10月25日 優(yōu)先權(quán)日2006年10月25日
發(fā)明者郭建忠 申請人:勝華科技股份有限公司