專利名稱：貼片式高分子基esd兩路集成防護(hù)器件的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及過(guò)電壓保護(hù)元件的制造方法，尤其涉及一種貼片式高分子基ESD兩路集成防護(hù)器件的制造方法。該技術(shù)利用了高分子壓敏材料的伏-安非線性特征，制備出了ESD防護(hù)器件，通過(guò)對(duì)元件的設(shè)計(jì)使其具有一定的集成度。
背景技術(shù)：
電磁兼容問(wèn)題是現(xiàn)代電子工業(yè)面臨的重大挑戰(zhàn)，亟需解決。隨著現(xiàn)代電子設(shè)備向著小型化集成化的方向發(fā)展，設(shè)備本身附加的功能越來(lái)越多且越來(lái)越強(qiáng)大。與此同時(shí)電子設(shè)備中使用的各類元器件對(duì)瞬態(tài)過(guò)電壓極為敏感，其結(jié)構(gòu)極易受到過(guò)電壓的損害而失去部分或全部功能。尤其是靜電放電(ESD)損害設(shè)備所帶來(lái)的損失越來(lái)越多。
通訊技術(shù)的發(fā)展日新月異，為了滿足視頻音頻文件的實(shí)時(shí)在線傳輸需求，現(xiàn)代通訊設(shè)備傳輸接收數(shù)據(jù)的速率越來(lái)越快。這些設(shè)備常常會(huì)因?yàn)殪o電從I/O端口進(jìn)入而損壞設(shè)備內(nèi)部核心部分。這就要求有一種靜電抑制技術(shù)，能把靜電放電產(chǎn)生的強(qiáng)烈靜電脈沖導(dǎo)入地面，從而把設(shè)備的工作部件有效的保護(hù)起來(lái)，同時(shí)又不會(huì)影響傳輸信號(hào)的質(zhì)量?，F(xiàn)有的一些常規(guī)靜電保護(hù)元件包括硅基ESD元件、陶瓷基的MLV與MOV等等。這類元件一般用來(lái)對(duì)常規(guī)電子設(shè)備防護(hù)靜電放電(ESD)。這些常規(guī)靜電保護(hù)元件的固有電容為數(shù)十皮法或者更高的數(shù)量級(jí)，它們不適合保護(hù)高速數(shù)據(jù)傳輸線路。用這些器件防護(hù)高速數(shù)據(jù)傳輸設(shè)備端口時(shí)，由于過(guò)高的固有電容而產(chǎn)生較大的插入損耗，從而使高速數(shù)據(jù)傳輸過(guò)程中發(fā)生數(shù)據(jù)失真或丟失等問(wèn)題。這就迫切需要我們制造一種靜電防護(hù)元器件，其固有電容為幾個(gè)皮法或者更低的數(shù)值，能有效的處理ESD瞬變時(shí)產(chǎn)生的高電流，且器件的可靠性較高。
由于高分子基器件的固有電容非常小，如果能以高分子基體為主原材料制備一種高分子基ESD兩路集成防護(hù)器件，那么就能把這類器件的固有電容有效的降下來(lái)，并且能滿足對(duì)高速數(shù)據(jù)傳輸設(shè)備的ESD防護(hù)。并且高分子基ESD器件較容易制成貼片類器件，這類器件同時(shí)具有幾何形狀小的優(yōu)點(diǎn)，節(jié)省線路板的空間，非常符合器件小型化的趨勢(shì)。這類器件的應(yīng)用領(lǐng)域非常廣闊，可以用在USB2.0、DVI、HDMI、IEEE1394等數(shù)據(jù)接口的保護(hù)，也可用于手機(jī)天線、液晶顯示器等設(shè)備的保護(hù)。為了響應(yīng)市場(chǎng)需求，近些年世界上一些頂級(jí)電子防護(hù)元器件制造廠商紛紛大力研究開發(fā)這種產(chǎn)品，并取得較大的成效。其中較有名的廠商包括Raychem、Copper Bussman、Littelfuse、聚鼎等等。它們相繼推出了自己的貼片式高分子基ESD兩路集成防護(hù)器件。這類器件的尺寸可以做到1812、1206、0805、0603、0402等。甚至在一定程度上做到了集成化，一個(gè)元件里面集成2路、4路8路等多路保護(hù)線路。而器件本身的固有電容做到1pf以下。器件能夠根據(jù)不同的應(yīng)用需要把靜電脈沖鉗位到數(shù)十伏至數(shù)百伏等不同的范圍。而器件所能承受的ESD脈沖浪涌的能力能夠滿足IEC61000-4-2的標(biāo)準(zhǔn)，并且器件可以經(jīng)受數(shù)十至數(shù)千次的浪涌沖擊。這些公司就這類產(chǎn)品申請(qǐng)了多項(xiàng)專利。
高分子基ESD兩路集成防護(hù)器件常被設(shè)計(jì)成貼片式器件。這類器件與被保護(hù)電路成并聯(lián)連接。正常工作電壓下該元件為高阻狀態(tài)，當(dāng)發(fā)生靜電放電時(shí)，ESD防護(hù)器件由于量子隧穿效應(yīng)在極短的時(shí)間內(nèi)轉(zhuǎn)變到低電阻狀態(tài)，把靜電流導(dǎo)向地面。

發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種貼片式高分子基ESD兩路集成防護(hù)器件的制造方法。所得器件具有電容低、能有效處理ESD瞬變時(shí)產(chǎn)生的高電流。
為達(dá)上述目的，本發(fā)明提供一種貼片式高分子基ESD兩路集成防護(hù)器件的制造方法，以芯材為主體，另有端電極、爬錫孔和基板，芯材為由高分子粘合劑、導(dǎo)體粒子、半導(dǎo)體粒子和絕緣粒子構(gòu)成的復(fù)合材料網(wǎng)格體系，其芯材的制造依序包括下述步驟(1)將一種或一種以上高分子粘合劑高速攪拌混合均勻；(2)添加導(dǎo)體粒子，高速攪拌至分布均勻；(3)添加半導(dǎo)體粒子，高速攪拌至分布均勻；(4)添加絕緣粒子，高速攪拌至分布均勻，呈均勻漿料；(5)將制得的漿料脫泡，至每?jī)蓚€(gè)導(dǎo)體粒子之間均分布有高分子粘結(jié)劑、半導(dǎo)體粒子和絕緣粒子；(6)將脫泡漿料涂覆在基板的加工部位，固化；其中，芯材中各組份含量按體積百分比為高分子粘合劑60～85％導(dǎo)體粒子2～20％半導(dǎo)體粒子 2～20％絕緣粒子0.1～5％。
在上述方案基礎(chǔ)上，所述的高分子粘合劑中含有固化劑，漿料只要在指定的溫度下加熱一定時(shí)間就能很好地固化并提高強(qiáng)度。
在上述方案基礎(chǔ)上，制備好的芯材漿料可印刷在基板上，將電極按設(shè)計(jì)刻蝕成兩路并聯(lián)的結(jié)構(gòu)。
另外，電極外觀作倒角化處理，以增加最終元件的可靠性。
芯材外包覆有通過(guò)涂覆、固化形成的包封層。提高器件的電性能和可靠性。
本發(fā)明中，所述的高分子粘合劑可以為有機(jī)硅樹酯、環(huán)氧樹酯、橡膠中的一種或其組合。高分子粘合劑在芯材中的體積百分含量(％)包括60、65、70、75、80、85％，但不限于此。
所述的導(dǎo)體粒子可以為鎳粉、羰基鎳、鋁粉中的一種或其組合，其粒子半徑為5～50微米。導(dǎo)體粒子在芯材中的體積百分含量(％)包括2、3、4、5、10、15、20，但不限于此。
所述的半導(dǎo)體粒子可以為氧化鋅、鈦酸鋇、碳化硅中的一種或其組合，其粒子粒徑為5～100微米，或選用納米級(jí)粒子。半導(dǎo)體粒子在芯材中的體積百分含量(％)包括2、3、4、5、6、7、8、9、10、15、20，但不限于此。
所述的絕緣粒子為二氧化硅、氧化鋁、氧化鎂中的一種或其組合，其粒子粒徑為5～100微米，或選用納米級(jí)的粒子。絕緣粒子在芯材中的體積百分含量(％)包括0.1、0.2、0.5、1、2、3、4、5，但不限于此。
本發(fā)明的優(yōu)點(diǎn)是固有電容極低，僅為零點(diǎn)幾個(gè)皮法，能有效的處理ESD瞬變時(shí)產(chǎn)生的高電流，能滿足對(duì)高速數(shù)據(jù)傳輸設(shè)備的ESD防護(hù)，器件可靠性較高。且器件容易制成貼片類器件，這類器件同時(shí)具有幾何形狀小的優(yōu)點(diǎn)，節(jié)省線路板的空間，非常符合器件小型化的趨勢(shì)。


圖1貼片式高分子基ESD兩路集成防護(hù)器件的結(jié)構(gòu)示意2貼片式高分子基ESD兩路集成器件制造工藝流程圖。
附圖中標(biāo)號(hào)說(shuō)明1-端電極2-爬錫孔3-芯材 4-基板具體實(shí)施方式
下面結(jié)合附圖進(jìn)一步說(shuō)明本發(fā)明是如何實(shí)現(xiàn)的如圖1貼片式高分子基ESD兩路集成防護(hù)器件的結(jié)構(gòu)示意圖所示，一種貼片式高分子基ESD兩路集成防護(hù)器件的制造方法，以芯材3為主體，另有端電極1、爬錫孔2和基板4，芯材3為由高分子粘合劑、導(dǎo)體粒子、半導(dǎo)體粒子和絕緣粒子構(gòu)成的復(fù)合材料網(wǎng)格體系，其芯材的制造依序包括下述步驟(1)將一種或一種以上高分子粘合劑高速攪拌混合均勻；(2)添加導(dǎo)體粒子，高速攪拌至分布均勻；(3)添加半導(dǎo)體粒子，高速攪拌至分布均勻；(4)添加絕緣粒子，高速攪拌至分布均勻，呈均勻漿料；(5)將制得的漿料脫泡，至每?jī)蓚€(gè)導(dǎo)體粒子之間均分布有高分子粘結(jié)劑、半導(dǎo)體粒子和絕緣粒子；(6)將脫泡漿料涂覆在基板的加工部位，固化。
其中，芯材3中各組份含量按體積百分比為高分子粘合劑60～85％導(dǎo)體粒子2～20％半導(dǎo)體粒子 2～20％絕緣粒子0.1～5％。
在上述方案基礎(chǔ)上，所述的高分子粘合劑中含有固化劑，漿料只要在指定的溫度下加熱一定時(shí)間就能很好地固化并提高強(qiáng)度。
在上述方案基礎(chǔ)上，制備好的芯材漿料可印刷在基板上，將電極按設(shè)計(jì)刻蝕成兩路并聯(lián)的結(jié)構(gòu)。
另外，電極的外觀可作倒角化處理，以增加最終元件的可靠性。
電極之間的基板可以刻一個(gè)槽或多個(gè)鋸齒狀的V型槽，以利于芯材漿料與基板牢固的嚙合。并且總槽寬可以在2～40密耳之間變動(dòng)。
其中，所述的高分子粘合劑為有機(jī)硅樹酯、環(huán)氧樹酯、橡膠中的一種或其組合。所述的導(dǎo)體粒子為鎳粉、羰基鎳、鋁粉中的一種或其組合，其粒子半徑為5～50微米。所述的半導(dǎo)體粒子為氧化鋅、鈦酸鋇、碳化硅中的一種或其組合，其粒子粒徑為5～100微米，或選用納米級(jí)粒子。所述的絕緣粒子為二氧化硅、氧化鋁、氧化鎂中的一種或其組合，其粒子粒徑為5～100微米，或選用納米級(jí)的粒子。
如圖2貼片式高分子基ESD兩路集成器件制造工藝流程圖所示，整個(gè)貼片式高分子基ESD兩路集成防護(hù)器件的制造方法為預(yù)先設(shè)計(jì)該兩路集成防護(hù)器件的結(jié)構(gòu)圖、通過(guò)PCB加工制備符合預(yù)先設(shè)計(jì)的PCB基板、按上述制造芯材的步驟制造芯材(包括涂覆、固化)、外觀檢測(cè)、涂敷包封層、固化包封層、劃片、外觀檢測(cè)、電性能檢測(cè)、測(cè)試分檔、編帶、成品檢驗(yàn)。
測(cè)試所制得的防護(hù)器件的電阻、觸發(fā)電壓等電性能如表一所示從表1中可以看出，我們制得元件的電容值極低，這保證了在高速數(shù)據(jù)傳輸?shù)倪^(guò)程中即使信號(hào)傳輸速率達(dá)到幾個(gè)G都不會(huì)影響數(shù)據(jù)信號(hào)的質(zhì)量，這在未來(lái)較長(zhǎng)一段時(shí)間內(nèi)都是一個(gè)很強(qiáng)的優(yōu)勢(shì)。另外該元件的漏電流均低于5nA，這保證了該元件幾乎不會(huì)給被保護(hù)電路帶來(lái)功耗損失。另外該元件的轉(zhuǎn)折電壓也會(huì)根據(jù)不同需要做出相應(yīng)的調(diào)整，這使的該元件在市場(chǎng)應(yīng)用上有很大的靈活機(jī)動(dòng)性。
表1

權(quán)利要求
1.一種貼片式高分子基ESD兩路集成防護(hù)器件的制造方法，以芯材為主體，另有端電極、爬錫孔和基板，芯材為由高分子粘合劑、導(dǎo)體粒子、半導(dǎo)體粒子和絕緣粒子構(gòu)成的復(fù)合材料網(wǎng)格體系，其芯材的制造依序包括下述步驟(1)將一種或一種以上高分子粘合劑高速攪拌混合均勻；(2)添加導(dǎo)體粒子，高速攪拌至分布均勻；(3)添加半導(dǎo)體粒子，高速攪拌至分布均勻；(4)添加絕緣粒子，高速攪拌至分布均勻，呈均勻漿料；(5)將制得的漿料脫泡，至每?jī)蓚€(gè)導(dǎo)體粒子之間均分布有高分子粘結(jié)劑、半導(dǎo)體粒子和絕緣粒子；(6)將脫泡漿料涂覆在基板的加工部位，固化；其中，芯材中各組份含量按體積百分比為高分子粘合劑60～85％導(dǎo)體粒子2～20％半導(dǎo)體粒子 2～20％絕緣粒子0.1～5％。
2.根據(jù)權(quán)利要求1所述的貼片式高分子基ESD兩路集成防護(hù)器件的制造方法，其特征在于所述的高分子粘合劑中含有固化劑。
3.根據(jù)權(quán)利要求1或2所述的貼片式高分子基ESD兩路集成防護(hù)器件的制造方法，其特征在于電極按設(shè)計(jì)刻蝕成兩路并聯(lián)的結(jié)構(gòu)，電極外觀作倒角化處理。
4.根據(jù)權(quán)利要求3所述的貼片式高分子基ESD兩路集成防護(hù)器件的制造方法，其特征在于芯材外包覆有通過(guò)涂覆、固化形成的包封層。
5.根據(jù)權(quán)利要求1所述的貼片式高分子基ESD兩路集成防護(hù)器件的制造方法，其特征在于所述的高分子粘合劑為有機(jī)硅樹酯、環(huán)氧樹酯、橡膠中的一種或其組合。
6.根據(jù)權(quán)利要求1所述的貼片式高分子基ESD兩路集成防護(hù)器件的制造方法，其特征在于所述的導(dǎo)體粒子為鎳粉、羰基鎳、鋁粉中的一種或其組合，其粒子半徑為5～50微米。
7.根據(jù)權(quán)利要求1所述的貼片式高分子基ESD兩路集成防護(hù)器件的制造方法，其特征在于所述的半導(dǎo)體粒子為氧化鋅、鈦酸鋇、碳化硅中的一種或其組合，其粒子粒徑為5～100微米，或選用納米級(jí)粒子。
8.根據(jù)權(quán)利要求1所述的貼片式高分子基ESD兩路集成防護(hù)器件的制造方法，其特征在于所述的絕緣粒子為二氧化硅、氧化鋁、氧化鎂中的一種或其組合，其粒子粒徑為5～100微米，或選用納米級(jí)的粒子。
全文摘要
一種貼片式高分子基ESD兩路集成防護(hù)器件的制造方法，以芯材為主體，另有端電極、爬錫孔和基板，芯材為高分子粘合劑、導(dǎo)體粒子、半導(dǎo)體粒子和絕緣粒子構(gòu)成，其芯材制造依次為將一種或一種以上高分子粘合劑攪拌均勻；添加導(dǎo)體粒子，攪拌布均勻；添加半導(dǎo)體粒子，攪拌均勻；添加絕緣粒子，攪拌均勻；將漿料脫泡，至每?jī)蓚€(gè)導(dǎo)體粒子之間均勻分布有高分子粘結(jié)劑、半導(dǎo)體粒子和絕緣粒子；將漿料涂覆在基板的加工部位，固化。其中，芯材中各組份含量按體積百分比為高分子粘合劑60－85％；導(dǎo)體粒子2－20％；半導(dǎo)體粒子2－20％；絕緣粒子0.1－5％。優(yōu)點(diǎn)是電容僅為零點(diǎn)幾個(gè)皮法，有效處理高電流，且易制成貼片類器件，幾何形狀小，節(jié)省線路板空間。
文檔編號(hào)H01L21/00GK1997255SQ20061014818
公開日2007年7月11日 申請(qǐng)日期2006年12月27日 優(yōu)先權(quán)日2006年12月27日
發(fā)明者胡曉文, 侯李明, 王軍, 連鐵軍, 劉峰 申請(qǐng)人:上海維安熱電材料股份有限公司