專(zhuān)利名稱：半導(dǎo)體結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明總地涉及半導(dǎo)體結(jié)構(gòu)內(nèi)的物理應(yīng)力。更特別地，本發(fā)明涉及諸如金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)的半導(dǎo)體結(jié)構(gòu)內(nèi)物理應(yīng)力引起的電荷載流子遷移率改變。
背景技術(shù)：
半導(dǎo)體器件設(shè)計(jì)和開(kāi)發(fā)的最新進(jìn)展包括將外加物理應(yīng)力引入到半導(dǎo)體器件部件中。所應(yīng)用的物理應(yīng)力通常導(dǎo)致電荷載流子遷移率改變。特別地，增大的電荷載流子遷移率通常導(dǎo)致提高的半導(dǎo)體器件性能。
半導(dǎo)體器件內(nèi)存在應(yīng)力引起性能增強(qiáng)的各種示例。例如，Doris等人在美國(guó)專(zhuān)利No.6717216中教導(dǎo)了一種絕緣體上硅場(chǎng)效應(yīng)晶體管器件，其在底切區(qū)域(undercut area)中具有壓應(yīng)力(compressive stress)從而提供器件中增大的電荷載流子遷移率。另外，Chidambarrao等人在美國(guó)專(zhuān)利No.6825529中教導(dǎo)，柵極側(cè)壁間隔物材料可影響柵極電極下面半導(dǎo)體溝道區(qū)內(nèi)的張應(yīng)力(tensile stress)或壓應(yīng)力。
已知半導(dǎo)體結(jié)構(gòu)內(nèi)各種位置中壓應(yīng)力或張應(yīng)力的其它示例來(lái)提供電荷載流子遷移率改變。通常，n-FET和p-FET器件對(duì)壓應(yīng)力和張應(yīng)力響應(yīng)不同，因?yàn)閴弘婋娮柘禂?shù)作為數(shù)個(gè)變量的函數(shù)通常將不同，所述數(shù)個(gè)變量包括例如半導(dǎo)體襯底摻雜和晶體學(xué)取向。因此，n-FET和p-FET器件內(nèi)的應(yīng)力部件通常需要特殊設(shè)計(jì)和優(yōu)化。
半導(dǎo)體設(shè)計(jì)和發(fā)展的趨勢(shì)是以更小尺寸實(shí)現(xiàn)持續(xù)增強(qiáng)的性能。因此，將繼續(xù)存在對(duì)形成具有增強(qiáng)性能的半導(dǎo)體器件例如MOSFET的新穎結(jié)構(gòu)和方法的需求。為此，半導(dǎo)體技術(shù)中物理應(yīng)力結(jié)構(gòu)的使用會(huì)繼續(xù)。所期望的是用于制造的替代的半導(dǎo)體結(jié)構(gòu)和方法，其有利地采用物理應(yīng)力以用于半導(dǎo)體器件性能增強(qiáng)

發(fā)明內(nèi)容
本發(fā)明提供具有增強(qiáng)性能的半導(dǎo)體結(jié)構(gòu)例如MOSFET。
本發(fā)明還提供用于容易地制造該半導(dǎo)體結(jié)構(gòu)的方法。
根據(jù)本發(fā)明，該半導(dǎo)體結(jié)構(gòu)包括半導(dǎo)體襯底，其具有位于該半導(dǎo)體襯底的表面之上(即上方)的柵極電極以及在該柵極電極下面在該半導(dǎo)體襯底內(nèi)的溝道區(qū)。間隔物形成為與該柵極電極的側(cè)壁相鄰。該間隔物由具有約10至約50吉帕斯卡(GPa)的模量(楊氏模量)的材料形成。相對(duì)于通常的間隔物材料，該模量低得多。該較低模量的間隔物允許應(yīng)力從蝕刻停止氮化物襯(liner)到溝道的增強(qiáng)的傳遞。該增強(qiáng)是相對(duì)于其它類(lèi)似結(jié)構(gòu)，所述類(lèi)似結(jié)構(gòu)中間隔物由等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)或快速熱化學(xué)氣相沉積(RTCVD)硅氮化物(具有通常約350GPa的模量)或利用低溫氧化(LTO)或PECVD沉積形成的硅氧化物(具有通常約70GPa的模量)制成。
本發(fā)明基于這樣的發(fā)現(xiàn)，即相對(duì)于具有間隔物的類(lèi)似半導(dǎo)體結(jié)構(gòu)，所述間隔物由具有比本發(fā)明教導(dǎo)的范圍更大的范圍(即大于50GPa)內(nèi)的模量的材料(如上面的)形成，具有指定范圍內(nèi)的模量的間隔物在特定半導(dǎo)體結(jié)構(gòu)內(nèi)提供增強(qiáng)的應(yīng)力。當(dāng)拉伸的蝕刻停止氮化物襯與低模量間隔物結(jié)合使用時(shí)，在NFET的溝道區(qū)內(nèi)獲得增大的縱向張應(yīng)力和垂直壓應(yīng)力。當(dāng)壓縮的蝕刻停止氮化物襯與低模量間隔物結(jié)合使用時(shí)，在PFET的溝道區(qū)內(nèi)獲得增大的縱向壓應(yīng)力和垂直張應(yīng)力。該增大的應(yīng)力又提供增大的電荷載流子遷移率。本發(fā)明特別適用于包括n-FET、p-FET及其組合的場(chǎng)效應(yīng)晶體管。
本發(fā)明還提供由特別的硅氧化物材料構(gòu)成的比較低模量的間隔物，所述硅氧化物材料利用特別的等離子體增強(qiáng)化學(xué)氣相沉積方法形成。在場(chǎng)效應(yīng)晶體管的制造中當(dāng)采用氫氟酸蝕刻劑時(shí)，采用本發(fā)明的方法形成的間隔物具有特別低的蝕刻率。


圖1、圖2和圖3示出一系列示意性剖視圖，示出根據(jù)本發(fā)明制造場(chǎng)效應(yīng)晶體管時(shí)各進(jìn)展階段的結(jié)果；圖4和圖5示出用于不是根據(jù)本發(fā)明制造的以及根據(jù)本發(fā)明制造的場(chǎng)效應(yīng)晶體管的一對(duì)橫向應(yīng)力形貌圖；圖6和圖7示出用于不是根據(jù)本發(fā)明制造的以及根據(jù)本發(fā)明制造的場(chǎng)效應(yīng)晶體管的一對(duì)垂直應(yīng)力形貌圖；
圖8和圖9示出一對(duì)橫向應(yīng)力和垂直應(yīng)力曲線圖，總結(jié)了圖4至圖7的應(yīng)力形貌圖。
具體實(shí)施例方式
本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)以及制造該半導(dǎo)體結(jié)構(gòu)的方法。該半導(dǎo)體結(jié)構(gòu)可制造為就電荷載流子遷移率而言具有增強(qiáng)的性能。本發(fā)明通過(guò)采用具有特定范圍內(nèi)的模量的間隔物而實(shí)現(xiàn)上述結(jié)果，所述間隔物在該半導(dǎo)體結(jié)構(gòu)內(nèi)與柵極電極側(cè)壁相鄰地形成。該模量范圍總地較低。“低”表示小于約50GPa且優(yōu)選地約10至約50GPa。當(dāng)與高應(yīng)力蝕刻停止氮化物襯合作使用時(shí)，具有低模量的該側(cè)壁間隔物提供該柵極電極下面溝道內(nèi)的增大的橫向壓應(yīng)力和增大的垂直張應(yīng)力。當(dāng)與合適的半導(dǎo)體襯底晶體學(xué)取向配合時(shí)，該間隔物有助于提供半導(dǎo)體結(jié)構(gòu)內(nèi)增強(qiáng)的電荷載流子遷移率。
盡管本發(fā)明優(yōu)選適用于場(chǎng)效應(yīng)晶體管，但是本發(fā)明不限于此。本發(fā)明適用于半導(dǎo)體結(jié)構(gòu)內(nèi)在溝道區(qū)之上可采用柵極型電極或相關(guān)結(jié)構(gòu)的若干半導(dǎo)體器件中的任一種，其中柵極具有與其相鄰形成的間隔物。
圖1至圖3示出一系列示意性剖視圖，說(shuō)明根據(jù)本發(fā)明一實(shí)施例制造場(chǎng)效應(yīng)晶體管時(shí)各進(jìn)展階段的結(jié)果。
圖1示出半導(dǎo)體襯底10。掩埋絕緣體層12位于半導(dǎo)體襯底10上并且半導(dǎo)體表面層14又位于掩埋絕緣體層12上。掩埋絕緣體層12可以是結(jié)晶或非晶氧化物或氮化物。包括層10、12和14的襯底利用常規(guī)工藝?yán)鏢IMOX(通過(guò)氧離子注入的分隔)或?qū)愚D(zhuǎn)移(layer transfer)技術(shù)形成。
半導(dǎo)體襯底10、掩埋絕緣體層12和半導(dǎo)體表面層14的結(jié)構(gòu)包括絕緣體上半導(dǎo)體(semiconductor-on-insulator)半導(dǎo)體襯底，其通常是絕緣體上硅半導(dǎo)體的半導(dǎo)體襯底。然而，本發(fā)明不局限于形成在絕緣體上硅半導(dǎo)體襯底中的半導(dǎo)體結(jié)構(gòu)。本發(fā)明還包括形成在塊半導(dǎo)體襯底或絕緣體上SiGe襯底中的半導(dǎo)體器件。本發(fā)明通?？刹捎霉璋雽?dǎo)體襯底、硅鍺合金半導(dǎo)體襯底和化合物半導(dǎo)體襯底來(lái)實(shí)踐。
本發(fā)明可利用塊硅半導(dǎo)體襯底、絕緣體上半導(dǎo)體的半導(dǎo)體襯底或可具有不同晶體學(xué)取向的至少兩個(gè)表面區(qū)的混合取向技術(shù)半導(dǎo)體襯底來(lái)實(shí)踐。硅半導(dǎo)體襯底的一般晶體取向是(100)、(111)和(110)。混合襯底(hybrid substrate)可包括具有第一晶體學(xué)取向的一個(gè)表面區(qū)以及與第一晶體學(xué)取向不同的第二晶體學(xué)取向的第二表面區(qū)。
圖1還示出位于半導(dǎo)體表面層14上的柵極電介質(zhì)層16和位于柵極電介質(zhì)層16的至少一部分上的柵極電極。圖1還示出位于半導(dǎo)體表面層14內(nèi)且通過(guò)柵極電極18下面半導(dǎo)體表面層內(nèi)的溝道區(qū)分隔開(kāi)的一對(duì)輕摻雜擴(kuò)展區(qū)(extension area)20a和20b。
柵極電介質(zhì)層16通常包括形成至約10到約70埃厚度的氧化物、氮化物、氮氧化物或其結(jié)合。優(yōu)選地，具有在真空中測(cè)量約4.0或更大的介電常數(shù)的氧化物用作柵極電介質(zhì)16。柵極電極18通常由形成至約1000到約3000埃厚度的重?fù)诫s(即每立方厘米1e20到1e21摻雜劑原子)多晶硅材料形成。除了摻雜的多晶硅以外，柵極電極還可以包括摻雜的多晶SiGe、單質(zhì)(elemental)導(dǎo)電金屬、單質(zhì)導(dǎo)電金屬的合金、單質(zhì)導(dǎo)電金屬的硅化物、單質(zhì)導(dǎo)電金屬的氮化物、或其任一結(jié)合，包括與摻雜的多晶Si結(jié)合。
該對(duì)輕摻雜擴(kuò)展區(qū)20a和20b利用相當(dāng)?shù)蛣┝苛Ｗ幼⑷敕ㄐ纬蓮亩悦苛⒎嚼迕准s1e20到約5e20摻雜劑原子的濃度提供適當(dāng)極性的摻雜劑。該對(duì)輕摻雜擴(kuò)展區(qū)20a和20b在本發(fā)明的一些實(shí)施例中是可選的。可選的暈圈(halo)離子注入也可用在本發(fā)明的一些實(shí)施例中，盡管圖1中沒(méi)有特別示出。
圖2示出與柵極電極18和柵極電介質(zhì)層16相鄰且鄰接地定位的一對(duì)間隔物22a和22b。圖2還示出包括一對(duì)輕摻雜擴(kuò)展區(qū)20a和20b的一對(duì)源極/漏極區(qū)20a′和20b′。它們也位于半導(dǎo)體表面層14中。該對(duì)源極/漏極區(qū)20a′和20b′繼續(xù)限制柵極電極18下面的溝道區(qū)。
間隔物22a和22b的對(duì)由部分地提供本發(fā)明的主題的材料形成。下面詳細(xì)公開(kāi)形成間隔物22a和22b時(shí)的材料限制。
源極/漏極區(qū)20a′和20b′在采用額外離子注入法時(shí)形成有適當(dāng)?shù)膿诫s劑濃度和極性。
圖3示出位于源極/漏極區(qū)20a′和20b′以及柵極電極18上的一系列硅化物區(qū)24a、24b和24c。圖3還示出覆蓋場(chǎng)效應(yīng)晶體管的蝕刻停止襯層26。
一系列硅化物層24a、24b和24c利用常規(guī)自對(duì)準(zhǔn)(即自對(duì)準(zhǔn)金屬硅化(salicidation))工藝形成從而產(chǎn)生形成至約50到約300埃厚度的硅化物材料。硅化物層24a、24b和24c的系列有助于向源極/漏極區(qū)20a′和20b′以及柵極電極18提供增強(qiáng)的導(dǎo)電性。通常，這樣的硅化物材料可以包括但不限于鈦硅化物、鉑硅化物、鎳硅化物、鈷硅化物、及其它合金組合。
盡管硅化物示出為在柵極電極18之上，但是本發(fā)明也考慮其中硅化物不位于柵極電極18之上的實(shí)施例。在這樣的實(shí)施例中，自對(duì)準(zhǔn)金屬硅化工藝期間電介質(zhì)帽(cap)存在于柵極電極18之上。
最后，蝕刻停止襯層26通常由形成至約300到約2000埃厚度的硅氮化物材料或其它蝕刻停止電介質(zhì)材料形成。該襯中的本征應(yīng)力可以變化為對(duì)于NFET上的拉伸應(yīng)用高達(dá)2GPa且對(duì)于PFET的壓縮應(yīng)用為-3.5至-4GPa。
圖3最后示出了用于場(chǎng)效應(yīng)晶體管的晶體學(xué)取向參考軸。當(dāng)利用(001)取向襯底形成時(shí)，晶體學(xué)取向平面為L(zhǎng)＝(110)，T＝(1-10)且V＝(001)。當(dāng)利用(110)取向襯底形成時(shí)，晶體學(xué)取向平面為L(zhǎng)＝(110)，T＝(001)且V＝(1-10)。
本發(fā)明針對(duì)間隔物22a和22b的對(duì)的材料屬性對(duì)柵極電極18下面溝道區(qū)內(nèi)電荷載流子遷移率的影響。為此，本發(fā)明規(guī)定，間隔物22a和22b的對(duì)由具有優(yōu)選約10至約50GPa模量的相對(duì)軟材料構(gòu)成，更優(yōu)選從約10至約25GPa，最優(yōu)選從約15至約20GPa。如下面在系列應(yīng)力形貌圖中所示出的，當(dāng)場(chǎng)效應(yīng)晶體管在特定的硅半導(dǎo)體襯底晶體學(xué)取向上制造時(shí)，上述范圍內(nèi)的軟(softness)(較低模量材料相對(duì)于較高模量材料而言較軟)提供了場(chǎng)效應(yīng)晶體管的增強(qiáng)的電荷載流子遷移率性能。
本發(fā)明不特別限制可用于形成具有約10至約50GPa模量的間隔物的材料的類(lèi)型。從實(shí)踐角度來(lái)看，可以采用若干材料中的任一種，包括導(dǎo)體材料、半導(dǎo)體材料和電介質(zhì)材料。硅氧化物電介質(zhì)材料是合意的。采用等離子體增強(qiáng)化學(xué)氣相沉積法形成的未摻雜硅氧化物電介質(zhì)材料也是合意的。這樣的方法可采用(1)硅烷和氧化亞氮作為硅和氧源材料；(2)諸如氮、氦或氫的載氣；(3)小于10托且更優(yōu)選地小于1托的沉積壓強(qiáng)；(4)每秒約5至約25埃且更優(yōu)選地每秒約10至約20埃的沉積速率；以及(5)約400℃至約480℃且更優(yōu)選地約430℃至約450℃的沉積溫度。
上述限制對(duì)于形成從其形成間隔物22a和22b的未摻雜硅氧化物材料是適當(dāng)?shù)?。?dāng)采取這些限制時(shí)，本發(fā)明提供在氫氟酸蝕刻劑中具有特別低的蝕刻速率的間隔物22a和22b。該蝕刻速率可以是熱氧化物蝕刻速率的大約僅兩倍且是其它化學(xué)氣相沉積所沉積的硅氧化物蝕刻速率的約五分之一。在此情況下，半導(dǎo)體結(jié)構(gòu)的自對(duì)準(zhǔn)金屬硅化前的氫氟酸清潔可在最低限度地蝕刻間隔物22a和22b的對(duì)的同時(shí)來(lái)實(shí)現(xiàn)。
圖4示出用于未根據(jù)本發(fā)明的場(chǎng)效應(yīng)晶體管的縱向應(yīng)力形貌圖。該場(chǎng)效應(yīng)晶體管在絕緣體上硅(SOI)半導(dǎo)體襯底中制造。
圖4示出掩埋氧化物層12。硅表面層14位于掩埋氧化物層12上。柵極電極18位于硅表面層14之上。間隔物22b鄰接?xùn)艠O電極18。最后，蝕刻停止襯層26形成為覆蓋柵極電極18、硅表面層14的暴露部分和間隔物22b。
圖4所示的應(yīng)力形貌圖采用下面的用于各種部件的模量值計(jì)算(1)間隔物22b由分別具有70GPa和350GPa的模量的氧化物和氮化物材料構(gòu)成，氮化物蝕刻停止襯層26采用350GPa的模量(蝕刻停止襯層26初始沉積為具有約-2GPa的本征壓應(yīng)力)；(2)假設(shè)柵極電極18和硅表面層14具有150GPa的模量；及(3)假設(shè)柵極電介質(zhì)層16(附圖標(biāo)記為清晰起見(jiàn)被省略，但最小化地示出為柵極18下面的暗線)具有70GPa的模量。在PFET之上使用壓應(yīng)力氮化物蝕刻停止襯26。當(dāng)在NFET之上使用張應(yīng)力氮化物襯時(shí)應(yīng)力值相反。
圖4示出硅表面層14中的零應(yīng)力線30。零應(yīng)力線30右邊是處于50MPa張應(yīng)力下的單條張應(yīng)力形貌線(topography line)。零應(yīng)力線30左邊是一系列三條壓應(yīng)力線，以-50MPa的壓應(yīng)力間隔增加并在柵極電極18之下終止于-150MPa的壓應(yīng)力。
圖5示出與圖4的應(yīng)力形貌圖對(duì)應(yīng)的應(yīng)力形貌圖，但計(jì)算算法采用20GPa(在本發(fā)明范圍內(nèi))的間隔物22b的模量，而不是包括具有70GPa模量的硅氧化物和具有350GPa模量的氮化物的材料的堆疊。如圖5所示，附圖標(biāo)記30仍對(duì)應(yīng)于硅表面層14內(nèi)的零應(yīng)力線。附圖標(biāo)記30右邊是處于50MPa張應(yīng)力下的單條張應(yīng)力等高線。附圖標(biāo)記30左邊是一系列五條應(yīng)力等高線，終止為在柵極電極18之下溝道區(qū)內(nèi)產(chǎn)生-250MPa的壓應(yīng)力。再次，這是用于PFET。
因此，通過(guò)圖4和圖5的比較看出，與具有70GPa模量的氧化物和約350GPa的氮化物的更高模量堆疊相比，通常約20GPa的較低模量的間隔物的使用在場(chǎng)效應(yīng)晶體管的溝道區(qū)中沿縱向方向產(chǎn)生更高的壓應(yīng)力。
圖6和圖7示出與圖4和圖5的應(yīng)力形貌圖對(duì)應(yīng)的一對(duì)應(yīng)力形貌圖，但用于沿垂直方向而不是縱向方向的應(yīng)力。與圖4和圖5類(lèi)似，圖6和圖7都示出了硅表面層14中的零應(yīng)力線30。零應(yīng)力線30左邊是張應(yīng)力等高線且零應(yīng)力線30右邊是壓應(yīng)力等高線。圖6與圖4對(duì)應(yīng)，其中間隔物22b由具有增大的硬度的材料以及具有70GPa模量的氧化物和350GPa模量的硅氮化物的堆疊形成。圖7對(duì)應(yīng)于圖5，其中間隔物22b由具有減小的硬度和20GPa模量的材料形成。
從圖6和圖7的比較看出，在具有約20GPa的模量的相對(duì)軟的間隔物22b的圖7中在柵極電極18之下的溝道區(qū)內(nèi)存在額外的張應(yīng)力等高線。因此，圖7的半導(dǎo)體結(jié)構(gòu)具有增大的垂直張應(yīng)力，對(duì)于特定晶體學(xué)取向和摻雜劑極性的半導(dǎo)體襯底其可以提供增大的電荷載流子遷移率。
圖8和圖9總結(jié)了圖4-7的應(yīng)力形貌圖中所示的應(yīng)力信息。
圖8中，附圖標(biāo)記61對(duì)應(yīng)于以20GPa模量的間隔物制造的場(chǎng)效應(yīng)晶體管的縱向應(yīng)力分布。附圖標(biāo)記62對(duì)應(yīng)于以具有70/350GPa模量的組合的氧化物/氮化物堆疊的間隔物制造的場(chǎng)效應(yīng)晶體管的縱向應(yīng)力分布。在圖8中可以看出，低模量間隔物提供通常距柵極電極尺寸中間具有約0.02微米的距離的溝道區(qū)內(nèi)的更大的壓應(yīng)力。
圖9中，附圖標(biāo)記71對(duì)應(yīng)于以具有20GPa模量的間隔物制造的場(chǎng)效應(yīng)晶體管的垂直應(yīng)力分布。附圖標(biāo)記72對(duì)應(yīng)于以具有70/350GPa模量的組合氧化物/氮化物堆疊的間隔物制造的場(chǎng)效應(yīng)晶體管的垂直應(yīng)力分布。在圖9中可以看出，以低模量間隔物制造的場(chǎng)效應(yīng)晶體管的溝道區(qū)具有更高的張應(yīng)力。
對(duì)于n和p極性以縱向、橫向和垂直方向的順序?qū)τ?001)硅的壓電電阻系數(shù)如下(單位是1e-11/帕斯卡)(1)對(duì)于n硅，-31.6，-17.6和53.4；(2)對(duì)于p硅，71.8，-1.1和-66.3。對(duì)于(110)p硅，壓電電阻系數(shù)是71.8，-66.3和-1.1。晶體學(xué)取向(001)硅通常是塊硅。晶體學(xué)取向(110)硅通常從絕緣體上硅半導(dǎo)體襯底獲得。電荷載流子遷移率提高通常計(jì)算為壓電電阻系數(shù)乘以所施加的應(yīng)力，并對(duì)縱向、垂直和橫向方向的每個(gè)求和的總計(jì)。
由于溝道區(qū)內(nèi)范圍適當(dāng)?shù)脑鰪?qiáng)的應(yīng)力，本發(fā)明提供了n-FET和p-FET器件內(nèi)改善電荷載流子遷移率的機(jī)會(huì)。無(wú)論制造在(001)硅半導(dǎo)體襯底或(110)硅半導(dǎo)體襯底上，縱向壓應(yīng)力對(duì)于p-FET器件是有利的。垂直張應(yīng)力對(duì)于制造在(110)硅半導(dǎo)體襯底上的p-FET或制造在(001)硅半導(dǎo)體襯底上的n-FET是有利的。
有幾種可用來(lái)估算根據(jù)本發(fā)明實(shí)施例的場(chǎng)效應(yīng)晶體管的電荷載流子遷移率增益的計(jì)算算法。與高模量間隔物相比，作為與低模量間隔物相關(guān)的近似總結(jié)，n-FET預(yù)期具有約16％的電荷載流子遷移率提高，且p-FET預(yù)期具有約20％的電荷載流子遷移率提高。另外，與(001)硅表面相比，當(dāng)形成在(110)硅表面上時(shí)，p-FET晶體管具有額外的電荷載流子遷移率優(yōu)點(diǎn)。
本發(fā)明的優(yōu)選實(shí)施例用于說(shuō)明本發(fā)明而不是限制本發(fā)明?？梢詫?duì)根據(jù)本發(fā)明優(yōu)選實(shí)施例的方法、材料、結(jié)構(gòu)和尺寸進(jìn)行修訂和修改，同時(shí)仍提供根據(jù)本發(fā)明并根據(jù)權(quán)利要求的實(shí)施例。
權(quán)利要求
1.一種半導(dǎo)體結(jié)構(gòu)，包括半導(dǎo)體襯底，包括溝道區(qū)；柵極電極，位于所述半導(dǎo)體襯底之上且在所述溝道區(qū)上方；及間隔物，與所述柵極電極的側(cè)壁相鄰，其中所述間隔物由具有從約10至約50GPa模量的材料形成。
2.如權(quán)利要求1所述的結(jié)構(gòu)，其中所述間隔物由電介質(zhì)材料構(gòu)成。
3.如權(quán)利要求1所述的結(jié)構(gòu)，其中所述間隔物由導(dǎo)體材料構(gòu)成。
4.如權(quán)利要求1所述的結(jié)構(gòu)，其中所述柵極電極是場(chǎng)效應(yīng)晶體管的部件。
5.如權(quán)利要求1所述的結(jié)構(gòu)，其中所述間隔物由具有從約10至約25GPa模量的材料構(gòu)成。
6.如權(quán)利要求1所述的器件，其中所述間隔物由具有從約15至約20GPa模量的材料構(gòu)成。
7.一種制造半導(dǎo)體結(jié)構(gòu)的方法，包括在半導(dǎo)體襯底之上形成柵極電極，所述半導(dǎo)體襯底包括溝道區(qū)；及形成與所述柵極電極的側(cè)壁相鄰的間隔物，其中所述間隔物由具有從約10至約50GPa模量的材料形成。
8.如權(quán)利要求7所述的方法，其中所述間隔物由電介質(zhì)材料構(gòu)成。
9.如權(quán)利要求7所述的方法，其中所述柵極電極是場(chǎng)效應(yīng)晶體管的部件。
10.如權(quán)利要求7所述的方法，其中所述間隔物由具有從約10至約25GPa模量的材料構(gòu)成。
11.如權(quán)利要求7所述的方法，其中所述間隔物由具有從約15至約20GPa模量的材料構(gòu)成。
12.一種制造半導(dǎo)體結(jié)構(gòu)的方法，包括在半導(dǎo)體襯底之上形成柵極電極，所述半導(dǎo)體襯底包括溝道區(qū)；及形成與所述柵極電極的側(cè)壁相鄰的間隔物，其中所述間隔物由具有從約10至約50GPa模量的硅氧化物材料形成。
13.如權(quán)利要求12所述的方法，其中所述硅氧化物材料采用等離子體增強(qiáng)化學(xué)氣相沉積方法形成。
14.如權(quán)利要求13所述的方法，其中所述等離子體增強(qiáng)化學(xué)氣相沉積方法采用硅烷作為硅源材料且采用氧化亞氮作為氧化劑源材料。
15.如權(quán)利要求13所述的方法，其中所述等離子體增強(qiáng)化學(xué)氣相沉積方法采用從約400℃至約480℃的沉積溫度。
16.如權(quán)利要求13所述的方法，其中所述等離子體增強(qiáng)化學(xué)氣相沉積方法采用每秒約5至約25埃的沉積速率。
17.如權(quán)利要求12所述的方法，其中所述硅氧化物材料具有從約10至約25GPa的模量。
18.如權(quán)利要求12所述的方法，其中所述硅氧化物材料具有從約15至約20GPa的模量。
全文摘要
本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)及其制造方法，該半導(dǎo)體結(jié)構(gòu)采用具有溝道區(qū)的半導(dǎo)體襯底。柵極電極位于所述半導(dǎo)體襯底之上。間隔物定位為與所述柵極電極的側(cè)壁相鄰。所述間隔物由具有從約10至約50GPa模量的材料形成。所述模量提供溝道區(qū)中增強(qiáng)的應(yīng)力。
文檔編號(hào)H01L21/336GK1960004SQ20061014327
公開(kāi)日2007年5月9日 申請(qǐng)日期2006年11月1日 優(yōu)先權(quán)日2005年11月2日
發(fā)明者杜里塞蒂·奇戴姆巴拉奧, 亨利·K·厄托莫 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司