專利名稱：一種具有保護(hù)層的封裝結(jié)構(gòu)及其封裝方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種封裝結(jié)構(gòu)及其封裝方法，特別是一種具有保護(hù)層的封裝結(jié) 構(gòu)及其封裝方法。
背景技術(shù)：
圓片在研磨拋光過程中會(huì)產(chǎn)生放射狀的研磨刻痕，這些幾何磨痕包含無(wú)數(shù) 的微小裂縫和刮痕，往往造成殘留應(yīng)力處而導(dǎo)致圓片斷裂。另外，芯片切割過 程中產(chǎn)生的微小裂縫會(huì)沿著切割中的芯片邊緣處產(chǎn)生，造成殘留應(yīng)力的增加與 應(yīng)力集中的現(xiàn)象。不適當(dāng)?shù)男酒懈畛绦驎?huì)造成有瑕疵的結(jié)構(gòu)出現(xiàn)，這些芯片 缺陷亦是造成芯片斷裂與強(qiáng)度降低的原因。為減少在封裝過程中圓片的斷裂問題，目前發(fā)展出切割后研磨制造過程(Dicing Before Grinding, DBG)，首先在芯片背面利用切割刀片開槽，切入 深度約為最后芯片完成厚度再深一些，然后利用研磨機(jī)把芯片研磨至芯片分 開。其優(yōu)點(diǎn)在于研磨制造過程放在最后，所以在整個(gè)制造過程中芯片傳送都是 處理較厚的芯片，如此可減少因?yàn)閭魉褪д`所發(fā)生的破片率。DBG制造過程雖然可減少直接切割薄化圓片時(shí)所造成圓片背面崩裂的狀況，但是在DBG制 造過程，仍無(wú)法完全避免切割或研磨過程中芯片邊緣崩裂的問題。就圓片級(jí)封裝(Wafer-Level Packag， WLP)制造過程而言，其以圓片為 封裝處理的對(duì)象，而非如傳統(tǒng)封裝以單一芯片(Die)為加工目標(biāo)。由于WLP 制造過程不需要填膠(Underfill)及基板，可以大幅節(jié)省材料成本及時(shí)間。但 在WLP裸芯片取放與組裝制造過程中，裸芯片容易受到破撞而產(chǎn)生裂痕，影 響后續(xù)組裝的可靠度。另外，就埋入式封裝(Chip in Substrate Package, CiSP)制造過程而言，其為一種不需要打線及覆芯片凸塊的封裝技術(shù)，可直接在載板制造過程中同時(shí) 完成芯片連接，由組件的內(nèi)埋化，使得封裝面積大幅度縮小，并使多余的空間 能加入更多高功能性組件，為此以提高產(chǎn)品整體的封裝密度。但在內(nèi)埋芯片的 過程中，內(nèi)埋芯片的取放、固定與壓合過程中，非常容易造成芯片破裂。再者，目前芯片的組件結(jié)構(gòu)多采用低介電常數(shù)材料來(lái)降低多層金屬聯(lián)機(jī)中 時(shí)間延遲的效應(yīng)。為了達(dá)到低介電性質(zhì)，低介電常數(shù)材料多為組織松散，機(jī)械 強(qiáng)度不理想的結(jié)構(gòu)，故低介電常數(shù)材料所組成的多層金屬導(dǎo)線的架構(gòu)，易受應(yīng) 力擠壓而產(chǎn)生斷裂，導(dǎo)致斷線而破壞組件的運(yùn)作。為保護(hù)封裝過程中的芯片，在美國(guó)第6187615號(hào)專利案中揭示一種圓片級(jí) 封裝方法，提供強(qiáng)化層以包覆錫球周圍，并形成保護(hù)層于芯片邊緣，其中保護(hù) 層是形成在預(yù)切割縫道上方的表面，因此于切割完成后芯片邊緣并未完整被保 護(hù)層包覆。此外，為保護(hù)切割中的芯片邊緣，在美國(guó)專利公開號(hào)第2005/0110156 Al案中揭示一種圓片級(jí)封裝的保護(hù)芯片邊緣方式，將圓片黏合到纖維強(qiáng)化的合成 樹酯基板上，再切割圓片形成切口，于切口處形成聚合物層以保護(hù)芯片邊緣， 再將圓片完全切斷形成數(shù)個(gè)芯片。此案中作為保護(hù)層的聚合物僅形成于芯片邊 緣，而未對(duì)芯片邊緣以外的部份提供保護(hù)作用。然而，上述的芯片于各式封裝過程中易造成芯片斷裂或低介電常數(shù)材料受 損等損壞，因此提供一種全面性的保護(hù)措施，使芯片在封裝過程中不易產(chǎn)生芯 片斷裂而提高強(qiáng)度，并維持低介電常數(shù)材料的完整性實(shí)為一重要課題。發(fā)明內(nèi)容有鑒于現(xiàn)有技術(shù)所存在的問題，本發(fā)明提供--種具有保護(hù)層的封裝結(jié)構(gòu)及 其封裝方法，在芯片周圍填充或覆蓋保護(hù)層以增強(qiáng)芯片邊緣及側(cè)壁的機(jī)械強(qiáng) 度。另外，在圓片表面及預(yù)切割道中填充此保護(hù)層，可作為機(jī)械應(yīng)力的緩沖層， 提供芯片研磨過程的芯片與芯片保護(hù)。根據(jù)本發(fā)明的具有保護(hù)層的圓片級(jí)封裝方法，首先，提供圓片，此圓片具 有第一表面與第二表面。再形成數(shù)個(gè)缺口于第一表面，然后形成第-一保護(hù)層于 第一表面上與各缺口中。接著在第二表面薄化圓片，用以使各缺口中的第一保 護(hù)層裸露于第二表面。最后再切割各缺口以形成數(shù)個(gè)芯片。其中，位于第-一表 面上的第一保護(hù)層連接各缺口中的第一保護(hù)層。而位于第一表面—匕的第--保護(hù) 層至少覆蓋第表面的部分面積。另外，本發(fā)明還可于切割各缺口以形成數(shù)個(gè) 芯片之前形成第二保護(hù)層。第二保護(hù)層于第二表面上且連接各缺口中的第一保
護(hù)層。第二保護(hù)層至少覆蓋第二表面的部分面積。以上述方法制成的具有保護(hù)層的圓片級(jí)封裝結(jié)構(gòu)，其包括有圓片以及第--保護(hù)層。此圓片具有第一表面、第二表面與數(shù)個(gè)缺口，第一保護(hù)層位于第一表 面上與各缺口中，且第一保護(hù)層通過各缺口裸露于第二表面。其中，位于第--表面上的第一保護(hù)層連接各缺口中的第一保護(hù)層。而位于第一表面上的第一保 護(hù)層至少覆蓋第一表面的部分面積。另外，具有保護(hù)層的圓片級(jí)封裝結(jié)構(gòu)還可 包含第二保護(hù)層，其位于第二表面上，且第二保護(hù)層通過各缺口連接第一保護(hù) 層。第二保護(hù)層至少覆蓋第二表面的部分面積。此外，切割圓片級(jí)封裝結(jié)構(gòu)后形成的具有保護(hù)層的芯片級(jí)封裝結(jié)構(gòu)，其包 括有芯片以及第一保護(hù)層。此芯片具有第一表面與第二表面，第一保護(hù)層位于 第一表面上與芯片的至少一邊緣上，此邊緣連接第一表面與第二表面。其中位 于第一表面上的第一保護(hù)層連接位于邊緣的第一保護(hù)層。而第一表面上的第-保護(hù)層至少覆蓋第一表面的部分面積。另外，具有保護(hù)層的芯片級(jí)封裝結(jié)構(gòu)還 可包括第二保護(hù)層，其位于第二表面上，且第二保護(hù)層連接位于邊緣的第一保 護(hù)層。第二保護(hù)層至少覆蓋第二表面的部分面積。匕述的第一保護(hù)層和第二保護(hù)層皆為高分子聚合物層。除此之外，圓片的 第一表面還具有數(shù)個(gè)導(dǎo)線接墊，可形成數(shù)個(gè)電性信道于各導(dǎo)線接墊上，再形成 數(shù)個(gè)錫球于各電性信道上。利用本發(fā)明制作的保護(hù)層可填充在預(yù)切割道中或覆蓋在芯片邊緣及表面， 可提供圓片研磨過程的芯片與芯片保護(hù)，并可避免圓片在運(yùn)送過程中受到碰撞 而損壞，又可增加圓片與芯片的機(jī)械強(qiáng)度以利后續(xù)封裝程序。以下在實(shí)施方式中詳細(xì)敘述本發(fā)明的詳細(xì)特征以及優(yōu)點(diǎn)，其內(nèi)容足以使任 何熟習(xí)相關(guān)技藝者了解本發(fā)明的技術(shù)內(nèi)容并據(jù)以實(shí)施，且根據(jù)本說(shuō)明書所揭露 的內(nèi)容、申請(qǐng)專利范圍及圖式，任何熟習(xí)相關(guān)技藝者可輕易地理解本發(fā)明相關(guān) 的目的及優(yōu)點(diǎn)。以下結(jié)合附圖和具體實(shí)施例對(duì)本發(fā)明進(jìn)行詳細(xì)描述，但不作為對(duì)本發(fā)明的限定。


圖1為本發(fā)明的第一實(shí)施例的封裝結(jié)構(gòu)圖；圖2A至圖2G為本發(fā)明的第一實(shí)施例的封裝方法流程示意圖； 圖3A與圖3B為本發(fā)明的第二實(shí)施例的示意圖； 圖4A與圖4B為本發(fā)明的第三實(shí)施例的示意圖 圖5A與圖5B為本發(fā)明的第四實(shí)施例的示意圖 圖6A與圖6B為本發(fā)明的第五實(shí)施例的示意圖 圖7A與圖7B為本發(fā)明的第六實(shí)施例的示意圖；以及 圖8A與圖8B為本發(fā)明的第七實(shí)施例的示意圖。 其中，附圖標(biāo)記10基板10b、 10c導(dǎo)線接墊11保護(hù)層lib第二保護(hù)層20 載體31 錫球101第一表面103邊緣10a 缺口 10d鈍化層lla第一保護(hù)層30電性信道 102第二表面具體實(shí)施方式
為使對(duì)本發(fā)明的目的、構(gòu)造、特征、及其功能有進(jìn)一步的了解，茲配合實(shí) 施例詳細(xì)說(shuō)明如下。以上的關(guān)于本發(fā)明內(nèi)容的說(shuō)明及以下的實(shí)施方式的說(shuō)明用 以示范與解釋本發(fā)明的原理，并且提供本發(fā)明的專利申請(qǐng)范圍更進(jìn)一步的解 釋。請(qǐng)參閱圖1為本發(fā)明的第一實(shí)施例的封裝結(jié)構(gòu)圖。如圖中所示，此芯片級(jí) 封裝結(jié)構(gòu)包括有一基板10以及一保護(hù)層11?；?0具有一第一表面101與 一第二表面102，保護(hù)層11位于第一表面101與基板10的數(shù)個(gè)邊緣103上， 邊緣103連接第一表面101與第二表面102。而第一表面101上的保護(hù)層11 覆蓋第- -表面101的部分面積。本發(fā)明的保護(hù)層11為以高分子聚合物所制成， 可保護(hù)基板10而避免其破裂受損，同時(shí)也能保護(hù)第 表面101所含的低介電 常數(shù)材料。另外，第一表面101具有數(shù)個(gè)導(dǎo)線接墊10b。導(dǎo)線接墊lOb為導(dǎo)線 重分布(redistribution)后形成于第一表面101的導(dǎo)電區(qū)域。在各導(dǎo)線接墊10b上形成有數(shù)個(gè)電性信道30。而在各電性信道30上形成有數(shù)個(gè)錫球31。因 此，第一表面101上的保護(hù)層11同時(shí)也提供了鈍化層(passivation layer) 的功能。此外，錫球31可提供后續(xù)覆晶接合等封裝程序之用。請(qǐng)參閱圖2A至圖2G以詳細(xì)說(shuō)明第一實(shí)施例的封裝方法。如圖2A所示， 先提供圓片級(jí)的基板IO，其具有第一表面101與第二表面102?；?0為硅 圓片，第一表面101具有電路布線(圖中未示)。接下來(lái)如圖2B所示，形成 數(shù)個(gè)缺口 10a于第一表面101，缺口 10a的深度略深于最后芯片完成的厚度。 接著如圖2C與圖2D所示，形成保護(hù)層11于第一表面101上與各缺口 10a中。 先利用沉積、印刷、或涂布等方式將高分子聚合物覆蓋在第一表面101上，并 填充于各缺口10a中，而形成保護(hù)層ll (如圖2C所示)，如此使得切割缺口 10a時(shí)造成的裂縫可被高分子聚合物填補(bǔ)，在后續(xù)封裝程序中避免裂縫持續(xù)擴(kuò) 大而實(shí)現(xiàn)保護(hù)芯片的功效。接著對(duì)保護(hù)層11執(zhí)行一蝕刻制造過程，以裸露出 第一表面101的數(shù)個(gè)導(dǎo)線接墊10b (如圖2D所示)。最后形成的保護(hù)層11圖 案為第一表面101上的保護(hù)層11連接缺口 10a中的保護(hù)層11，且保護(hù)層11 覆蓋第一表面101除了導(dǎo)線接墊10b以外的面積。接下來(lái)如圖2E所示，薄化基板10的第二表面102，用以使缺口10a中的 保護(hù)層11裸露于第二表面102。先利用載體20吸附基板10的第一表面101， 再由第二表面102以研磨或蝕刻的方式來(lái)薄化基板10，薄化完成后缺口 10a 中的保護(hù)層11便可裸露于第二表面102。由于保護(hù)層11填補(bǔ)了缺口 10a于切 割時(shí)產(chǎn)生的裂縫，并且覆蓋部份第一表面IOI，提供強(qiáng)化芯片表面與邊緣的效 果，使得在研磨過程中基板10不易破裂受損，亦不易產(chǎn)生裂縫。完成薄化基板10的第二表面102后移除載體20。接著如圖2F所示，形 成數(shù)個(gè)電性信道30于各導(dǎo)線接墊10b上。于本實(shí)施利中，電性信道30可為金 屬多層膜，利用蒸鍍或?yàn)R鍍等方法形成于導(dǎo)線接墊10b上。因此，第一表面 101上的保護(hù)層11亦做為鈍化層之用。然后如圖2G所示，形成數(shù)個(gè)錫球31 于各電性信道30上。先在電性信道30上以蒸鍍、電鍍或印刷法等方式形成焊 錫層，再經(jīng)過回流的步驟以長(zhǎng)成球狀的錫球31。電性信道30可以加強(qiáng)與錫球 31和導(dǎo)線接墊10b間的黏著性，并且可以避免生成脆性的介金屬化合物 (intermetallic compound)。而錫球31是做為后續(xù)覆晶封裝程序之用。最 后再切割各缺口 10a以形成數(shù)個(gè)芯片級(jí)的基板10，如圖1所示。 在第一實(shí)施例中，切割后的芯片級(jí)基板10上具有數(shù)個(gè)導(dǎo)線接墊10b、電性信道30與錫球31 ，但本發(fā)明并不限于數(shù)個(gè)，亦可為具有單一個(gè)導(dǎo)線接墊10b、 電性信道30與錫球31。此外，第一實(shí)施例的圓片級(jí)封裝結(jié)構(gòu)，可參閱圖2G 以詳細(xì)說(shuō)明如下，其包括有圓片級(jí)基板10以及保護(hù)層11?；?0具有第一 表面101、第二表面102與數(shù)個(gè)缺口 10a，保護(hù)層11位于第一表面101上與各 缺口 10a中，且保護(hù)層11通過各缺口 10a裸露于第二表面102。此外，位于 第-一表面101上的保護(hù)層11連接各缺口 10a中的保護(hù)層11，且第一表面101 上的保護(hù)層ll覆蓋第一表面101除了導(dǎo)線接墊10b以外的面積。另外，第一 實(shí)施例的圓片級(jí)封裝結(jié)構(gòu)還包括電性信道30，位于各導(dǎo)線接墊10b上，以及 錫球31，位于各電性信道30上。另外，第一實(shí)施例的芯片級(jí)封裝結(jié)構(gòu)可應(yīng)用于埋入式封裝制造過程中，因 保護(hù)層11的包覆可提供較佳的抗受力，避免埋入制造過程中或封裝外體形變 時(shí)，因應(yīng)力造成內(nèi)部芯片斷裂。此時(shí)，本發(fā)明的埋入式芯片級(jí)封裝結(jié)構(gòu)還包括 有一承載體(圖中未示)，用以使包覆有保護(hù)層11的芯片IO埋入于承載體內(nèi)， 并且有金屬導(dǎo)線將芯片10的訊號(hào)導(dǎo)引到承載體外。接著，請(qǐng)參閱圖3A與圖3B以詳細(xì)說(shuō)明本發(fā)明的第二實(shí)施例的封裝方法。 如圖3A所示，先提供圓片級(jí)的基板10，其具有第一表面101與第二表面102。 之后，形成數(shù)個(gè)缺口 10a于第一表面101，并形成第一保護(hù)層lla于第一表面 IOI上與各缺口 10a中。第一保護(hù)層lla填補(bǔ)了切割缺口 10a時(shí)造成的裂縫， 在后續(xù)封裝程序中可避免裂縫持續(xù)擴(kuò)大而達(dá)成保護(hù)芯片的功效。接著，蝕刻第 一保護(hù)層lla，以裸露出第一表面101的數(shù)個(gè)導(dǎo)線接墊10b。接下來(lái)薄化基板 10的第二表面102，以使缺口 10a中的第一保護(hù)層lla裸露于第二表面102。 由于第一保護(hù)層lla填補(bǔ)了缺口 10a于切割時(shí)產(chǎn)生的裂縫，并且覆蓋部份第一 表面101，提供強(qiáng)化芯片表面與邊緣的效果，使得在研磨過程中基板10不易 破裂受損，亦不易產(chǎn)生裂縫。上述的步驟可參考第一實(shí)施例中敘述的方法。接著，形成第二保護(hù)層lib于第二表面102上，第二保護(hù)層lib連接各缺 口 10a中的第一保護(hù)層11a。于本實(shí)施例中，第一保護(hù)層lla與第二保護(hù)層lib 皆為高分子聚合物層。此時(shí)形成的第--保護(hù)層lla與第二保護(hù)層lib的圖案為 第-一表面101上的第一保護(hù)層lla連接各缺口 10a中的第一保護(hù)層lla，而第 一表面101匕的第一保護(hù)層lla覆蓋第一表面101除了導(dǎo)線接墊10b以外的面 積，且第二保護(hù)層llb完全覆蓋第二表面102。最后再切割各缺口 10a以形成 數(shù)個(gè)芯片級(jí)的基板IO，如圖3B所示。第二實(shí)施例的圓片級(jí)封裝結(jié)構(gòu)，如圖3A所示，包括有圓片級(jí)基板IO、第 一保護(hù)層lla與第二保護(hù)層llb。第一表面101上的第一保護(hù)層lla連接各缺 口 10a中的第一保護(hù)層11a。而第一表面上的第一保護(hù)層lla覆蓋第一表面101 除了導(dǎo)線接墊10b以外的面枳。第二保護(hù)層lib位于第二表面102上，且第二 保護(hù)層llb通過各缺口 10a連接第一保護(hù)層lla，又第二保護(hù)層llb完全覆蓋 第二表面102。因此，由第一保護(hù)層lla與第二保護(hù)層llb來(lái)填補(bǔ)因?yàn)榍懈钊?口 10a和研磨第二表面102時(shí)造成的縫隙，可強(qiáng)化芯片結(jié)構(gòu)，避免圓片在運(yùn)送 過程中裂縫擴(kuò)大或因碰撞而受損。另外，切割圓片級(jí)封裝結(jié)構(gòu)后形成的芯片級(jí) 封裝結(jié)構(gòu)，如圖3B所示，第一保護(hù)層lla位于第一表面101上與邊緣103， 而第二保護(hù)層lib位于第二表面102上，且第二保護(hù)層lib連接邊緣103的第 一保護(hù)層lla。此時(shí)芯片級(jí)基板10除了導(dǎo)線接墊10b以外的面積都被第一保 護(hù)層lla和第二保護(hù)層lib包覆，當(dāng)基板10厚度極小的狀況下，受到外力撓 曲時(shí)，因第 保護(hù)層lla和第二保護(hù)層lib的包覆可提供較佳的抗受力，且避 免裂縫因外力撓曲而擴(kuò)大。因此，在可撓性電子模塊中組裝本發(fā)明的芯片級(jí)封 裝結(jié)構(gòu)，能使可撓性電子模塊撓曲時(shí)，芯片級(jí)封裝結(jié)構(gòu)隨之撓曲。另外，第二實(shí)施例中導(dǎo)線接墊10b上可如第一實(shí)施例再形成電性信道和錫 球(圖中未不)以供后續(xù)封裝程序所用，因此第一表面101上的第一保護(hù)層 lla亦提供鈍化層的用途。除此之外，第二實(shí)施例的芯片級(jí)封裝結(jié)構(gòu)可應(yīng)用在埋入式封裝制造程中， 因第一保護(hù)層lla和第二保護(hù)層lib的包覆可提供較佳的抗受力，避免埋入制 造過程中或封裝外體形變時(shí)，因應(yīng)力造成內(nèi)部芯片斷裂。另外，本發(fā)明的埋入 式芯片級(jí)封裝結(jié)構(gòu)還包括有-承載體(圖中未示)，用以使包覆有第一保護(hù)層 lla與第二保護(hù)層lib的芯片10埋入于承載體內(nèi)，并且有金屬導(dǎo)線將芯片10 的訊號(hào)導(dǎo)引到承載體外。請(qǐng)參閱圖4A與圖4B以說(shuō)明本發(fā)明的第三實(shí)施例。如圖4A所示，如同前 述的方法在岡片級(jí)基板10的第一表面101與缺口 10a中形成第一保護(hù)層lla， 并在第二表面102上形成第二保護(hù)層llb。于本實(shí)施例中，第二保護(hù)層llb只 形成在缺口 10a周圍的第二表面102上，其形成方法為先沉積和涂布高分子聚
合物層于第二表面102上，再以蝕刻等方式形成第二保護(hù)層lib的圖案，也可 直接印刷或噴印高分子聚合物層于第二表面102上，形成第二保護(hù)層lib的圖 案。最后再切割各缺口 10a以形成數(shù)個(gè)芯片級(jí)的基板10，如圖4B所示。第三 實(shí)施例的圓片級(jí)封裝結(jié)構(gòu)如圖4A所示，第一表面101上的第一保護(hù)層lla連 接各缺口 10a中的第一保護(hù)層lla。而第一表面上的第一保護(hù)層lla覆蓋第一 表面101除了導(dǎo)線接墊10b以外的面積。第二保護(hù)層lib位于第二表面102 上，且第二保護(hù)層llb通過各缺口 10a連接第一保護(hù)層lla，又第二保護(hù)層lib 只覆蓋缺口 10a周圍之第二表面102。此時(shí)第一保護(hù)層lla與第二保護(hù)層lib 可填補(bǔ)缺口 10a周圍的縫隙，并且保護(hù)缺口 10a附近因研磨第二表面102造成 的縫隙，如此可避面將基板10由圓片切割成芯片時(shí)導(dǎo)致裂縫的擴(kuò)大，強(qiáng)化芯 片邊緣，且避免芯片邊緣因切割而損傷。另外，切割圓片級(jí)封裝結(jié)構(gòu)后形成的 芯片級(jí)封裝結(jié)構(gòu)，如圖4B所示，在此實(shí)施例中，第二表面102僅于靠近邊緣 103處有第二保護(hù)層llb，不但可保護(hù)芯片邊緣避免損傷，亦可應(yīng)用在高功率 組件上，方便第二表面102進(jìn)行散熱。另外，第三實(shí)施例中導(dǎo)線接墊10b上可 如第一實(shí)施例再形成電性信道和錫球以供后續(xù)封裝程序所用，因此第一表面 101上的第一保護(hù)層lla亦提供鈍化層的用途。第三實(shí)施例的具有保護(hù)層的芯 片級(jí)封裝結(jié)構(gòu)可應(yīng)用在埋入式封裝制造過程中。請(qǐng)參閱圖5A與圖5B以說(shuō)明本發(fā)明的第四實(shí)施例。如圖5A所示，圓片級(jí) 基板10的第 一表面101具有數(shù)個(gè)導(dǎo)線接墊10c與數(shù)個(gè)鈍化層10d (其數(shù)量在 此僅作為說(shuō)明用途，本發(fā)明不以此為限)。保護(hù)層11只形成在缺口 10a中與 缺口 10a周圍的第一表面101，由于第一表面101已具有鈍化層10d，保護(hù)層 ll只需覆蓋缺口 10a周圍以提供保護(hù)用途。另外，切割基板10將圓片形成芯 片，如圖5B所示，芯片級(jí)基板10只有邊緣103與其附近的第一表面101上有 保護(hù)層11，可填補(bǔ)邊緣103的縫隙，強(qiáng)化芯片邊緣以避免損傷。在此實(shí)施例 中可先利用微影制造過程設(shè)計(jì)保護(hù)層11的圖案，再于所需位置上涂布高分子 聚合物。在此實(shí)施例中，僅需將保護(hù)層11形成于缺口 10a周圍，將此方法整 合于原有制造過程中，將不影響基板IO原有的電路分布。另外，第四實(shí)施例 中導(dǎo)線接墊10c上可如第-實(shí)施例再形成電性信道和錫球以供后續(xù)封裝程序 所用。第四實(shí)施例的具有保護(hù)層的芯片級(jí)封裝結(jié)構(gòu)可應(yīng)用在埋入式封裝制造過 程中。 請(qǐng)參閱圖6A與圖6B以說(shuō)明本發(fā)明的第五實(shí)施例。如圖6A所示，圓片級(jí) 基板10的第一表面101具有數(shù)個(gè)導(dǎo)線接墊10c與數(shù)個(gè)鈍化層10d。第一保護(hù) 層lla只形成在缺口 10a中與缺口 lOa周圍的第一表面lOl，由于第一表面lOl 已具有鈍化層10d，保護(hù)層11只需覆蓋缺口 10a周圍以提供保護(hù)用途。第二 保護(hù)層lib完全覆蓋第二表面102，且通過缺口 10a連接第一保護(hù)層lla。當(dāng) 基板10厚度極小的狀況下，受到外力撓曲時(shí)，因第一保護(hù)層lla和第二保護(hù) 層llb的包覆可提供較佳的抗受力，且避免裂縫因外力撓曲而擴(kuò)大。因此，在 可撓性電子模塊中組裝本發(fā)明的芯片級(jí)封裝結(jié)構(gòu)如圖6B所示，能使可撓性電 子模塊撓曲時(shí)，芯片級(jí)封裝結(jié)構(gòu)隨之撓曲。另外，在埋入式封裝制造過程中， 因第-保護(hù)層lla和第二保護(hù)層lib的包覆可提供較佳的抗受力，避免埋入制 造過程中或封裝外體形變時(shí)，因應(yīng)力造成內(nèi)部芯片斷裂。將第一保護(hù)層lla 形成于缺口l()a周圍，則不影響基板10原有的電路分布。另外，第五實(shí)施例 中導(dǎo)線接墊10c上可如第一實(shí)施例再形成電性信道和錫球(圖中未示)以供后 續(xù)封裝程序所用。請(qǐng)參閱圖7A與圖7B以說(shuō)明本發(fā)明的第六實(shí)施例。如圖7A所示，圓片級(jí) 基板10的第一表面101具有數(shù)個(gè)導(dǎo)線接墊10c與數(shù)個(gè)鈍化層10d。第一保護(hù) 層lla只形成在缺口 10a中與缺口 10a周圍的第-一表面101，由于第一表面101 已具有鈍化層10d，保護(hù)層11只需覆蓋缺口 10a周圍以提供保護(hù)用途。第二 保護(hù)層llb只覆蓋缺口 10a周圍的第二表面102。此時(shí)第一保護(hù)層lla與第二 保護(hù)層lib可填補(bǔ)缺口 10a周圍的縫隙，并且保護(hù)缺口 10a附近因研磨第二表 面102造成的縫隙，如此可避面將基板10由圓片切割成芯片時(shí)導(dǎo)致裂縫的擴(kuò) 大，強(qiáng)化芯片邊緣，且避免芯片邊緣因切割而損傷。另外，如圖7B所示，第 二表面102僅于靠近邊緣103處有第二保護(hù)層llb，不但可保護(hù)芯片邊緣避免 損傷，亦可應(yīng)用在高功率組件上，方便第二表面102進(jìn)行散熱。將第一保護(hù)層 lla形成于缺口 10a周圍，則不影響基板IO原有的電路分布。另外，第六實(shí) 施例中導(dǎo)線接墊10c上可如第一實(shí)施例再形成電性信道和錫球以供后續(xù)封裝 程序所用。第六實(shí)施例的具有保護(hù)層的芯片級(jí)封裝結(jié)構(gòu)可應(yīng)用在埋入式封裝制 造過程中。請(qǐng)參閱圖8A與圖8B以說(shuō)明本發(fā)明的第七實(shí)施例。如圖8A所示，本實(shí)施 例與以上實(shí)施例最大不同之處在于本實(shí)施例并未于第一表面101上涂布第一 保護(hù)層lla，亦即當(dāng)圓片級(jí)基板10的第一表面101形成數(shù)個(gè)缺口 10a后(如第 2B圖所示)，先利用載體20吸附基板10的第一表面101，再由第二表面102 以研磨或蝕刻的方式來(lái)薄化基板10。如圖8B所示，當(dāng)研磨或蝕刻第二表面102 至數(shù)個(gè)缺口 10a裸露于其外時(shí)，將第二保護(hù)層lib完全涂布于第二表面102 上并充填于數(shù)個(gè)缺口中。如此，本實(shí)施例的第二保護(hù)層llb可填補(bǔ)了缺口 10a 于切割時(shí)所產(chǎn)生的裂縫以及第二表面102于研磨或蝕刻過程中所造成的缺陷。 當(dāng)然，本實(shí)施例的圓片級(jí)封裝結(jié)構(gòu)如同上述實(shí)施例，可應(yīng)用于埋入式封裝制造 過程中，亦可切割缺口 10a而形成芯片級(jí)封裝結(jié)構(gòu)，重復(fù)的步驟于此即不再多 加贅述。綜上所述，本發(fā)明的具有保護(hù)層的封裝結(jié)構(gòu)及其封裝方法，可在芯片周圍 填充或覆蓋聚合物形成的保護(hù)層，以增強(qiáng)芯片邊緣及側(cè)壁的機(jī)械強(qiáng)度。此外， 在預(yù)切割道中填充聚合物以形成保護(hù)層，可提供芯片研磨過程的芯片與芯片保 護(hù)。此保護(hù)層使得薄化后的芯片受力撓曲時(shí)，有較佳的抗受力。再者，于芯片 的周圍填充或覆蓋聚合物以形成保護(hù)層，可使芯片在埋入式封裝(CiSP)中獲 得較佳的保護(hù)。另外，在可撓性電子模塊的基板上組裝本發(fā)明的芯片級(jí)封裝結(jié) 構(gòu)，可使可撓性電子模塊撓曲時(shí)，薄化后的芯片可以隨之撓曲。依照芯片所需 的用途，可形成不同的保護(hù)層圖案，以提供最適合的保護(hù)方式。當(dāng)然，本發(fā)明還可有其它多種實(shí)施例，在不背離本發(fā)明精神及其實(shí)質(zhì)的情 況下，熟悉本領(lǐng)域的技術(shù)人員當(dāng)可根據(jù)本發(fā)明作出各種相應(yīng)的改變和變形，但 這些相應(yīng)的改變和變形都應(yīng)屬于本發(fā)明所附的權(quán)利要求的保護(hù)范圍。
權(quán)利要求
1、一種圓片級(jí)封裝方法，其特征在于，包括提供一圓片，該圓片具有一第一表面與一第二表面；形成至少一缺口于該第一表面；形成一第一保護(hù)層于該第一表面上與各該缺口中；及薄化該第二表面，以使各該缺口中的該第一保護(hù)層裸露于該第二表面。
2、 根據(jù)權(quán)利要求1所述的圓片級(jí)封裝方法，其特征在于，還包括 切割各該缺口以形成至少一芯片。
3、 根據(jù)權(quán)利要求2所述的圓片級(jí)封裝方法，其特征在于，還包括 以各該芯片進(jìn)行一埋入式封裝制造過程。
4、 根據(jù)權(quán)利要求1所述的圓片級(jí)封裝方法，其特征在于，還包括 于薄化該第二表面的步驟前，對(duì)該第一保護(hù)層執(zhí)行一蝕刻制造過程，使得該第一保護(hù)層形成數(shù)個(gè)電性信道。
5、 根據(jù)權(quán)利要求4所述的圓片級(jí)封裝方法，其特征在亍，還包括 將數(shù)個(gè)錫球錫焊于該數(shù)個(gè)電性信道上。
6、 根據(jù)權(quán)利要求1所述的圓片級(jí)封裝方法，其特征在于，薄化該第二表 面為研磨或蝕刻方式執(zhí)行。
7、 根據(jù)權(quán)利要求1所述的圓片級(jí)封裝方法，其特征在于，該第一保護(hù)層 為一高分子聚合物層。
8、 根據(jù)權(quán)利要求1所述的圓片級(jí)封裝方法，其特征在于，還包括 形成一第二保護(hù)層于該第二表面上，該第二保護(hù)層連接各該缺口中的該第一保護(hù)層。
9、 根據(jù)權(quán)利要求8所述的圓片級(jí)封裝方法，其特征在于，還包括 切割各該缺口以形成至少 -芯片。
10、 根據(jù)權(quán)利要求9所述的圓片級(jí)封裝方法，其特征在于，還包括 以各該芯片進(jìn)行一埋入式封裝制造過程。
11、 根據(jù)權(quán)利要求1所述的圓片級(jí)封裝方法，其特征在于，該第二保護(hù)層 為一高分子聚合物層。
12、 一種圓片級(jí)封裝方法，其特征在于，包括 提供一圓片，該圓片具有一第一表面與一第二表面； 形成至少- 缺口于該第一表面； 提供一載體以吸附該第 一表面；薄化該第二表面，以使各該缺口層裸露于該第二表面；及 形成一保護(hù)層于該第二表面上與各該缺口中。
13、 根據(jù)權(quán)利要求12所述的圓片級(jí)封裝方法，其特征在于，還包括 切割各該缺口以形成至少一芯片。
14、 根據(jù)權(quán)利要求13所述的圓片級(jí)封裝方法，其特征在于，還包括 以各該芯片進(jìn)行一埋入式封裝制造過程。
15、 根據(jù)權(quán)利要求12所述的圓片級(jí)封裝方法，其特征在于，薄化該第二表面為研磨或蝕刻方式執(zhí)行，
16、 根據(jù)權(quán)利要求12所述的圓片級(jí)封裝方法，其特征在于，該保護(hù)層為 一高分子聚合物層。
17、 一種圓片級(jí)封裝結(jié)構(gòu)，其特征在于，包括有一圓片，該圓片具有一第一表面、 一第二表面與至少一缺口；及 一第一保護(hù)層，該第一保護(hù)層位于該第一表面上與各該缺口中，且該第一 保護(hù)層通過各該缺口裸露于該第二表面。
18、 根據(jù)權(quán)利要求n所述的圓片級(jí)封裝結(jié)構(gòu)，其特征在于，位于該第一表面上的該第一保護(hù)層連接各該缺口中的該第一保護(hù)層。
19、 根據(jù)權(quán)利要求17所述的圓片級(jí)封裝結(jié)構(gòu)，其特征在于，位于該第一表面上的該第一保護(hù)層至少覆蓋該第-表面的部分面積。
20、 根據(jù)權(quán)利要求17所述的圓片級(jí)封裝結(jié)構(gòu)，其特征在于，該第一表面 具有至少一導(dǎo)線接墊。
21、 根據(jù)權(quán)利要求20所述的圓片級(jí)封裝結(jié)構(gòu)，其特征在于，還包括至少 一電性信道，位于各該導(dǎo)線接墊上。
22、 根據(jù)權(quán)利要求21所述的圓片級(jí)封裝結(jié)構(gòu)，其特征在于，還包括至少 一錫球，位于各該電性信道上。
23、 根據(jù)權(quán)利要求17所述的圓片級(jí)封裝結(jié)構(gòu)，其特征在于，該第一保護(hù) 層為一高分子聚合物層。
24、 根據(jù)權(quán)利要求17所述的圓片級(jí)封裝結(jié)構(gòu)，其特征在于，還包括一第 二保護(hù)層，位于該第二表面上，且該第二保護(hù)層通過各該缺口連接該第一保護(hù)層。
25、 根據(jù)權(quán)利要求24所述的圓片級(jí)封裝結(jié)構(gòu)，其特征在于，該第二保護(hù) 層至少覆蓋該第二表面的部分面積。
26、 根據(jù)權(quán)利要求24所述的圓片級(jí)封裝結(jié)構(gòu)，其特征在于，該第二保護(hù) 層為一高分子聚合物層。
27、 一種芯片級(jí)封裝結(jié)構(gòu)，其特征在于，包括有 一芯片，該芯片具有一第一表面與一第二表面；及-第一保護(hù)層，該第一保護(hù)層位于該第一表面與該芯片的至少一邊緣上， 該邊緣連接該第一表面與該第二表面。
28、 根據(jù)權(quán)利要求27所述的芯片級(jí)封裝結(jié)構(gòu)，其特征在于，還包括一承 載體，用以使包覆有該第一保護(hù)層的該芯片埋入于該承載體內(nèi)。
29、 根據(jù)權(quán)利要求27所述的芯片級(jí)封裝結(jié)構(gòu)，其特征在于，該第一表面 具有至少一導(dǎo)線接墊。
30、 根據(jù)權(quán)利要求29所述的芯片級(jí)封裝結(jié)構(gòu)，其特征在于，還包括至少 一電性信道，位于該導(dǎo)線接墊上。
31、 根據(jù)權(quán)利要求30所述的芯片級(jí)封裝結(jié)構(gòu)，其特征在于，還包括至少 一錫球，位于各該電性信道上。
32、 根據(jù)權(quán)利要求27所述的芯片級(jí)封裝結(jié)構(gòu)，其特征在于，該第一保護(hù) 層為一高分子聚合物層。
33、 根據(jù)權(quán)利要求27所述的芯片級(jí)封裝結(jié)構(gòu)，其特征在于，還包括一第二保護(hù)層，位于該芯片的該第二表面上，且該第二保護(hù)層連接位于該邊緣的該第一保護(hù)層。
34、 根據(jù)權(quán)利要求33所述的芯片級(jí)封裝結(jié)構(gòu)，其特征在于，還包括一承 載體，用以使包覆有該第一保護(hù)層與該第二保護(hù)層的該芯片埋入于該承載體 內(nèi)。
35、 根據(jù)權(quán)利要求33所述的芯片級(jí)封裝結(jié)構(gòu)，其特征在于，該第二保護(hù) 層至少覆蓋該第二表面的部分面積。
36、 根據(jù)權(quán)利要求33所述的芯片級(jí)封裝結(jié)構(gòu)，其特征在于，該第二保護(hù) 層為一高分子聚合物層。
全文摘要
一種具有保護(hù)層的封裝結(jié)構(gòu)及其封裝方法，在圓片表面及預(yù)切割道中形成保護(hù)層以提供圓片研磨過程的芯片與芯片保護(hù)，并可避免圓片在運(yùn)送過程中受到碰撞而損壞，又可增加圓片與芯片的機(jī)械強(qiáng)度以利后續(xù)封裝程序。
文檔編號(hào)H01L23/00GK101131915SQ20061011157
公開日2008年2月27日 申請(qǐng)日期2006年8月23日 優(yōu)先權(quán)日2006年8月23日
發(fā)明者張恕銘, 沈里正 申請(qǐng)人:財(cái)團(tuán)法人工業(yè)技術(shù)研究院