專利名稱：Cmos影像感測組件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種影像感測(image sens or)組件，特別是有關(guān)于一種結(jié)合栓固式光二極管(pinned photodiode)的互補(bǔ)式金屬氧化物半導(dǎo)體(CMOS)影像感測組件，可以降低時鐘饋入(clock feedthrough)，并改善動態(tài)范圍(dynamic range)。
背景技術(shù)：
如熟習(xí)該項技藝者所知，互補(bǔ)式金氧半導(dǎo)體(complementarymetal-oxide-semiconductor，CMOS)影像感測組件已被廣泛應(yīng)用在手機(jī)、相機(jī)等數(shù)字電子產(chǎn)品中。通常，CMOS影像感測組件包括有多個像素單元(unitpixels)，每一像素單元具有一光感應(yīng)區(qū)域(light-sensing region)以及一外圍電路區(qū)域(peripheral circuit region)。每一個像素單元還具有一光感應(yīng)件(light-sensing element)，例如，光二極管(photodiode)，形成在其光感應(yīng)區(qū)域內(nèi)，以及多個晶體管，形成在其外圍電路區(qū)域內(nèi)。光二極管可以感應(yīng)入射光線，并累積入射光線所產(chǎn)生的影像電荷。
圖1繪示的是傳統(tǒng)CMOS影像感測組件具有四個晶體管的像素單元(four-transistor(4T)pixel cell)10的布局示意圖。圖2繪示的是圖1中沿著切線I-I’的剖面示意圖。傳統(tǒng)CMOS影像感測組件的像素單元10包括有一設(shè)于基材中的電荷累積區(qū)域(charge accumulating region)20。在電荷累積區(qū)域20形成有一「栓固式」光二極管22。另提供有一轉(zhuǎn)換柵極(transfergate)30用來將產(chǎn)生在電荷累積區(qū)域20內(nèi)的光電電荷移轉(zhuǎn)至一浮置的擴(kuò)散區(qū)域(floating diffusion)25。所謂的「栓固式(pinned)」光二極管表示當(dāng)該二極管處于一完全空乏狀態(tài)時，其勢能(potential)即被「栓固」局限在一固定值。
前述浮置的擴(kuò)散區(qū)域25一般又與一從源極隨耦器晶體管(sourcefollower transistor)的柵極34耦合。從源極晶體管提供一輸出信號予一列存取晶體管(row select access transistor)，且該列存取晶體管具有一柵極36。另一晶體管，具有一柵極32，也就是所謂的重置晶體管(resettrarsistor)，則是用來重設(shè)浮置的擴(kuò)散區(qū)域25，使其回復(fù)到某個電荷準(zhǔn)位。如圖1所示，在各晶體管的柵極32、34、36的兩側(cè)另提供有N型摻雜漏極/源極區(qū)域(N-type doped source/drain regions)27。此外，靠近轉(zhuǎn)換柵極30的浮置的擴(kuò)散區(qū)域25通常亦為N型摻雜。
如圖2所示，電荷累積區(qū)域20明顯以「栓固式」光二極管22型態(tài)呈現(xiàn)，其包括一PNP接面區(qū)域，由一表面P+栓固層(surface P+pinning layer)24、一N型光二極管區(qū)域26以及P型基底12所構(gòu)成。由于「栓固式」光二極管22包含有兩個P型區(qū)域12及24，因此可以將夾在其中的N型光二極管區(qū)域26完全空乏，并栓固局限在一固定電壓(pinning voltage)。另外，在P型基底12的表面上形成有溝渠絕緣區(qū)域(trench isolation regions)15，其可以利用公知的淺溝絕緣制程(shallow trench isolation，STI)或利用區(qū)域氧化法(local oxidation of silicon，LOCOS)形成之。
然而，傳統(tǒng)CMOS影像感測組件的主要缺點在于其動態(tài)范圍(dynamicrange)及電荷轉(zhuǎn)換效率(charge transfer efficiency)皆嫌不足。如圖2所示，轉(zhuǎn)換柵極30與位于其下方的N型光二極管區(qū)域26之間的重疊區(qū)域以A表示，表面P+栓固層24與轉(zhuǎn)換柵極30正下方的P型基底12之間的距離則以B表示。為了提高傳統(tǒng)CMOS影像感測組件的電荷轉(zhuǎn)換效率，通常需要使重疊區(qū)域A越大越好，若表面P+栓固層24與轉(zhuǎn)換柵極30正下方的P型基底12之間的距離B過小，則會發(fā)生所謂的「夾斷(pinch-off)」現(xiàn)象，并導(dǎo)致電荷轉(zhuǎn)換變差、動態(tài)范圍變窄以及影像遲滯(image lags)等問題。
為了提供較大的重疊區(qū)域A以及較大的距離B，過去皆以所謂的非自我對準(zhǔn)(non-self alignment)方法來制作像素單元與影像感測組件。根據(jù)這種非自我對準(zhǔn)方法，N型光二極管區(qū)域26是在定義轉(zhuǎn)換柵極30之前，先利用一光罩植入P型基底12的一預(yù)定區(qū)域中。然而，肇因于微影制程本身系統(tǒng)的對不準(zhǔn)，以及各像素之間的重疊區(qū)域A的大小的不一致性，過去這種非自我對準(zhǔn)方法往往會有難以解決的固定圖案噪聲(fixed pattern noise)的缺點。
請參閱圖3，其繪示的是CMOS影像感測組件在操作時的勢能圖。然而，若前述的重疊區(qū)域A過大，則產(chǎn)生一個缺點就是導(dǎo)致公知的CMOS影像感測組件在操作時形成所謂的口袋型位能組態(tài)(potential“pocket”)50。這種口袋型位能組態(tài)50的形成主要是由于大量的捕陷電子累積在轉(zhuǎn)換柵極30的下方所致，并且容易造成或者惡化轉(zhuǎn)換晶體管的轉(zhuǎn)換柵極30的時鐘饋入問題、影像延遲以及造成較差的動態(tài)范圍。

發(fā)明內(nèi)容
本發(fā)明的主要目的即在提供一種改進(jìn)的制作CMOS影像感測組件，結(jié)合栓固式光二極管(pinned photodiode)，以解決前述公知技藝的問題，同時改善時鐘饋入、影像延遲以及動態(tài)范圍。
本發(fā)明提供一種CMOS影像感測組件，包含有一第一導(dǎo)電型的半導(dǎo)體基材；一栓固式光二極管，設(shè)于該半導(dǎo)體基材的一光感應(yīng)區(qū)內(nèi)，該栓固式光二極管包含有一第二導(dǎo)電型的電荷累積摻雜區(qū)以及一設(shè)于該電荷累積摻雜區(qū)上面的第一導(dǎo)電型的表面栓固摻雜層；以及一轉(zhuǎn)換晶體管，設(shè)于靠近該栓固式光二極管處，其中該轉(zhuǎn)換晶體管包含有一轉(zhuǎn)換柵極，其具有一凸出的第一柵極區(qū)塊，且該第一柵極區(qū)塊具有一第一柵極線寬，以及一第二柵極區(qū)塊，且該第二柵極區(qū)塊具有一小于該第一柵極線寬的第二柵極線寬，又其中該凸出的第一柵極區(qū)塊與下方的電荷累積摻雜區(qū)之間的第一重疊區(qū)域大于第二柵極區(qū)塊與下方的電荷累積摻雜區(qū)之間的第二重疊區(qū)域。


圖1繪示的是傳統(tǒng)CMOS影像感測組件具有四個晶體管的像素單元(four-transistor(4T)pixel cell)的布局示意圖。
圖2繪示的是圖1中沿著切線I-I’的剖面示意圖。
圖3繪示的是公知技藝CMOS影像感測組件在操作時的勢能圖。
圖4繪示的是本發(fā)明較佳實施例具有四個晶體管的像素單元的布局俯視示意圖。
圖5繪示的是圖4中沿著切線II-II’的剖面示意圖。
圖6繪示的是圖4中沿著切線III-III’的剖面示意圖。
圖7繪示的是關(guān)于圖5中光二極管結(jié)構(gòu)剖面的勢能圖。
圖8繪示的是關(guān)于圖6中光二極管結(jié)構(gòu)剖面的勢能圖。
符號說明10像素單元11基材12P型基底 13P+基底14P-基底 15溝渠絕緣區(qū)域20電荷累積區(qū)域22「栓固式」光二極管24表面P+栓固層25浮置的擴(kuò)散區(qū)域 26N型光二極管區(qū)域27N型摻雜漏極/源極區(qū)域28P型摻雜阱29P型摻雜阱 30轉(zhuǎn)換柵極32重置晶體管柵極 34源極隨耦器晶體管柵極36列存取晶體管柵極50口袋型位能組態(tài)
60轉(zhuǎn)換柵極 60a 第一柵極區(qū)塊60b第二柵極區(qū)塊 100 CMOS影像感測組件220「栓固式」光二極管 224 表面P+栓固層226N型電荷累積摻雜區(qū)L1第一柵極線寬 L2 第二柵極線寬W凸出寬度 S偏移值I、I’切線II、II’切線 III、III’切線A轉(zhuǎn)換柵極與位于其下方N型光二極管區(qū)域間的重疊區(qū)域B表面P+栓固層與轉(zhuǎn)換柵極正下方P型基底間的距離A1第一重疊區(qū)域A2第二重疊區(qū)域B1表面P+栓固層與P型摻雜阱之間的距離B2表面P+栓固層與P型摻雜阱之間的距離具體實施方式
為了更進(jìn)一步了解本發(fā)明的特征及技術(shù)內(nèi)容，請參閱以下有關(guān)本發(fā)明的詳細(xì)說明與附圖。然而所附圖式僅供參考與輔助說明用，并非用來對本發(fā)明加以限制。
請參閱圖4至圖6，其中圖4繪示的是本發(fā)明較佳實施例具有四個晶體管的像素單元(four-transistor(4T)pixel cell)的布局俯視示意圖，圖5、圖6分別繪示的是圖4中沿著切線II-II’以及切線III-III’的剖面示意圖，其中相同的組件或區(qū)域仍沿用相同的符號。
如圖4、圖5所示，CMOS影像感測組件100包含有一電荷累積區(qū)域20，其設(shè)置在基材11內(nèi)部。在電荷累積區(qū)域20形成有一「栓固式」光二極管220。轉(zhuǎn)換柵極(transfer gate，TG)60則是提供用來將產(chǎn)生于電荷累積區(qū)域20內(nèi)的光電電荷轉(zhuǎn)換到浮置的摻雜區(qū)域25。
前述的浮置的摻雜區(qū)域25是與一從源極隨耦器晶體管(source followertransistor)的柵極34耦合。從源極隨耦器晶體管提供一輸出信號予一列存取晶體管(row access transistor)，且該列存取晶體管具有一柵極36。另一晶體管，也就是所謂的重置晶體管(reset transistor)，其具有一柵極32，則是用來重設(shè)浮置的擴(kuò)散區(qū)域25，使其回復(fù)到某個電荷準(zhǔn)位。
根據(jù)本發(fā)明的較佳實施例，在各晶體管的柵極32、34、36的兩側(cè)另提供有N型摻雜漏極/源極區(qū)域(N-type doped source/drain regions)27。此外，靠近轉(zhuǎn)換柵極60的浮置的擴(kuò)散區(qū)域25通常亦為N型摻雜。
如圖4所示，根據(jù)本發(fā)明的較佳實施例，轉(zhuǎn)換柵極60包括有一較凸出的第一柵極區(qū)塊60a，其具有一第一柵極線寬L1，以及一第二柵極區(qū)塊60b，其具有一第二柵極線寬L2。根據(jù)本發(fā)明的較佳實施例，第一柵極線寬L1較第二柵極線寬L2大一個偏移值S，也就是L1＝L2+S。根據(jù)本發(fā)明的較佳實施例，偏移值S較佳為小于第二柵極線寬L2，例如，第二柵極線寬L2可以介于0.1微米至0.8微米之間，而偏移值S可以介于0.05微米至0.6微米之間，但不限于此。
前述的較凸出的第一柵極區(qū)塊60a是朝向電荷累積區(qū)域20略微伸出，其并具有一凸出寬度，在圖中以字母W表示，該凸出寬度W較佳介于0.1微米至1.0微米之間。根據(jù)本發(fā)明的較佳實施例，前述的較凸出的第一柵極區(qū)塊60a較佳是大略位于轉(zhuǎn)換柵極60的中間部位。
如圖5及圖6所示，前述的「栓固式」光二極管220形成在半導(dǎo)體基材11的電荷累積區(qū)域20內(nèi)，其包括有一N型電荷累積摻雜區(qū)226、一形成在N型電荷累積摻雜區(qū)226上面的表面P+栓固層(surface P+pinning layer)224以及一P-基底14。前述的P-基底14可以是一成長在一P+基底13的P型外延硅層。
在P-基底14的表面上形成有多個溝渠絕緣區(qū)域15，其靠近電荷累積區(qū)域20。前述的溝渠絕緣區(qū)域15可以利用公知的淺溝絕緣制程(shallow trenchisolation，STI)或利用區(qū)域氧化法(local oxidation of silicon，LOCOS)形成之。
此外，在P-基底14內(nèi)植入形成有P型摻雜阱28及29。其中，P型摻雜阱28將浮置的摻雜區(qū)25以及溝渠絕緣區(qū)域15由下包覆住，且P型摻雜阱28位于轉(zhuǎn)換柵極60的正下方并且與N型電荷累積摻雜區(qū)226相鄰近。這樣的作法其優(yōu)點在于可以降低所謂的暗電流(dark current)，這種暗電流部分是由于制作溝渠絕緣區(qū)域15過程中形成的缺陷所造成。根據(jù)本發(fā)明的較佳實施例，亦可以選擇省略P型摻雜阱28。表面P+栓固層224則是與P型摻雜阱29相接壤或者相連，其中P型摻雜阱29同樣由下包覆住溝渠絕緣區(qū)域15。
本發(fā)明的一主要特征在于凸出的第一柵極區(qū)塊60a與下方的N型電荷累積摻雜區(qū)226之間的第一重疊區(qū)域A1(圖5)是大于第二柵極區(qū)塊60b與下方的N型電荷累積摻雜區(qū)226之間的第二重疊區(qū)域A2(圖5)。
本發(fā)明的優(yōu)點可以借由圖7與圖8來作說明，其中圖7繪示的是關(guān)于圖5中光二極管結(jié)構(gòu)剖面的勢能圖，圖8繪示的是關(guān)于圖6中光二極管結(jié)構(gòu)剖面的勢能圖。在操作時，如圖6、圖8所示，由于第二柵極區(qū)塊60b與下方的N型電荷累積摻雜區(qū)226之間的第二重疊區(qū)域A2較小，且表面P+栓固層224與P型摻雜阱28之間的距離B2較短，造成「夾斷(pinch-off)」現(xiàn)象提早發(fā)生，形成一位能障礙。
如此一來，被捕陷的電子減少，因此避免了在第二柵極區(qū)塊60b正下方發(fā)生所謂的口袋型位能組態(tài)(potential“pocket”)，借此降低轉(zhuǎn)換柵極60的時鐘饋入并增加動態(tài)范圍。如圖7所示，經(jīng)縮減的口袋型位能組態(tài)僅會發(fā)生在特別設(shè)計的凸出的第一柵極區(qū)塊60a正下方。當(dāng)N型電荷累積摻雜區(qū)226呈空乏時，電子即傾向經(jīng)由凸出的第一柵極區(qū)塊60a正下方進(jìn)行轉(zhuǎn)換。此外，由于本發(fā)明凸出的第一柵極區(qū)塊60a與下方的N型電荷累積摻雜區(qū)226之間的第一重疊區(qū)域A1，以及表面P+栓固層224與P型摻雜阱28之間的距離B1皆較大，操作時不會有夾斷現(xiàn)象發(fā)生，可避免明顯能障的產(chǎn)生。
以上所述僅為本發(fā)明的較佳實施例，凡依本發(fā)明申請專利范圍所做的均等變化與修飾，皆應(yīng)屬本發(fā)明的涵蓋范圍。
權(quán)利要求
1.一種CMOS影像感測組件，包含有一第一導(dǎo)電型的半導(dǎo)體基材；一栓固式光二極管，設(shè)于該半導(dǎo)體基材的一光感應(yīng)區(qū)內(nèi)，該栓固式光二極管包含有一第二導(dǎo)電型的電荷累積摻雜區(qū)以及一設(shè)于該電荷累積摻雜區(qū)上面的第一導(dǎo)電型的表面栓固摻雜層；以及一轉(zhuǎn)換晶體管，設(shè)于靠近該栓固式光二極管處，其中該轉(zhuǎn)換晶體管包含有一轉(zhuǎn)換柵極，其具有一凸出的第一柵極區(qū)塊，且該第一柵極區(qū)塊具有一第一柵極線寬，以及一第二柵極區(qū)塊，且該第二柵極區(qū)塊具有一小于該第一柵極線寬的第二柵極線寬，又其中該凸出的第一柵極區(qū)塊與下方的電荷累積摻雜區(qū)之間的第一重疊區(qū)域大于第二柵極區(qū)塊與下方的電荷累積摻雜區(qū)之間的第二重疊區(qū)域。
2.如權(quán)利要求1所述的CMOS影像感測組件，其中該第一柵極區(qū)塊朝向該光感應(yīng)區(qū)伸出。
3.如權(quán)利要求1所述的CMOS影像感測組件，其中該CMOS影像感測組件另包含有一溝渠絕緣區(qū)域，其形成于該光感應(yīng)區(qū)旁，其中該CMOS影像感測組件另包含有一第一導(dǎo)電型的第一摻雜阱，形成于該半導(dǎo)體基材中，并由下包覆住該溝渠絕緣區(qū)域，且該第一摻雜阱與該表面栓固摻雜層相鄰近。
4.如權(quán)利要求1所述的CMOS影像感測組件，其中該CMOS影像感測組件另包含有一第一導(dǎo)電型的第二摻雜阱，形成于該半導(dǎo)體基材中，并位于該轉(zhuǎn)換柵極正下方，且該第二摻雜阱由下包覆住一浮置的第二導(dǎo)電型感應(yīng)點。
5.如權(quán)利要求4所述的CMOS影像感測組件，其中該第二摻雜阱與該電荷累積摻雜區(qū)相鄰近。
6.如權(quán)利要求1所述的CMOS影像感測組件，其中該第一柵極線寬與該第二柵極線寬相差一個特定的偏差值。
7.如權(quán)利要求6所述的CMOS影像感測組件，其中該特定的偏差值小于該第二柵極線寬。
8.如權(quán)利要求1所述的CMOS影像感測組件，其中該第一導(dǎo)電型為P型，該第二導(dǎo)電型為N型。
9.如權(quán)利要求1所述的CMOS影像感測組件，其中該CMOS影像感測組件另包含有一重置晶體管、一從源極晶體管以及一選擇晶體管。
全文摘要
一種CMOS影像感測組件，包含有第一導(dǎo)電型半導(dǎo)體基材；一栓固式光二極管，設(shè)于該半導(dǎo)體基材的光感應(yīng)區(qū)內(nèi)，包含有第二導(dǎo)電型電荷累積摻雜區(qū)及設(shè)于該電荷累積摻雜區(qū)上的第一導(dǎo)電型表面栓固摻雜層；一轉(zhuǎn)換晶體管，設(shè)于靠近該栓固式光二極管處，該轉(zhuǎn)換晶體管包含有一轉(zhuǎn)換柵極，其具有一凸出的第一柵極區(qū)塊，且該第一柵極區(qū)塊具有第一柵極線寬，及一第二柵極區(qū)塊，且該第二柵極區(qū)塊具有小于該第一柵極線寬的第二柵極線寬，該凸出的第一柵極區(qū)塊與電荷累積摻雜區(qū)之間的第一重疊區(qū)域大于第二柵極區(qū)塊與電荷累積摻雜區(qū)之間的第二重疊區(qū)域。
文檔編號H01L27/146GK1964058SQ200610108979
公開日2007年5月16日 申請日期2006年7月31日 優(yōu)先權(quán)日2005年11月10日
發(fā)明者陳經(jīng)緯, 謝志成, 黃建章 申請人:原相科技股份有限公司