專利名稱：半導體晶片以及半導體器件的制造方法
技術領域：
本發(fā)明涉及半導體晶片以及半導體器件的制造方法。
背景技術：
如果在晶體管的溝道部使用應變Si層，則利用應變Si層的應力可提高電子的移動度，并且即使采用與以往相同的設計規(guī)則，也能夠提高元件的動作速度。
具有這樣的應變的晶片(半導體晶片)是采用下述的方法制造而成例如在Si基板上形成使Ge濃度逐漸高濃度化的漸變SiGe Buffer層(漸變SiGe緩沖層)，并在其上面形成Ge濃度為一定的SiGe Buffer層(SiGe緩沖層)，最后形成應變Si層。
但是，如果采用這樣的方法來形成厚的應變Si層，則會在應變Si層中產(chǎn)生缺陷，另外，如果為了避免該缺陷而形成薄的應變Si層，則在形成柵極氧化膜之前應變Si層將會消失(例如參照特公平-19888號公報)。
如上所述，以往的半導體晶片以及半導體器件(半導體元件)的制造方法中，未能確立一種既能使應變Si層的缺陷密度充分低，又能夠在形成柵極氧化膜之前保留應變Si層那樣的同時解決了相反課題的半導體晶片的結構以及半導體器件的制造方法。

發(fā)明內容
根據(jù)本發(fā)明的實施例的第1方面，提供一種半導體晶片，其特征在于，包括半導體基板；作為緩沖層的第1半導體層，其形成在上述半導體基板上，并具有與上述半導體基板不同的晶格常數(shù)；作為應變半導體層的第2半導體層，其形成在上述第1半導體層上；和作為帽層的第3半導體層，其形成在上述第2半導體層上。
根據(jù)本發(fā)明的實施例的第2方面，提供一種半導體器件的制造方法，其包括在半導體基板上形成第1半導體層，上述第1半導體層作為緩沖層而發(fā)揮功能，上述第1半導體層的晶格常數(shù)與上述半導體基板的晶格常數(shù)相互不同；在第1半導體層上形成第2半導體層，該第2半導體層作為應變半導體層而發(fā)揮功能；使第2半導體層再生長，以補充該層的厚度，其在制造工序中變??；在第2半導體層上形成絕緣膜；和在絕緣膜上形成半導體元件。
根據(jù)本發(fā)明的實施例的第2方面，提供一種半導體器件的制造方法，其包括在半導體基板上形成第1半導體層，上述第1半導體層作為緩沖層而發(fā)揮功能，上述第1半導體層的晶格常數(shù)與上述半導體基板的晶格常數(shù)相互不同；在第1半導體層上形成第2半導體層，該第2半導體層作為應變半導體層而發(fā)揮功能；在第2半導體層上形成第3半導體層，該第3半導體層作為帽層而發(fā)揮功能；除去第3半導體層的至少一部分；在第2半導體層上形成絕緣膜；和在絕緣膜上形成半導體元件。


圖1A是本發(fā)明實施例1的半導體晶片的剖面圖。
圖1B是本發(fā)明實施例1的半導體晶片的剖面圖的A部分的放大剖面圖。
圖2是用于說明本發(fā)明實施例1的半導體晶片的制造工序中的后段工序的一部分的工序圖。
圖3是用于說明本發(fā)明實施例1的半導體晶片的制造工序中的后段工序的一部分的工序圖。
圖4是用于說明本發(fā)明實施例1的半導體晶片的制造工序中的后段工序的一部分的工序圖。
圖5是本發(fā)明實施例2的半導體晶片的工序剖面圖的一部分及其某一部分的放大圖。
圖6A是本發(fā)明實施例2的半導體晶片的工序剖面圖。
圖6B是本發(fā)明實施例2的半導體晶片的工序剖面圖的A部分的放大剖面圖。
圖7A是本發(fā)明實施例2的半導體晶片的工序剖面圖的一部分及其某一部分的放大圖以及A部分的放大剖面圖。
圖7B是本發(fā)明實施例2的半導體晶片的工序剖面圖的A部分的放大剖面圖。
圖8A是本發(fā)明者所知的半導體晶片的剖面圖。
圖8B是本發(fā)明者所知的半導體晶片的剖面圖的A部分的放大剖面圖。
圖9是表示應變Si層14的膜厚與缺陷數(shù)的關系的特性圖。
圖10是用于說明本發(fā)明者所知的半導體晶片的制造工序中的后段工序的一部分的工序剖面圖。
圖11是用于說明本發(fā)明者所知的半導體晶片的制造工序中的后段工序的一部分的工序剖面圖。
圖12是用于說明本發(fā)明者所知的半導體晶片的制造工序中的后段工序的一部分的工序剖面圖。
具體實施例方式
在說明本發(fā)明的實施例之前，對本發(fā)明者所知的半導體晶片的制造方法進行說明。
如上所述，如果在晶體管的溝道部使用應變Si層，則通過應變Si層的應力可提高電子的移動度，即使采用與以往相同的設計規(guī)則，也能夠提高元件的動作速度。
具有這樣的應變的晶片，作為一例，是采用下述的方法制造而成如圖8A的剖面圖所示，在Si基板11上形成使Ge濃度逐漸高濃度化的漸變SiGe Buffer層(漸變SiGe緩沖層)12，并在其上面形成Ge濃度為一定的SiGe Buffer層(SiGe緩沖層)13，最后形成應變Si層14。
圖8B是在形成了15nm的應變Si層的情況下的圖8A的A的一部分的放大圖。即，只表示了SiGe緩沖層13的厚度的一部分。如圖8B中所表示的那樣，在采用上述那樣的方法制造的應變Si層14中，貫通錯位102存在達10E5個/cm2，并且，另外還存在著錯配(misfit)錯位101。因此，不能制造出具有值得批量生產(chǎn)的品質的半導體元件。
圖9是表示了應變Si膜厚與貫通錯位的缺陷數(shù)的關系的特性圖。從該圖9中，也可以看出，貫通錯位102的密度與應變Si層14的膜厚相關地增加。特別是當應變Si層14的膜厚超過臨界膜厚T時，貫通錯位密度急劇增加。
因此，為了降低貫通錯位102的密度，需要使應變Si層14的膜厚小于等于臨界膜厚T。
但是，另一方面，在Si晶片上的應變Si層14中制造半導體元件的工序中，如果進行離子注入、和熱處理等，則由于犧牲氧化等，應變Si層14被薄膜化，并且由于來自SiGe Buffer層13的Ge的擴散，會發(fā)生應變Si層消失的情況。
即，如圖10所示，在實施形成半導體元件的工序之前，在將應變Si層14的膜厚設定為小于等于臨界膜厚T的情況下，由于工序中的犧牲氧化等，隨著工序的實施，應變Si層14將逐漸薄膜化，在制作柵極氧化膜時，如圖11所示，應變Si層14甚至會完全消失。這樣，如圖12所示，柵極氧化膜16被直接形成在緩沖層13上。
即，為了使應變Si層14在制造柵極氧化膜時還存在，在實施半導體制造工序之前，必須預先形成大于等于半導體制造工序開始之后柵極氧化膜形成之前的應變Si層的減少部分的膜厚的應變Si。在必須使該應變Si的初始膜厚比臨界膜厚T厚的情況下，由于不能形成結晶缺陷少的品質優(yōu)良的應變Si層，所以存在著不能形成品質優(yōu)良的半導體元件的問題。
下面，參照附圖，對本發(fā)明的實施例進行說明。
(實施例1)圖1A是表示本發(fā)明的實施例1的半導體晶片的結構的剖面圖。從圖1A中可看出，在Si基板11上形成Ge濃度逐漸變濃的漸變SiGe Burrer層(漸變SiGe緩沖層)12，并形成Ge濃度為30％的SiGe Buffer層(SiGe緩沖層)13，最后形成5nm的應變Si層14。即，設定應變Si層14的膜厚比臨界膜厚T薄。
因此，如將圖1A的一部分放大表示的圖1B的剖面圖所示，在應變Si層14與SiGe Buffer層13的交界面上沒有產(chǎn)生錯配錯位，而且在Si層14中也沒有產(chǎn)生貫通錯位。在圖1A中，對于SiGe緩沖層13只表示了其厚度的一部分。
接下來，如圖2所示，在應變Si層14上形成SiGe CaP層(SiGe帽層)21。SiGe Cap層21的膜厚被設定為在半導體元件的制作工序中，與在形成柵極氧化膜之前因犧牲氧化等所消失的表面層的厚度大致相等。
這樣，如圖3所示，基于工序中的犧牲氧化，SiGe Cap層21消失，結果，即使在形成柵極氧化膜之前，也能夠保留具有所希望的厚度的應變Si層14。
然后，如圖4所示，在應變Si層14上形成柵極氧化膜16。
下面，對實施例1的制造方法進一步進行詳細說明。
首先，如圖1A所示，制造具有應變Si層14的半導體晶片。這里，將應變Si層14的膜厚設定為比臨界膜厚T薄。
然后，如圖2所示，在基板溫度為600～650℃、壓力為5～10Torr的條件下，在應變Si層14上供給0.1～0.2slm的SiH4、0.02～0.05slm的GeH4、和10～15slm的H2，由此形成SiGe Cap帽層21。
另外，希望SiGe Cap層21的Ge濃度大于0、并小于等于5％。如果使Ge濃度大于5％，則將產(chǎn)生在其上面不能形成均勻的熱氧化膜等的情況。另外，SiGe Cap層的膜厚為5～30nm。
雖然也可以取代SiH4而使用SiH2Cl2、或取代GeH4而使用GeH2Cl2，但SiGe Cap層21的Ge濃度與膜厚優(yōu)選在上述的值的范圍內。
如果把通過上述那樣的工序獲得的半導體晶片的應變Si層14中的缺陷密度，與使應變Si層14超過臨界膜厚T的情況相比較，則減少了3個數(shù)量級的程度。而且，如圖3所示，由于SiGe Cap層21的作用，即使在形成柵極氧化膜時也能充分地保留應變Si層14，所以能夠在應變Si層14上制作柵極氧化膜。
即，通過使應變Si層小于等于臨界膜厚T，可改善貫通錯位、錯配錯位等的問題。并且，通過在應變Si層14上形成SiGe Cap層21，可防止因犧牲氧化等的應變Si層14的消失。因此，可獲得高品質的應變Si層14，并且可形成高品質的半導體元件。
另外，在本實施例中，舉例表示了在應變Si層14上形成SiGe Cap層21的情況，但通過形成晶格常數(shù)比應變Si層的晶格常數(shù)大的半導體層，可獲得同樣的效果。另外，通過對應變Si層14高濃度摻雜例如銻等，也可以獲得同樣的效果。
(實施例2)圖5是表示本發(fā)明的實施例2的半導體晶片的剖面圖。
從圖5中可看出，在Si基板11上形成Ge濃度逐漸變濃的漸變SiGeBuffer層(漸變SiGe緩沖層)12，接下來形成Ge濃度為30％的SiGe Buffer層(SiGe緩沖層)13，并在其上面形成5nm的應變Si層14。在這種情況下，將應變Si層的膜厚設定為比臨界膜厚T薄。
因此，在Si層14與SiGe Buffer層13的交界面上未產(chǎn)生錯配錯位，而且在應變Si層14中也未產(chǎn)生貫通錯位。
在這種狀態(tài)下，當為了在應變Si層14上制造半導體元件而進行離子注入、熱處理等時，基于犧牲氧化或來自SiGe Buffer層13的Ge的擴散，正如上述的那樣，應變Si層將消失。
因此，在工序的實施過程中，在應變Si層14因犧牲氧化等而消失之前，在應變Si層14上使Si層在不超出臨界膜厚T的范圍內進行再生長，然后再回到半導體元件制作工序，由此能夠在形成柵極氧化膜之前保留具有所希望的膜厚的應變Si層。
即，首先，如圖4所示，采用公知的方法，制造具有膜厚6nm的應變Si層14的應變半導體晶片。
然后，在應變半導體晶片上，為了制造晶體管等的半導體元件而進行離子注入。具體是，通過在氧氣氣氛中，將應變Si半導體晶片加熱到800℃，形成4nm的熱氧化膜。然后，以1MeV的加速電壓入射P或B。在完成了離子注入后，通過把應變Si半導體晶片浸漬在包含氟酸的溶液中，來除去熱氧化膜。
其結果，如將圖6A以及其A部分的一部分放大的剖面圖的圖6B所示，應變Si層14因犧牲氧化等而變薄，實測的結果為，應變Si層14的膜厚為2nm。在圖6A中，只表示了SiGe緩沖層13的厚度的一部分。
然后，把應變Si晶片導入減壓CVD裝置，將基板溫度加熱到600～650℃，并通過對應變Si層14的表面供給SiH4＝0.1～0.2slm、和H2＝10～15升(l)，由此，在Si層再生長界面R上，形成如圖7A及放大了其A部分的剖面圖的圖7B所示的約4nm的Si再生長層22。
其結果，Si再生長層22與應變Si層14的合計膜厚成為6nm。由于該膜厚未超過臨界膜厚T，所以在應變Si層14與SiGe Buffer層13的層界面上未產(chǎn)生錯配錯位、貫通錯位等。
然后，把應變Si晶片插入熱氧化爐，進入形成晶體管的柵極氧化膜的工序。
其結果，如果與使應變Si層14超過臨界膜厚T的情況相比較，則把應變Si層14中的缺陷密度減少了3個數(shù)量級，而且，由于能夠在應變Si層14上制造柵極氧化膜，所以能夠在應變半導體晶片上實現(xiàn)高品質的應變Si層。
如上所述，根據(jù)本發(fā)明的實施例，通過在Si(硅)基板上形成SiGeBuffer層，并且在其上面形成小于等于臨界膜厚的應變Si層，從而可降低對應變Si層和SiGe Buffer層界面所施加的應力，可實現(xiàn)結晶缺陷密度少的應變Si層。
另外，通過使用晶格常數(shù)比Si的晶格常數(shù)大的半導體層，例如SiGe層來覆蓋應變Si層，可防止應變Si層在后續(xù)工序中因犧牲氧化而消失，從而能夠制作缺陷密度小且高品質的、利用了應變半導體層的半導體元件。
而且，在半導體晶片上制作半導體器件的工序中，即使在應變Si層因犧牲氧化等變薄的情況下，在半導體器件制作工序中，通過使Si層外延生長，在小于等于臨界膜厚的范圍內使高品質的應變Si層再生長，可制作出適于后段工序中的柵極氧化膜形成的高品質的半導體器件。
在本發(fā)明的實施例中，說明了在基板上形成漸變SiGe緩沖層，并在其上面形成Ge濃度一定的SiGe緩沖層的示例，但不限于此，也可以在形成在基板上的BOX氧化層上形成Ge濃度一定的SiGe緩沖層，并在其上面形成應變Si層。
對于本領域的技術人員來說，本發(fā)明還可以進行其它的變形和改良。因此，本發(fā)明的范圍不限于上述實施方式所描述的具體內容。本發(fā)明在不脫離由權利要求所限定的發(fā)明宗旨的范圍內，能夠進行各種變形。
權利要求
1.一種半導體晶片，其特征在于，包括半導體基板；作為緩沖層的第1半導體層，其形成在上述半導體基板上，并具有與上述半導體基板不同的晶格常數(shù)；作為應變半導體層的第2半導體層，其形成在上述第1半導體層上；和作為帽層的第3半導體層，其形成在上述第2半導體層上。
2.根據(jù)權利要求1所述的半導體晶片，其特征在于，上述第1半導體層的晶格常數(shù)大于上述半導體基板的晶格常數(shù)。
3.根據(jù)權利要求1所述的半導體晶片，其特征在于，上述第2半導體層和上述半導體基板由相同物質構成。
4.根據(jù)權利要求3所述的半導體晶片，其特征在于，上述第2半導體層和上述半導體基板由Si構成。
5.根據(jù)權利要求1所述的半導體晶片，其特征在于，上述第3半導體層的晶格常數(shù)與上述第2半導體層的晶格常數(shù)相互不同。
6.根據(jù)權利要求1所述的半導體晶片，其特征在于，上述半導體基板是Si基板。
7.根據(jù)權利要求1所述的半導體晶片，其特征在于，上述第1半導體層是SiGe層。
8.根據(jù)權利要求1所述的半導體晶片，其特征在于，上述第1半導體層具有上述半導體基板側的第1SiGe層、和該第1SiGe層上的第2SiGe層，上述第1SiGe層以越遠離上述半導體基板、其Ge濃度越大的方式構成，上述第2SiGe層以其Ge濃度為一定的構成。
9.根據(jù)權利要求8所述的半導體晶片，其特征在于，上述第2SiGe層的Ge濃度為30％。
10.根據(jù)權利要求1所述的半導體晶片，其特征在于，上述第2半導體層是Si層，并構成為具有應變的應變Si層。
11.根據(jù)權利要求1所述的半導體晶片，其特征在于，上述第3半導體層是SiGe層。
12.根據(jù)權利要求11所述的半導體晶片，其特征在于，上述SiGe層中的Ge濃度小于等于5％。
13.根據(jù)權利要求1所述的半導體晶片，其特征在于，上述第3半導體層是摻雜了Sb的Si層。
14.根據(jù)權利要求1所述的半導體晶片，其特征在于，上述第3半導體層的膜厚為5～30nm。
15.一種半導體器件的制造方法，其包括在半導體基板上形成第1半導體層，上述第1半導體層作為緩沖層而發(fā)揮功能，上述第1半導體層的晶格常數(shù)與上述半導體基板的晶格常數(shù)相互不同；在第1半導體層上形成第2半導體層，該第2半導體層作為應變半導體層而發(fā)揮功能；使第2半導體層再生長，以補充該層的厚度，其在制造工序中變??；在第2半導體層上形成絕緣膜；和在絕緣膜上形成半導體元件。
16.根據(jù)權利要求15所述的半導體器件的制造方法，其特征在于，上述第2半導體層是Si層。
17.根據(jù)權利要求15所述的半導體器件的制造方法，其特征在于，在進行上述形成絕緣膜的工序之前進行上述再生長的工序。
18.根據(jù)權利要求15所述的半導體器件的制造方法，其特征在于，上述半導體元件是晶體管，上述絕緣膜是柵極絕緣膜。
19.一種半導體器件的制造方法，其包括在半導體基板上形成第1半導體層，上述第1半導體層作為緩沖層而發(fā)揮功能，上述第1半導體層的晶格常數(shù)與上述半導體基板的晶格常數(shù)相互不同；在第1半導體層上形成第2半導體層，該第2半導體層作為應變半導體層而發(fā)揮功能；在第2半導體層上形成第3半導體層，該第3半導體層作為帽層而發(fā)揮功能；除去第3半導體層的至少一部分；在第2半導體層上形成絕緣膜；和在絕緣膜上形成半導體元件。
20.根據(jù)權利要求19所述的半導體器件的制造方法，其特征在于，上述半導體元件是晶體管，上述絕緣膜是柵極絕緣膜。
全文摘要
在Si基板(11)上形成漸變SiGe Buffer層(12)和SiGe Buffer層(13)，并且在其上面形成小于等于臨界膜厚的應變Si層(14)，由此來降低對應變Si層(14)與SiGe Buffer層(13)的界面所施加的應力，實現(xiàn)結晶缺陷密度低的應變Si層(14)，并且通過利用比Si的晶格常數(shù)大的SiGe Cap層(21)覆蓋應變Si層(14)表面，防止了應變Si層(14)在后段工序中因犧牲氧化而消失，從而實現(xiàn)了能夠在其上面形成柵極氧化膜的高品質的應變Si晶片。
文檔編號H01L21/00GK1905208SQ20061010893
公開日2007年1月31日 申請日期2006年7月28日 優(yōu)先權日2005年7月29日
發(fā)明者永野元, 齊藤芳彥 申請人:株式會社東芝